JPH0464095B2 - - Google Patents

Info

Publication number
JPH0464095B2
JPH0464095B2 JP60248267A JP24826785A JPH0464095B2 JP H0464095 B2 JPH0464095 B2 JP H0464095B2 JP 60248267 A JP60248267 A JP 60248267A JP 24826785 A JP24826785 A JP 24826785A JP H0464095 B2 JPH0464095 B2 JP H0464095B2
Authority
JP
Japan
Prior art keywords
register
virtual machine
control
general
monitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60248267A
Other languages
Japanese (ja)
Other versions
JPS62107340A (en
Inventor
Kazuaki Murakami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60248267A priority Critical patent/JPS62107340A/en
Publication of JPS62107340A publication Critical patent/JPS62107340A/en
Publication of JPH0464095B2 publication Critical patent/JPH0464095B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔概要〕 仮想計算機のプログラムイベント記録の制御方
式である。仮想計算機で、汎用レジスタ更新記録
指定があることをモニタプログラムへ移行すると
きに記憶し、その場合にモニタ中で汎用レジスタ
を更新した場合には、更新があつたことを記憶し
ておく。該更新表示がある状態で仮想計算機に戻
ると、所定の割込を発生するようにする。以上の
構成により、モニタプログラムでプログラムイベ
ント記録の制御をシミユレートする必要がなくな
り、制御の効率を向上する。
[Detailed Description of the Invention] [Summary] This is a control method for recording program events in a virtual machine. In a virtual machine, the fact that there is a general-purpose register update record designation is memorized when moving to a monitor program, and in that case, when a general-purpose register is updated during monitoring, the fact that the update has occurred is memorized. When returning to the virtual machine with the updated display displayed, a predetermined interrupt is generated. With the above configuration, there is no need to simulate program event recording control using the monitor program, and control efficiency is improved.

〔産業上の利用分野〕[Industrial application field]

本発明は、計算機における、仮想計算機のプロ
グラムイベント記録を制御する方式に関する。
The present invention relates to a method for controlling program event recording of a virtual machine in a computer.

計算機において、別の1以上の仮想的な計算機
システム、いわゆる仮想計算機を制御する方式は
よく知られている。
In computers, methods for controlling one or more other virtual computer systems, so-called virtual computers, are well known.

その場合に各仮想計算機は、実計算機の仮想計
算機制御用のモニタプログラム(以下において、
VMモニタという)の制御下にあり、VMモニタ
によつて制御を渡された仮想計算機が、実計算機
の中央処理装置で実行される。
In that case, each virtual machine uses a monitor program (hereinafter referred to as
A virtual machine that is under the control of a virtual machine (referred to as a VM monitor) and to which control is handed over by the VM monitor is executed on the central processing unit of the real machine.

仮想計算機では、その仮想システムのオペレー
テイングシステムが、仮想計算機のシステム管理
を実行するが、その制御の結果が、他の仮想計算
機に影響する可能性があるようなものについて
は、VMモニタが介入する等によつて、実計算機
システム全体の保全性を維持する必要がある。
In a virtual machine, the operating system of the virtual system performs system management of the virtual machine, but the VM monitor intervenes in cases where the results of its control may affect other virtual machines. It is necessary to maintain the integrity of the entire actual computer system by

しかし、このような介入は一般に、制御オーバ
ヘツドを増加して、仮想計算機の性能を低下させ
る要因になり易い。
However, such intervention generally increases control overhead and tends to be a factor in degrading the performance of the virtual machine.

〔従来の技術と発明が解決しようとする問題点〕[Problems to be solved by conventional technology and invention]

第2図は、計算機システムの一構成例を示すブ
ロツク図である。
FIG. 2 is a block diagram showing an example of the configuration of a computer system.

中央処理装置1は主記憶装置2上のVMモニタ
3のプログラムを実行して、仮想計算機ごとに割
り当てた仮想計算機領域4にあるプログラムに制
御を渡すことにより、仮想計算機を稼動する。
The central processing unit 1 executes the program of the VM monitor 3 on the main storage device 2 and operates the virtual machines by passing control to the program in the virtual machine area 4 allocated to each virtual machine.

中央処理装置1には、プログラムイベント記録
(以下においてPERという)のための指定情報と
して、プログラム状態語(以下においてPSWと
いう)5及び制御レジスタ6を有する。
The central processing unit 1 has a program status word (hereinafter referred to as PSW) 5 and a control register 6 as specification information for program event recording (hereinafter referred to as PER).

公知のように、PERはプログラムデバツグ等の
ために、所要のプログラム実行中の中央処理装置
1の汎用レジスタの状態等を記録することを目的
とする機能であり、PSW5中の所定の1制御ビ
ツト7がオンの場合に、制御レジスタ6等による
PERの詳細指定が有効になつて、その指定に従
う記録の採取が実行される。
As is well known, PER is a function whose purpose is to record the state of general-purpose registers of the central processing unit 1 during the execution of a required program for program debugging, etc. When bit 7 is on, control register 6 etc.
The detailed PER specification becomes effective, and records are collected according to the specification.

その場合において、制御レジスタ6の所定の1
指定ビツト8がオンであれば、例えば中央処理装
置1に16個備えられる汎用レジスタの更新を検出
して記録する指定とされる。このとき監視すべき
汎用レジスタは、レジスタ指定部9の16ビツトを
各汎用レジスタに対応させ、それぞれのビツトの
オンによつて指定する。
In that case, the predetermined 1 of the control register 6
If the designation bit 8 is on, it is designated to detect and record updates to, for example, 16 general-purpose registers provided in the central processing unit 1. The general-purpose registers to be monitored at this time are specified by associating 16 bits of the register specifying section 9 with each general-purpose register and turning on each bit.

汎用レジスタの更新監視のために、更新検出回
路10が設けられ、該回路10は公知の適当な方
式で汎用レジスタの更新を検出し、それがレジス
タ指定部9に指定されたレジスタの場合に、制御
ビツト7と指定ビツト8の論理積信号11がオン
であれば、割込信号線12によつて、いわゆる
PER割込の信号を発生する。
An update detection circuit 10 is provided to monitor updates of general-purpose registers, and the circuit 10 detects updates of general-purpose registers using a known appropriate method, and when the general-purpose register is a register specified by the register specifying section 9, If the AND signal 11 of control bit 7 and designated bit 8 is on, the interrupt signal line 12 causes a so-called
Generates a PER interrupt signal.

該割込によつて起動される管理プログラムの適
当なルーチンが、更新された汎用レジスタの内容
を主記憶装置の所定の記録域に記憶する処理を行
う。
An appropriate routine of the management program activated by the interrupt stores the updated contents of the general-purpose register in a predetermined storage area of the main memory.

仮想計算機において、前記PER機能を使用し、
汎用レジスタの更新を監視する場合にも、中央処
理装置1の前記構成を使用して指定することによ
り、通常は前記と同様に指定レジスタの更新を検
出して、割込を発生することができ、その場合に
管理プログラムは、仮想計算機領域4の所定領域
に記録を行うことにより、仮想計算機のための
PERを実行できる。
In the virtual machine, use the above PER function,
When monitoring updates to general-purpose registers, by specifying the configuration using the configuration of the central processing unit 1, it is usually possible to detect updates to the specified register and generate an interrupt in the same way as described above. , in that case, the management program records information in a predetermined area of the virtual machine area 4 for the virtual machine.
You can perform PER.

しかし、前記のように、所定の処理について
は、VMモニタ3が介入してシミユレートする必
要があり、その場合には公知のように、PSW5
及び制御レジスタ6を含む各種制御レジスタの内
容は、仮想計算機制御領域13に退避して保存さ
れた後、VMモニタ3を実行するための内容に置
き換えられる。
However, as mentioned above, it is necessary for the VM monitor 3 to intervene and simulate certain processing, and in that case, as is well known, the PSW 5
The contents of various control registers including the control register 6 and the control register 6 are saved and saved in the virtual machine control area 13, and then replaced with the contents for executing the VM monitor 3.

従つて、VMモニタ3の実行によつて仮想計算
機のPERにおいて指定した汎用レジスタを更新
しても、一般にPER割込によつて検出されるこ
とにはならない。
Therefore, even if the general-purpose register specified in the PER of the virtual machine is updated by executing the VM monitor 3, it will generally not be detected by a PER interrupt.

このために、VMモニタ3が仮想計算機の汎用
レジスタの更新を行う場合には、仮想計算機制御
領域13に退避した仮想計算機のPSW5及び制
御レジスタ6等の内容を識別することによつて、
前記PER割込にいたる制御機能までもシミユレ
ートする必要があり、このオーバヘツドが仮想計
算機制御の効率を低下させる一因であつた。
For this reason, when the VM monitor 3 updates the general-purpose registers of the virtual machine, it identifies the contents of the PSW 5, control register 6, etc. of the virtual machine saved in the virtual machine control area 13.
It was necessary to simulate even the control functions leading to the PER interrupt, and this overhead was a factor in reducing the efficiency of virtual machine control.

〔問題点を解決するための手段〕[Means for solving problems]

第1図は、本発明の構成を示すブロツク図であ
る。
FIG. 1 is a block diagram showing the configuration of the present invention.

図において、20は指定表示レジスタ、21は
更新表示レジスタ、22はVM状態レジスタであ
る。
In the figure, 20 is a designated display register, 21 is an update display register, and 22 is a VM status register.

〔作用〕[Effect]

VM状態レジスタ22は、仮想計算機に制御が
渡るとき、出力信号線24をオンにするようにセ
ツトされ、VMモニタに移行するときオフにリセ
ツトされる。
The VM status register 22 is set to turn on the output signal line 24 when control is passed to the virtual machine, and is reset to off when transitioning to the VM monitor.

指定表示レジスタ20は、PSW5の制御ビツ
ト7と制御レジスタ6の指定ビツト8の論理積信
号11を入力として、VM状態レジスタ22の入
出力信号によつて、仮想計算機からVMモニタに
移行があることが検出されたとき、入力信号の状
態にセツトされる。
The designation display register 20 inputs the AND signal 11 of the control bit 7 of the PSW 5 and the designation bit 8 of the control register 6, and uses the input/output signals of the VM status register 22 to indicate that there is a transition from the virtual machine to the VM monitor. is set to the state of the input signal when detected.

更新表示レジスタ21は、指定表示レジスタ2
0の出力と、更新検出回路10から信号線26に
出される、何れかの汎用レジスタの更新があつた
ことを示す信号との論理積によつてオン出力にセ
ツトされる。
The update display register 21 is the designated display register 2.
It is set to an on output by the logical product of the output of 0 and a signal sent from the update detection circuit 10 to the signal line 26, which indicates that any general-purpose register has been updated.

更新表示レジスタ21がオンになつた状態にお
いて、仮想計算機に移行するために、VM状態レ
ジスタ22の切換信号が出されると、両信号の論
理積によつてPER割込の割込信号が発生される。
When the update display register 21 is turned on and a switching signal is issued for the VM status register 22 in order to migrate to a virtual machine, a PER interrupt signal is generated by the AND of both signals. Ru.

以上の構成により、仮想計算機で汎用レジスタ
更新記録のPER指定がされていた場合に、VMモ
ニタに移行して、汎用レジスタが更新されると、
その後仮想計算機へ制御が復帰された時点で、
PER割込が発生するようになる。
With the above configuration, if the general-purpose register update record is specified as PER in the virtual machine, and the general-purpose register is updated by moving to the VM monitor,
Afterwards, when control is returned to the virtual machine,
A PER interrupt will now occur.

従つて、VMモニタがPER制御機能をシミユレ
ートする必要が無くなり、制御オーバヘツドを減
少することができる。
Therefore, there is no need for the VM monitor to simulate the PER control function, and control overhead can be reduced.

〔実施例〕〔Example〕

第1図において、中央処理装置1のPSW5、
制御レジスタ6、更新検出回路10等は、以下に
述べる他は従来と同様に動作するものとする。
In FIG. 1, the PSW 5 of the central processing unit 1,
It is assumed that the control register 6, update detection circuit 10, etc. operate in the same manner as in the prior art except as described below.

VM状態レジスタ22は、仮想計算機に制御が
渡るとき、信号線23により、出力線24をオン
にするようにセツトされ、VMモニタに移行する
とき信号線25によりオフにリセツトされる。
The VM status register 22 is set by a signal line 23 to turn on an output line 24 when control is passed to the virtual machine, and is reset to OFF by a signal line 25 when transitioning to the VM monitor.

指定表示レジスタ20は、PSW5の制御ビツ
ト7と制御レジスタ6の指定ビツト8の論理積信
号11を入力として、VM状態レジスタ22の入
出力信号から、仮想計算機からVMモニタに移行
があることを検出して、入力信号の状態にセツト
されるように構成する。
The designated display register 20 receives the AND signal 11 of the control bit 7 of the PSW 5 and the designated bit 8 of the control register 6, and detects from the input/output signal of the VM status register 22 that there is a transition from the virtual machine to the VM monitor. and is set to the state of the input signal.

従つて、指定表示レジスタ20は、仮想計算機
で汎用レジスタ更新記録を指定していると、仮想
計算機からVMモニタ3へ制御が移行するとき
に、オンにセツトされる。
Therefore, the designated display register 20 is set to ON when control is transferred from the virtual machine to the VM monitor 3 if the general-purpose register update record is designated in the virtual machine.

更新表示レジスタ21は、指定表示レジスタ2
0の出力と、更新検出回路10からの信号線26
のオン信号の論理積によつてオンにセツトされ
る。
The update display register 21 is the designated display register 2.
0 output and the signal line 26 from the update detection circuit 10
is set on by the AND of the on signals of .

こゝで、信号線26には、更新検出回路10で
何れかの汎用レジスタの更新があつたことを検出
したとき、オン信号を出力するものとし、従つて
更新表示レジスタ21は、VMモニタ3の実行に
よつて汎用レジスタを更新し、そのときの中断し
た仮想計算機のPERとして汎用レジスタ更新記
録を指定していた場合にオンになる。
Here, an on signal is output to the signal line 26 when the update detection circuit 10 detects that any general-purpose register has been updated, and therefore the update display register 21 is connected to the VM monitor 3. Turns on when a general-purpose register is updated by executing , and general-purpose register update record is specified as the PER of the interrupted virtual machine at that time.

更新表示レジスタ21がオンになつた状態にお
いて、仮想計算機に移行するために、VM状態レ
ジスタ22をVM状態にするために信号線23に
オン信号が出力されると、両信号の論理積によつ
て割込信号が信号線27に発生される。この信号
は更新検出回路10による前記割込信号12と同
等の、PER割込の割込信号となる。
When the update display register 21 is turned on, when an on signal is output to the signal line 23 to change the VM state register 22 to the VM state in order to migrate to a virtual machine, the result is determined by the AND of both signals. An interrupt signal is then generated on signal line 27. This signal becomes an interrupt signal of the PER interrupt, which is equivalent to the interrupt signal 12 generated by the update detection circuit 10.

指定表示レジスタ20及び更新表示レジスタ2
1は信号線23によりリセツトされる。
Designated display register 20 and update display register 2
1 is reset by signal line 23.

以上の構成により、仮想計算機で汎用レジスタ
更新記録のPER指定がされていた場合に、VMモ
ニタに移行して、汎用レジスタが更新されると、
その後仮想計算機へ制御が復帰された時点で、
PER割込が発生するようになる。
With the above configuration, if the general-purpose register update record is specified as PER in the virtual machine, and the general-purpose register is updated by moving to the VM monitor,
Afterwards, when control is returned to the virtual machine,
A PER interrupt will now occur.

〔考案の効果〕[Effect of idea]

以上の説明から明らかなように、仮想計算機を
稼動する計算機システムにおいて、PER割込の
シミユレーシヨンのためのVMモニタ制御が不要
になり、仮想計算機制御のオーバヘツドを減少す
ることができるので、仮想計算機の性能を向上す
るという著しい工業的効果がある。
As is clear from the above explanation, in a computer system running a virtual machine, VM monitor control for simulating PER interrupts is no longer necessary, and the overhead of virtual machine control can be reduced. There is a significant industrial effect of improving performance.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例構成ブロツク図、第2
図は従来の一構成例ブロツク図である。 図において、1は処理装置、2は主記憶装置、
3はVMモニタ、4は仮想計算機領域、5は
PSW、6は制御レジスタ、7は制御ビツト、8
は指定ビツト、9はレジスタ指定部、10は更新
検出回路、20は指定表示レジスタ、21は更新
表示レジスタ、22はVM状態レジスタを示す。
Fig. 1 is a block diagram of an embodiment of the present invention;
The figure is a block diagram of an example of a conventional configuration. In the figure, 1 is a processing device, 2 is a main storage device,
3 is VM monitor, 4 is virtual machine area, 5 is
PSW, 6 is control register, 7 is control bit, 8
9 is a designation bit, 9 is a register designation section, 10 is an update detection circuit, 20 is a designation display register, 21 is an update display register, and 22 is a VM status register.

Claims (1)

【特許請求の範囲】 1 仮想計算機4及び該仮想計算機を制御するモ
ニタプログラム3を実行する計算機1,2におい
て、 該仮想計算機から、該モニタプログラムへの制
御の移行時に、該仮想計算機の汎用レジスタの更
新イベント記録を指定するプログラムイベント記
録指定情報を保持する第1のレジスタ20、 第1のレジスタ20に汎用レジスタの更新イベ
ント記録指定が保持されている場合に、該モニタ
プログラムの実行により、汎用レジスタが更新さ
れたことを表示する情報を保持する第2のレジス
タ21、 及び、第2のレジスタ21に該更新表示がある
場合に、該仮想計算機へ制御が移行したとき、所
定の割込を発生する手段を有することを特徴とす
るプログラムイベント記録制御方式。
[Scope of Claims] 1. In the computers 1 and 2 that execute the virtual machine 4 and the monitor program 3 that controls the virtual machine, when control is transferred from the virtual machine to the monitor program, the general-purpose register of the virtual machine A first register 20 that holds program event recording specification information that specifies update event recording for a general-purpose register. A second register 21 that holds information indicating that a register has been updated, and a predetermined interrupt when control is transferred to the virtual machine when there is an update indication in the second register 21. A program event recording control method comprising means for generating a program event.
JP60248267A 1985-11-06 1985-11-06 Program event recording control system Granted JPS62107340A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60248267A JPS62107340A (en) 1985-11-06 1985-11-06 Program event recording control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60248267A JPS62107340A (en) 1985-11-06 1985-11-06 Program event recording control system

Publications (2)

Publication Number Publication Date
JPS62107340A JPS62107340A (en) 1987-05-18
JPH0464095B2 true JPH0464095B2 (en) 1992-10-13

Family

ID=17175588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60248267A Granted JPS62107340A (en) 1985-11-06 1985-11-06 Program event recording control system

Country Status (1)

Country Link
JP (1) JPS62107340A (en)

Also Published As

Publication number Publication date
JPS62107340A (en) 1987-05-18

Similar Documents

Publication Publication Date Title
US5235700A (en) Checkpointing mechanism for fault-tolerant systems
EP0638864B1 (en) Development support system for microcomputer with internal cache
JPH0464095B2 (en)
JPH0438011B2 (en)
US5813039A (en) Guest execution control system, method and computer process for a virtual machine system
JP2705121B2 (en) Electronic computer system
JPH0395634A (en) Restart control system for computer system
JPH0475147A (en) Time monitoring device in information processing system
JP3480903B2 (en) Control method of all instruction trace in emulator
JP2786215B2 (en) Restart processing control method
JPS63120336A (en) Switching system for memory access mode
JPS60163134A (en) Virtual computer system
JPS58182766A (en) Program tracing device
JPH0412861B2 (en)
JPH0416811B2 (en)
JPS6270947A (en) Control system for debug interruption
JPH01201730A (en) Information processor
JPS6358548A (en) Microprocessor for debug
JPH02304634A (en) Processor system
JPS60140440A (en) Central processing unit
JPH0355640A (en) Collection system for fault analysis information on peripheral controller
JPS62249242A (en) Memory dump system for computer
JPH04352249A (en) Data saving device for in-computer fault occurrence time
JPH0283743A (en) Information processor
JPH05100895A (en) Trace system