JPH0412861B2 - - Google Patents

Info

Publication number
JPH0412861B2
JPH0412861B2 JP25402985A JP25402985A JPH0412861B2 JP H0412861 B2 JPH0412861 B2 JP H0412861B2 JP 25402985 A JP25402985 A JP 25402985A JP 25402985 A JP25402985 A JP 25402985A JP H0412861 B2 JPH0412861 B2 JP H0412861B2
Authority
JP
Japan
Prior art keywords
access
virtual machine
register
key
monitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP25402985A
Other languages
Japanese (ja)
Other versions
JPS62114046A (en
Inventor
Toshio Matsumoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60254029A priority Critical patent/JPS62114046A/en
Priority to AU64878/86A priority patent/AU571377B2/en
Priority to CA000522328A priority patent/CA1280829C/en
Priority to DE8686308805T priority patent/DE3688177T2/en
Priority to EP86308805A priority patent/EP0223551B1/en
Priority to BR8605598A priority patent/BR8605598A/en
Priority to KR1019860009592A priority patent/KR910001447B1/en
Priority to US06/929,796 priority patent/US4782443A/en
Publication of JPS62114046A publication Critical patent/JPS62114046A/en
Publication of JPH0412861B2 publication Critical patent/JPH0412861B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)

Description

【発明の詳細な説明】 〔概要〕 主記憶装置のアクセスに際し、記憶保護キーと
アクセスキーを照合してアクセス制御を行う計算
機において、仮想計算機を実行する場合のアクセ
ス制御方式である。仮想計算機のアクセスキー
と、モニタプログラムのアクセスキーが異なる場
合に、モニタプログラムで仮想計算機の実行を代
行するために仮想計算機領域にアクセスする場合
には、仮想計算機のアクセスキーによつてアクセ
ス制御する必要があるので、アドレスレジスタに
対応するタグビツトをレジスタに保持し、タグで
指定されているアドレスレジスタを使つて主記憶
装置にアクセスする場合には、仮想計算機のアク
セスキーに切り換える。以上の制御によりモニタ
プログラムが仮想計算機のアクセスキーをチエツ
クするオーバヘツドが削減される。
DETAILED DESCRIPTION OF THE INVENTION [Summary] This is an access control method for executing a virtual machine in a computer that performs access control by comparing a storage protection key with an access key when accessing a main storage device. When the access key of the virtual machine and the access key of the monitor program are different, when the monitor program accesses the virtual machine area in order to execute the virtual machine on behalf of the virtual machine, access is controlled using the access key of the virtual machine. Therefore, the tag bit corresponding to the address register is held in the register, and when accessing the main memory using the address register specified by the tag, it is switched to the access key of the virtual machine. The above control reduces the overhead of the monitor program checking the access key of the virtual machine.

〔産業上の利用分野〕[Industrial application field]

本発明は、主記憶装置のアクセスに際し、記憶
保護キーとアクセスキーを照合してアクセス制御
を行う計算機において、仮想計算機を実行する場
合のアクセス制御方式に関する。
The present invention relates to an access control method for executing a virtual machine in a computer that performs access control by comparing a storage protection key with an access key when accessing a main storage device.

計算機において、別の1以上の仮想的な計算機
システム、いわゆる仮想計算機を制御する方式は
よく知られている。
In computers, methods for controlling one or more other virtual computer systems, so-called virtual computers, are well known.

その場合に各仮想計算機は、実計算機の仮想計
算機制御用のモニタプログラム(以下において、
VMモニタという)の制御下にあり、VMモニタ
によつて制御を渡された仮想計算機が、実計算機
の中央処理装置で実行される。
In that case, each virtual machine uses a monitor program (hereinafter referred to as
A virtual machine that is under the control of a virtual machine (referred to as a VM monitor) and to which control is handed over by the VM monitor is executed on the central processing unit of the real machine.

仮想計算機では、その仮想システムのオペレー
テイングシステムが、仮想計算機のシステム管理
を実行するが、その制御の結果が、他の仮想計算
機に影響する可能性があるようなものについて
は、VMモニタが介入する等によつて、実計算機
システム全体の保全性を維持する必要がある。
In a virtual machine, the operating system of the virtual system performs system management of the virtual machine, but the VM monitor intervenes in cases where the results of its control may affect other virtual machines. It is necessary to maintain the integrity of the entire actual computer system by

しかし、このような介入は一般に、制御オーバ
ヘツドを増加して、仮想計算機の性能を低下させ
る要因になり易い。
However, such intervention generally increases control overhead and tends to be a factor in degrading the performance of the virtual machine.

〔従来の技術と発明が解決しようとする問題点〕[Problems to be solved by conventional technology and invention]

第2図は、計算機システムの一構成例を示すブ
ロツク図である。
FIG. 2 is a block diagram showing an example of the configuration of a computer system.

中央処理装置1は主記憶装置2上のVMモニタ
3のプログラムを実行して、仮想計算機ごとに割
り当てた仮想計算機領域4にあるプログラムに制
御を渡すことにより、仮想計算機を稼動する。
The central processing unit 1 executes the program of the VM monitor 3 on the main storage device 2 and operates the virtual machines by passing control to the program in the virtual machine area 4 allocated to each virtual machine.

公知のように、中央処理装置1には主記憶装置
2に対するアクセスを、主記憶装置2の適当な領
域ごとに、アクセス元の資格によつて制限する、
いわゆる記憶保護のためのアクセス制御機能を有
する。
As is well known, the central processing unit 1 has a system that restricts access to the main storage device 2 for each appropriate area of the main storage device 2 based on the qualifications of the access source.
It has an access control function for so-called memory protection.

例えば、主記憶装置2の4キロバイトの領域ご
とに、例えば4ビツトからなる記憶保護キーを設
定し、アクセス要求があると、アクセス元のプロ
グラムが、プログラム状態語(以下において
PSWという)5に保持するアクセスキー7と、
アクセス要求のある記憶領域の記憶保護キーとを
照合し、両キーが一致した場合のみ、該領域に対
する所定のアクセスを実行する。
For example, if a memory protection key consisting of 4 bits is set for each 4-kilobyte area of the main storage device 2, and an access request is made, the accessing program will use the program status word (hereinafter referred to as
an access key 7 held in the PSW) 5;
The storage protection key of the storage area to which access is requested is checked, and only when the two keys match, a predetermined access to the area is executed.

なお、管理機能のプログラム等、すべての領域
にアクセスする必要がある場合のために、例えば
アクセスキーの値が“0”の場合には、キーの不
一致に関わずアクセスを可能にする。
Note that in case it is necessary to access all areas, such as programs for management functions, for example, if the value of the access key is "0", access is enabled regardless of the mismatch of keys.

公知のように、命令の実行により主記憶装置2
にアクセスする場合の記憶アドレスは、命令レジ
スタ18に保持する命令のオペランドのアドレス
レジスタ指定部19と変位部20により指定され
る。
As is well known, by executing an instruction, the main memory 2
The storage address when accessing is specified by the address register specifying section 19 and displacement section 20 of the operand of the instruction held in the instruction register 18.

即ち、アドレスレジスタ指定部19で指定され
る汎用レジスタ群14の1レジスタの内容に、変
位部20の変位値、及び要すれば別に指定される
インデクス値等をアドレス加算器21で加えて得
られる記憶アドレスをアクセス制御部10へ転送
する。
That is, it is obtained by adding the displacement value of the displacement section 20 and, if necessary, an index value, etc. specified separately, to the contents of one register of the general-purpose register group 14 specified by the address register specification section 19, using the address adder 21. Transfer the storage address to the access control unit 10.

こゝで、制御線11によつて入力されるアクセ
スキー7と、指定のアドレスを含む領域の記憶保
護キーとの照合が行われ、前記のルールによつ
て、アクセスの可否が判定される。
At this point, the access key 7 input via the control line 11 is compared with the storage protection key of the area including the specified address, and it is determined whether access is possible or not according to the above-mentioned rules.

仮想計算機においても、中央処理装置1の前記
機構を使用して、仮想計算機領域4に対するアク
セスにおいて、記憶保護のためのアクセス制御が
実行される。
In the virtual machine as well, the mechanism of the central processing unit 1 is used to perform access control for storage protection when accessing the virtual machine area 4.

前記のように、仮想計算機の所要の処理につい
ては、VMモニタ3が介入してシミユレートする
必要があり、その場合公知のように、VMモニタ
への制御の移行において例えばVMラツチ22が
セツトされることにより、PSW5及び汎用レジ
スタ群14等に代わつて、VMモニタ用のPSW
15及び汎用レジスタ群16等が有効化される。
As mentioned above, it is necessary for the VM monitor 3 to intervene and simulate the necessary processing of the virtual machine, and in this case, as is known, for example, the VM latch 22 is set in transferring control to the VM monitor. By doing so, the PSW for VM monitor can be used instead of PSW5 and general-purpose register group 14, etc.
15, general-purpose register group 16, etc. are enabled.

VMモニタ3は通常はアクセスキー17を‘0'
として、主記憶装置2のすべての領域にアクセス
できるようにされる。
VM monitor 3 normally sets access key 17 to '0'
As a result, all areas of the main storage device 2 can be accessed.

しかし、VMモニタ3が仮想計算機の処理を代
行するために、仮想計算機領域4にアクセスする
場合には、仮想計算機で指定しているアクセスキ
ーによつてアクセス制御が行われることが必要で
ある。
However, when the VM monitor 3 accesses the virtual machine area 4 in order to perform processing on behalf of the virtual machine, it is necessary to perform access control using the access key specified by the virtual machine.

このために、VMモニタ3が主記憶装置2の仮
想計算機領域4にアクセスする場合には、仮想計
算機のアクセスキー7を読出して適当なレジスタ
に保持しておき、主記憶装置アクセスを実行する
前に、例えば該アクセス先のレジスタを指定して
キーチエツクのための命令を実行し、その結果ア
クセスが許されることが決定して、初めて実際に
アクセスを実行するという処理が必要になり、こ
のオーバーヘツドが仮想計算機制御の効率を低下
させていた。
For this reason, when the VM monitor 3 accesses the virtual machine area 4 of the main storage device 2, the access key 7 of the virtual machine is read out and held in an appropriate register, and before executing the main storage device access. For example, it is necessary to specify the register to be accessed, execute a key check instruction, and then actually execute the access only after determining that the access is permitted. was reducing the efficiency of virtual machine control.

〔問題点を解決するための手段〕[Means for solving problems]

第1図は、本発明の構成を示すブロツク図であ
る。
FIG. 1 is a block diagram showing the configuration of the present invention.

図において、30はタグレジスタ、31はアク
セス検出部である。
In the figure, 30 is a tag register, and 31 is an access detection section.

〔作用〕[Effect]

タグレジスタ30は、各汎用レジスタに対応す
るタグビツトを有し、VMモニタ3によつて予め
所要のビツトがセツトされている。
The tag register 30 has tag bits corresponding to each general-purpose register, and the required bits are set in advance by the VM monitor 3.

アクセス検出部31は、VMモニタの実行時
に、通常はアクセスキーとして‘0'を制御線11
へ出力しているが、タグレジスタ30で指定され
ている汎用レジスタが、命令のアドレスレジスタ
指定部19で指定されることを検出すると、仮想
計算機のPSW5のアクセスキー7をアクセスキ
ーとするように切り換えて出力する。
The access detection unit 31 normally sets '0' to the control line 11 as an access key when executing the VM monitor.
However, when it is detected that the general-purpose register specified by the tag register 30 is specified by the address register specification part 19 of the instruction, the access key 7 of the PSW 5 of the virtual machine is set as the access key. Switch and output.

以上により、VMモニタ3の実行中における仮
想計算機領域アクセス時、仮想計算機としてのア
クセス制御が自動的に行われ、VMモニタがアク
セスごとにキーチエツクを行うためのオーバヘツ
ドが除かれる。
As described above, when the VM monitor 3 accesses the virtual machine area during execution, access control as a virtual machine is automatically performed, and the overhead for the VM monitor to perform a key check for each access is eliminated.

〔実施例〕〔Example〕

第1図において、中央処理装置1のPSW5,
15、アクセス制御部10等は、以下に述べる他
は従来と同様に動作するものとする。
In FIG. 1, the PSW 5 of the central processing unit 1,
15. It is assumed that the access control unit 10 and the like operate in the same manner as before except as described below.

タグレジスタ30は、各汎用レジスタに対応す
る例えば16個のタグビツトを保持し、VMモニタ
3は、その処理中に仮想計算機領域にアクセスす
るための記憶アドレスを保持するアドレスレジス
タとなる予定の汎用レジスタ(VMモニタ用の汎
用レジスタ)に対応するタグビツトを、予めにオ
ンにセツトしておく。
The tag register 30 holds, for example, 16 tag bits corresponding to each general-purpose register, and the VM monitor 3 stores general-purpose registers that are scheduled to become address registers that hold storage addresses for accessing the virtual machine area during processing. (general-purpose register for VM monitor) is set to on in advance.

アクセス検出部31では、タグレジスタ30の
タグビツトを、例えば命令のアドレスレジスタ指
定部19の制御によつて選択器33により選択す
ることにより、タグレジスタ30で指定されてい
る汎用レジスタの1つが、命令のアドレスレジス
タ指定部19で指定されることを検出する。
In the access detection section 31, by selecting the tag bit of the tag register 30 by the selector 33 under the control of the instruction address register specifying section 19, for example, one of the general-purpose registers specified in the tag register 30 is set as the instruction address register specifying section 19. It is detected that the address register designation unit 19 of

この選択器33の出力によつてゲート32を制
御して、仮想計算機のアクセスキー7を制御線1
1へ通過させる。
The gate 32 is controlled by the output of the selector 33, and the access key 7 of the virtual machine is transferred to the control line 1.
Pass to 1.

従つて、VMモニタ3の実行中は、アクセス制
御部10にアクセスキーとして、常時は‘0'が入
力され、タグレジスタ30で指定される汎用レジ
スタがアドレスレジスタとして、アクセスアドレ
スの生成のために指定された場合のみ、仮想計算
機のアクセスキーに切り換えられる。
Therefore, while the VM monitor 3 is running, '0' is always input as an access key to the access control unit 10, and the general-purpose register specified by the tag register 30 is used as an address register to generate an access address. Switches to the virtual machine access key only when specified.

アクセス制御部10は従来のように、制御線1
1から入力するアクセスキーによつて、アクセス
制御を実行する。
The access control unit 10 uses the control line 1 as in the conventional case.
Access control is executed using the access key input from 1.

以上により、VMモニタ3の実行中において、
仮想計算機領域にアクセスする場合に、仮想計算
機のアクセスキーによるアクセス制御が実行さ
れ、VMモニタ3がキーをチエツクする必要が無
くなり、制御の効率を改善することができる。
As a result of the above, while VM Monitor 3 is running,
When accessing the virtual machine area, access control is performed using the access key of the virtual machine, eliminating the need for the VM monitor 3 to check the key, and improving control efficiency.

〔発明の効果〕〔Effect of the invention〕

以上の説明から明らかなように、仮想計算機を
稼動する計算機システムにおいて、VMモニタに
おける仮想計算機領域のアクセスに際する、キー
チエツクのオーバヘツドが削減されるので、仮想
計算機の性能を向上するという著しい工業的効果
がある。
As is clear from the above explanation, in a computer system running a virtual machine, the key check overhead when accessing the virtual machine area in the VM monitor is reduced, so it is a significant industrial advantage to improve the performance of the virtual machine. effective.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例構成ブロツク図、第2
図は従来の一構成例ブロツク図である。 図において、1は処理装置、2は主記憶装置、
3はVMモニタ、4は仮想計算機領域、5,15
はPSW、10はアクセス制御部、7,17はア
クセスキー、14,16は汎用レジスタ群、19
はアドレスレジスタ指定部、20は変位部、21
はアドレス加算器、22はVMラツチ、30はタ
グレジスタ、31はアクセス検出部、32はゲー
ト、33は選択器を示す。
Fig. 1 is a block diagram of an embodiment of the present invention;
The figure is a block diagram of an example of a conventional configuration. In the figure, 1 is a processing device, 2 is a main storage device,
3 is VM monitor, 4 is virtual computer area, 5, 15
is a PSW, 10 is an access control unit, 7 and 17 are access keys, 14 and 16 are a group of general-purpose registers, 19
is an address register designation part, 20 is a displacement part, 21
22 is an address adder, 22 is a VM latch, 30 is a tag register, 31 is an access detection section, 32 is a gate, and 33 is a selector.

Claims (1)

【特許請求の範囲】 1 主記憶装置アクセスに使用する記憶アドレス
を保持するアドレスレジスタ、及び記憶保護キー
とアクセスキーを照合してアクセス制御を行う機
能を有し、仮想計算機及び該仮想計算機を制御す
るモニタプログラムを実行する計算機において、 該アドレスレジスタ16を個別に指定するタグ
ビツトを保持するタグレジスタ30、及び、 上記モニタプログラムで実行される命令のオペ
ランドアドレスにより、該タグビツトで指定され
るアドレスレジスタが指定されたことを検出する
手段31を設け、 該検出手段の出力信号により、上記アクセスキ
ーを上記仮想計算機のアクセスキーに切り換える
ように構成されていることを特徴とするアクセス
制御方式。
[Claims] 1. An address register that holds a storage address used for main storage access, and a function to perform access control by checking a storage protection key and an access key, and to control a virtual computer and the virtual computer. In a computer that executes a monitor program, the tag register 30 holds tag bits that individually specify the address register 16, and the address register specified by the tag bit is determined by the operand address of the instruction executed by the monitor program. An access control system characterized in that: means 31 for detecting designation is provided, and the access key is switched to the access key of the virtual machine based on an output signal of the detecting means.
JP60254029A 1985-11-13 1985-11-13 Access control system Granted JPS62114046A (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP60254029A JPS62114046A (en) 1985-11-13 1985-11-13 Access control system
AU64878/86A AU571377B2 (en) 1985-11-13 1986-11-06 Main storage access control system
CA000522328A CA1280829C (en) 1985-11-13 1986-11-06 Main storage access control system for virtual computing function system
DE8686308805T DE3688177T2 (en) 1985-11-13 1986-11-12 MAIN MEMORY ACCESS CONTROL DEVICE FOR VIRTUAL COMPUTER FUNCTION ARRANGEMENT.
EP86308805A EP0223551B1 (en) 1985-11-13 1986-11-12 Main storage access control system for virtual computing function system
BR8605598A BR8605598A (en) 1985-11-13 1986-11-12 CONTROL SYSTEM OF ACCESS TO MAIN MEMORY FOR A VIRTUAL COMPUTER FUNCTION SYSTEM
KR1019860009592A KR910001447B1 (en) 1985-11-13 1986-11-13 Main storage access control system for virtual computing function system
US06/929,796 US4782443A (en) 1985-11-13 1986-11-13 Main storage control system for virtual computing function system with plural address modes in main storage access operations

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60254029A JPS62114046A (en) 1985-11-13 1985-11-13 Access control system

Publications (2)

Publication Number Publication Date
JPS62114046A JPS62114046A (en) 1987-05-25
JPH0412861B2 true JPH0412861B2 (en) 1992-03-05

Family

ID=17259246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60254029A Granted JPS62114046A (en) 1985-11-13 1985-11-13 Access control system

Country Status (1)

Country Link
JP (1) JPS62114046A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0193831A (en) * 1987-10-05 1989-04-12 Fujitsu Ltd System for controlling operand access of virtual computer
JP2802109B2 (en) * 1989-08-14 1998-09-24 富士通株式会社 Memory access control method

Also Published As

Publication number Publication date
JPS62114046A (en) 1987-05-25

Similar Documents

Publication Publication Date Title
US4347565A (en) Address control system for software simulation
CN1147775C (en) Guared memory system and method
KR910001447B1 (en) Main storage access control system for virtual computing function system
EP0192232B1 (en) Data processing apparatus
RU2265880C2 (en) New processor mode for limiting functioning of guest software, executed at virtual machine, supported by virtual machine monitor
US4408274A (en) Memory protection system using capability registers
JPS6258341A (en) Input and output interruption processing system
JPS6248258B2 (en)
EP0550286A2 (en) 2-Level multi-processor synchronization protocol
US5280592A (en) Domain interlock
US5459872A (en) Software control of hardware interruptions
US5018064A (en) Virtual computer system
JPH07120318B2 (en) Apparatus and method for protecting main memory unit with access and defective logic signals
JPH0412861B2 (en)
JPS6049352B2 (en) data processing equipment
JPS62114045A (en) Address mode control system
JPH0438011B2 (en)
JPS60215250A (en) Data processor
JPS6220034A (en) Program status word switching control system
JPH03113548A (en) Extension memory controller
JPS63191232A (en) High speed entry for emulation
JPS60108943A (en) Control system of storage protection key
JPH03168845A (en) Instruction execution control system
JPS592297A (en) Projection method of shared memory
JPH0193831A (en) System for controlling operand access of virtual computer