JPH0461151A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH0461151A JPH0461151A JP16410390A JP16410390A JPH0461151A JP H0461151 A JPH0461151 A JP H0461151A JP 16410390 A JP16410390 A JP 16410390A JP 16410390 A JP16410390 A JP 16410390A JP H0461151 A JPH0461151 A JP H0461151A
- Authority
- JP
- Japan
- Prior art keywords
- repair
- wiring board
- chip
- chips
- module units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 230000008439 repair process Effects 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 230000005540 biological transmission Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 claims description 2
- 230000002265 prevention Effects 0.000 claims description 2
- 238000004806 packaging method and process Methods 0.000 abstract description 3
- 230000002950 deficient Effects 0.000 abstract 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- 238000001816 cooling Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 239000000498 cooling water Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 238000009958 sewing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置特に補修用パッドを設けたマルチチ
ップモジュールの当該補修用パッドにおける改良技術に
関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor device, and particularly to a technique for improving a repair pad of a multi-chip module provided with a repair pad.
従来、パンケージ基板上に半導体チップ（以下、単にデ
ツプという）を搭載したモジュールユニットを複数適宜
間隔を空けＣ配線基板トに実装した構造を有する半導体
装置において、チップ内の半導体素子の論理変更や配線
１−の変更等が可能なように、補修用バンドを設けるこ
とが行われている。Conventionally, in a semiconductor device having a structure in which a plurality of module units each having a semiconductor chip (hereinafter simply referred to as a "DEP") mounted on a pancage substrate are mounted on a C wiring board at appropriate intervals, it is difficult to change the logic of semiconductor elements within the chip or to wire the module units. A repair band is provided to enable modification of the parts.
しかるに、従来例では、その補修用パッドを配線基板上
の各モジュールユニットの間に設けていた。However, in the conventional example, the repair pad was provided between each module unit on the wiring board.
尚、当該補修用パッドについて述べた特許の例としては
発明Ｎｏ、８６１１０５５が挙げられる。Incidentally, an example of a patent describing the repair pad is Invention No. 8611055.
そのために、補修用パッドを用いて補修作業をする際に
、補修用パッドが各モジュールユニットの間におり、深
さがあるために、その補修作業が極めてやりづらいこと
、補修パッドを設けるスペースを確保する関係上者モジ
ュールユニット間の間隔が広くなり、高密度にモジュー
ルユニットを実装することを・さまたげること、チップ
間の配線も長くなり、信号の伝達速度も遅くなること、
およびモジュールユニットにずれがあったりするど補修
用パッドが使えなくなること等各種の難点があった。For this reason, when performing repair work using repair pads, the repair pads are located between each module unit and are deep, making it extremely difficult to perform repair work. The distance between module units becomes wider, which hinders high-density mounting of module units, the wiring between chips becomes longer, and the signal transmission speed becomes slower.
There were also various difficulties such as the repair pad becoming unusable if the module unit was misaligned.
本発明はかかる従来技術の有する欠点を解消することを
目的としたものである。The present invention aims to eliminate the drawbacks of such prior art.
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。The above and other objects and novel features of the present invention include:
It will become clear from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。A brief overview of typical inventions disclosed in this application is as follows.
本発明では、補修用パッドの設置位置を前記配線基板上
でなく、モジュールユニットを構成するチップを搭載し
ているパッケージ基板上に設けたことを特徴とする。The present invention is characterized in that the repair pad is installed not on the wiring board but on the package board on which the chips constituting the module unit are mounted.
このように補修用パッドをモジュールユニットにおける
パッケージ基板上に設けるようにしたので、配線基板上
の各モジュールユニット間に補修用パッドを設けるため
のスペースは確保しなくて済み、従って各モジュールユ
ニット間は可能な限り接近させることができ、モジュー
ルユニットの数を増加させて配線基板上に搭載すること
ができるので、高密度実装化を促進し、また、その補修
作業においては、従来のように深い位置にある補修用パ
ッドに補修のためのボンディングツールなどを入れなく
ても、−段高い位置にあるその補修用パッドを用いて補
修ができるので、補修作業が極めて楽になる。Since the repair pad is provided on the package board of the module unit in this way, there is no need to secure space for providing the repair pad between each module unit on the wiring board, and therefore the space between each module unit is The number of module units can be increased and the number of module units mounted on the wiring board can be increased, promoting high-density mounting. The repair work is extremely easy because the repair can be performed using the repair pad located at a higher position without having to insert a bonding tool or the like for repair into the repair pad located at a higher position.
さらに、モジュールユニット間の間隔が狭まるため、チ
ップ間の配線も短くなり、信号の伝達速度を向上させる
ことができ、また、従来ではモジュールユニットがずれ
たりすると各モジュールユニット間にある補修用パッド
が使えなくなるなどのことがあったが、本発明では補修
用パッドはこれらユニット間になく、当該ユニットにお
けるパッケージ基板上にあるので、当該ユニットのずれ
を気にしなくても済ますことができ、従ってチップサイ
ズの増大に伴なう当該ユニットのずれも気にしなくて済
む。Furthermore, since the spacing between module units is narrowed, the wiring between chips is also shortened, which improves signal transmission speed. However, in the present invention, the repair pad is not between these units, but is on the package substrate of the unit, so there is no need to worry about the unit being misaligned, and therefore the chip There is no need to worry about displacement of the unit due to increase in size.
次に、本発明の実施例を図面に基づいて説明する。第１
図は本発明の実施例を示す半導体装置の断面図である。Next, embodiments of the present invention will be described based on the drawings. 1st
The figure is a sectional view of a semiconductor device showing an embodiment of the present invention.
第１図に示すように、パッケージ基板１の上部には、チ
ップ２が搭載されている。As shown in FIG. 1, a chip 2 is mounted on the upper part of a package substrate 1. As shown in FIG.
第２図には、これらパッケージ基板１上にチップ２を搭
載したモジュールユニット３の斜視図を示す。これら第
１図および第２図に示すように、パンケージ基板１の上
部のチップ２０周辺には、補修用パッド４が複数適宜間
隔をおいて設けられている。FIG. 2 shows a perspective view of a module unit 3 in which chips 2 are mounted on these package substrates 1. As shown in FIGS. 1 and 2, a plurality of repair pads 4 are provided at appropriate intervals around the chip 20 on the upper part of the pan cage substrate 1.
これらモジュールユニット３が、配線基板５の上部に突
起電極６により搭載されている。These module units 3 are mounted on the upper part of the wiring board 5 by protruding electrodes 6.
配線基板５の裏面からは複数のリードが下方向に垂設さ
れている。A plurality of leads are provided vertically downward from the back surface of the wiring board 5.
これらリード７は、配線基板５下部のプリント回路板８
のスルーホール（図示せず）に実装される。These leads 7 are connected to a printed circuit board 8 at the bottom of the wiring board 5.
is mounted in a through hole (not shown).
リード７は、図示していないが、配線基板５の内部配線
により突起電極６に電気的に接続し、さらに、パッケー
ジ基板１の内部配線を経て、チップ２の内部配線に電気
的に接続している。Although not shown, the leads 7 are electrically connected to the protruding electrodes 6 through the internal wiring of the wiring board 5, and are further electrically connected to the internal wiring of the chip 2 via the internal wiring of the package board 1. There is.
本発明では、上記実施例に示すように、補修用パッド４
を、パッケージ基板１のチップ２周辺に配設しているの
に対し、従来例では、その補修用パッド４′を、第１図
に示すように、配線基板５上の各モジュールユニット３
間に設けていた。In the present invention, as shown in the above embodiment, the repair pad 4
are arranged around the chip 2 on the package substrate 1, whereas in the conventional example, the repair pads 4' are arranged around each module unit 3 on the wiring board 5, as shown in FIG.
It was set in between.
従って、従来例では、補修用パッド４′を設けるために
、モジュールユニット３とモジュールユニット３間には
その分のスペースが必要であり、高密度化を妨げていた
が、本発明では、当該配線基板５上でなく、その上部の
パッケージ基板１上に補修用パッド４を設けているので
、各モジュールユニット３は接近させることができ、高
密度実装化を向上させ、また、従来例では、モジュール
ユニット３間に、補修用の治具を入れ補修作業をしなけ
ればならないので極めて補修作業がやりづらいという欠
点があったが、本発明ではパッケージ基板ｌ上に補修用
パッド４があり、その補修作業を楽にすることができ、
さらに、本発明では補縫用パー・／ドが１ｔＸ、東側に
比Ｌ″１７１段高い位置にあり、かり、モジ−７−ルー
了−ニット３間の距離も短くなるので、例えば６ヂツプ
２と補修用バンド４間を補修用ワイヤで配線ｉ”る場合
、その配線長は短くなり、信号の人出勾（Ｉ １０）を
高速化できる。さら１、：、従来例テＩＪ、モジュール
ユニット３を配線基板５Ｊ−に搭載後に、チップ２の検
査分行ない、デツプ２に不良があるときには、そのチッ
プ２を生かぜないが、本発明では、パッケージ基板１−
、Ｌ：のデツプ２周辺の補修用パッド４を用いて、モジ
１−ルユニッ）・３を配線基＆５に搭載前に、補修を行
ない、当該チップ２を生かすことができる。Therefore, in the conventional example, in order to provide the repair pad 4', a corresponding space was required between the module units 3, which hindered high density, but in the present invention, the wiring Since the repair pad 4 is provided not on the substrate 5 but on the package substrate 1 above it, each module unit 3 can be brought close to each other, improving high-density packaging. However, in the present invention, there is a repair pad 4 on the package substrate l, which makes it difficult to carry out repair work because a repair jig must be inserted between the units 3. can make your work easier,
Furthermore, in the present invention, the auxiliary sewing part/do is located at a position 1tX, 171 steps higher than the east side, and the distance between the moji-7-route-knit 3 is also shortened, so for example, the 6-zip 2 When wiring a repair wire i'' between the repair band 4 and the repair band 4, the wiring length is shortened, and the signal flow rate (I10) can be increased. Furthermore, in the conventional example, after mounting the module unit 3 on the wiring board 5J-, the chip 2 is inspected, and if there is a defect in the depth 2, the chip 2 is not used, but in the present invention, Package board 1-
, L: can be repaired using the repair pads 4 around the depth 2 of the modules 1-3 before mounting them on the wiring base &5, and the chip 2 can be utilized.
−Ｊ−記半導体装置の構造に付いて補足すると、配線基
板５上には、封止材９を用いて、キャップ１０が取付け
れる。チップ２の上面には、放熱体１１が取付ｌフられ
、放熱効果を上げるために、該放熱体１１は、キャンプ
１０の天面に密着される。-J- To supplement the structure of the semiconductor device, a cap 10 is attached to the wiring board 5 using a sealing material 9. A heat sink 11 is attached to the top surface of the chip 2, and the heat sink 11 is brought into close contact with the top surface of the camp 10 in order to increase the heat radiation effect.
キャップ１０内にＩま、不活性ガスなどを封入する。The cap 10 is filled with an inert gas or the like.
キャンプ１０の上面には、水冷装置１２が取付けｒ）れ
、水冷装置］２の水流入１」Ｊ３から１」冷却水が流入
され、水流出口１４から冷却水が流出するようになって
いる。A water cooling device 12 is attached to the top surface of the camp 10, and cooling water flows in from the water inlet 1''J3 of the water cooling device 2, and the cooling water flows out from the water outlet 14.
本発明に使用、される配線基板５およびバッラ・−ジ基
板】は、例えば樹脂基板ぺ・ヤツミンク基板（５゛より
構成され、表面配線などが布設されて〜いる。。The wiring board 5 and barrier board used in the present invention are, for example, composed of a resin board and a printed circuit board (5'), on which surface wiring and the like are laid.
チップ２は、例えばシリコン軍結晶基板から成り、周知
の技術によってこのチップ内にＩＪ多数の回路素子が形
成され、１つの回路機能がり大られ宜パいる。回路素ｒ
の具体例は、例えばＭＯ３Ｉ・ランジスタから成り、こ
れらの回路素ｔによ−）で、例えば論理回路およびメモ
リの回路機能が形成みれている。The chip 2 is made of, for example, a silicon crystal substrate, and a large number of circuit elements are formed in this chip by well-known techniques, so that the function of one circuit can be increased. circuit element r
A specific example of this is, for example, an MO3I transistor, and these circuit elements t form circuit functions such as a logic circuit and a memory.
補修用パッド４は、例えばメタライゼーションによる金
属膜により構成され、薄膜により構成することによりそ
のサイズを小さくできる。The repair pad 4 is made of a metal film formed by metallization, for example, and its size can be reduced by making it a thin film.
以上、本発明名によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は１−記実施例に限定さ
れるものではなく、その要旨を逸脱１１、ない範囲で種
々変更可能であることはいうまでもない。Above, the invention made by the title of the present invention has been specifically explained based on the examples, but the present invention is not limited to the examples 1 to 1, and can be modified in various ways without departing from the gist of the invention. It goes without saying that there is.
例えば、補修用パッドに替えであるいはこれに加えて発
信防止用コンデンサを役目てもよい。For example, it may serve as a transmission prevention capacitor instead of or in addition to the repair pad.
〔発明の効果］
本願において開示される発明のうち代表的なものの概要
を筒用に説明１れば、下記のとおりでおる。[Effects of the Invention] A typical summary of the inventions disclosed in this application is as follows.
本発明によれば、高密度実装化が可能で、補修作業が楽
になり、信号の伝達速度が大となり、王ジュールユニッ
トのずれなどをきにしなくでも済み、チップ不良を生が
１ことができるようになった。According to the present invention, high-density packaging is possible, repair work is easy, signal transmission speed is increased, there is no need to worry about misalignment of the joule unit, and chip defects can be reduced by one. It became so.
図面は本発明の実施例を示し、
第１図は断面図、
第２図は斜視図でおる。
〕・・パッケージ基板、２ ・半導体チップ、３・・モ
ジュールユニット、４・・補修用パッド、５・配線基板
、６・・突起電極、７・・リード、８・・プリント回路
板、９・封止材、１０・キャップ、１１ 放熱体、１２
水冷装置、】３・水流入し］、ｊ４ 水流出口。The drawings show an embodiment of the invention, with FIG. 1 being a sectional view and FIG. 2 being a perspective view. ]...Package board, 2.Semiconductor chip, 3.Module unit, 4.Repair pad, 5.Wiring board, 6.Protruding electrode, 7.Lead, 8.Printed circuit board, 9.Sealing Stopper, 10/Cap, 11 Heat sink, 12
Water cooling device, ]3, water inflow], j4 water outlet.
Claims (1)
修用パッドを設け、当該パッケージ基板上に半導体チッ
プを搭載し、当該チップと当該基板とからなるモジュー
ルユニットを複数個配線基板上に搭載してなる半導体装
置。 ２、半導体チップを搭載するパッケージ基板の周辺に発
信防止用コンデンサを設置してなる、請求項１に記載の
半導体装置。[Claims] 1. A repair pad is provided around a package substrate on which a semiconductor chip is mounted, the semiconductor chip is mounted on the package substrate, and a plurality of module units each consisting of the chip and the substrate are mounted on a wiring board. A semiconductor device mounted on the top. 2. The semiconductor device according to claim 1, further comprising a transmission prevention capacitor installed around the package substrate on which the semiconductor chip is mounted.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16410390A JPH0461151A (en) | 1990-06-25 | 1990-06-25 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16410390A JPH0461151A (en) | 1990-06-25 | 1990-06-25 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0461151A true JPH0461151A (en) | 1992-02-27 |
Family
ID=15786816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16410390A Pending JPH0461151A (en) | 1990-06-25 | 1990-06-25 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0461151A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7162839B2 (en) | 2002-01-09 | 2007-01-16 | Shin Caterpillar Mitsubishi Ltd. | Non-slip material |
| US7380376B2 (en) | 2001-10-16 | 2008-06-03 | Shin Caterpillar Mitsubishi Ltd. | Non-slip structure |
-
1990
- 1990-06-25 JP JP16410390A patent/JPH0461151A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7380376B2 (en) | 2001-10-16 | 2008-06-03 | Shin Caterpillar Mitsubishi Ltd. | Non-slip structure |
| US7162839B2 (en) | 2002-01-09 | 2007-01-16 | Shin Caterpillar Mitsubishi Ltd. | Non-slip material |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3914651B2 (en) | Memory module and manufacturing method thereof | |
| US5646828A (en) | Thin packaging of multi-chip modules with enhanced thermal/power management | |
| JP5420505B2 (en) | Manufacturing method of semiconductor device | |
| US20090166887A1 (en) | Semiconductor package including flip chip controller at bottom of die stack | |
| JPH08298269A (en) | Semiconductor device and manufacture thereof | |
| JPH0613541A (en) | Three-dimensional multichip semiconductor device which can be laminated and manufacture thereof | |
| US6245598B1 (en) | Method for wire bonding a chip to a substrate with recessed bond pads and devices formed | |
| JP2792473B2 (en) | Multi-chip module | |
| JPH07170098A (en) | Mounting structure of electronic parts and mounting method | |
| KR100600690B1 (en) | Semiconductor device and method of producing the same | |
| US20030146508A1 (en) | Cavity-down ball grid array package with semiconductor chip solder ball | |
| JPH10242368A (en) | Semiconductor device and its manufacture as well as semiconductor module and ic card | |
| JPH0461151A (en) | Semiconductor device | |
| KR100233861B1 (en) | Bga semiconductor package | |
| JPS61121449A (en) | Mounting structure and process of lsi chip | |
| US11842972B2 (en) | Semiconductor device with a semiconductor chip connected in a flip chip manner | |
| JPS5839037A (en) | Chip carrier | |
| JP2000183082A (en) | Semiconductor device and manufacture thereof | |
| JP2611672B2 (en) | Hybrid integrated circuit device | |
| JP3016380B2 (en) | Semiconductor device | |
| JPH03234047A (en) | Semiconductor device | |
| JPH08125118A (en) | Semiconductor integrated circuit | |
| KR100709695B1 (en) | Semiconductor package | |
| JPH02288255A (en) | Semiconductor device | |
| JPS62291156A (en) | Hybrid integrated circuit device |