JPH0460692A - Display device for personal computer - Google Patents
Display device for personal computerInfo
- Publication number
- JPH0460692A JPH0460692A JP2172338A JP17233890A JPH0460692A JP H0460692 A JPH0460692 A JP H0460692A JP 2172338 A JP2172338 A JP 2172338A JP 17233890 A JP17233890 A JP 17233890A JP H0460692 A JPH0460692 A JP H0460692A
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- power consumption
- display data
- holding memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 8
- 230000008033 biological extinction Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、パーソナルコンピュータにおける表示装置に
関し、特に消費電力低減機能を備えた表示装置に関する
。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a display device for a personal computer, and particularly to a display device having a power consumption reduction function.
ラップトツブ型あるいはノートブック型のノ（−ソナル
コンピュータは、その携帯性のよさから広く普及しつつ
ある。ところで、このような小型パーソナルコンピュー
タに共通している問題の一つは消費電力である。すなわ
ち、これらの小型ノクーソナルコンピュータは携帯用電
源として電池を用（・ているが、通常動作だと２〜５時
間時間口か動作しないのが現状である。そのため一定時
間内にキーボードからデータを入力しない場合は自動的
に表示を消去させる機能を設けて消費電力を減少させて
いる例もある。この自動表示停止システムを備えた表示
装置のブロック図を中央演算装置（以下ＣＰＵと呼ぶ）
とともに第２図に示す。ここで、表示部はＣＰＵ１０１
にノ（スライン１０２を通して連結している表示用コン
トローラ１０３とビデオメモリ（以下ＶＲＡＭと呼ぶ）
１０″４および図示してないが液晶表示素子（ＬＣＤ）
とから成っている。Ｔ１測定回路２０１はＣＰＵ１０１
の割り込み信号ｌＮＴＲ２１１がノ・イレベルからロー
レベルになると同時にカウンターを用いて一定時間Ｔ１
秒を測定する回路である。表示停止回路２０２はＴ１測
定回路２０１からの信号２１ろに応じて信号２１４をノ
・イレベルにして表示を停止する回路である。その結果
ＬＣＤデータ２１５とＬＣＤ駆動信号２１６のＬＣＤへ
の送出（ま停止する。また、表示駆動回路２０６は表示
停止後、あるいはカウント途中にｌＮＴＲ２１１が・・
イレベルになると同時に信号２１２をハイレベルにして
カウントをリセットし、信号２１４をローレベルにして
表示を駆動する回路である。Laptop or notebook type computers are becoming widely popular due to their portability.By the way, one of the common problems with such small personal computers is power consumption. These small nocusonal computers use batteries as a portable power source, but in normal operation they do not work for 2 to 5 hours.Therefore, data cannot be input from the keyboard within a certain period of time. In some cases, power consumption is reduced by providing a function that automatically erases the display when no input is made.The block diagram of a display device equipped with this automatic display stop system is a central processing unit (hereinafter referred to as CPU).
Both are shown in Figure 2. Here, the display unit is the CPU 101
A display controller 103 and a video memory (hereinafter referred to as VRAM) connected through a line 102
10″4 and a liquid crystal display (LCD) (not shown)
It consists of. T1 measurement circuit 201 is CPU 101
At the same time that the interrupt signal lNTR211 goes from the no-no level to the low level, a counter is used to
This is a circuit that measures seconds. The display stop circuit 202 is a circuit that sets the signal 214 to the no-y level in response to the signal 21 from the T1 measurement circuit 201 and stops the display. As a result, the sending of the LCD data 215 and the LCD drive signal 216 to the LCD (stops for now).Also, the display drive circuit 206 outputs the lNTR 211 after the display stops or during counting.
This circuit resets the count by setting the signal 212 to the high level at the same time that the signal 212 reaches the low level, and drives the display by setting the signal 214 to the low level.
従来の自動表示停止システムでは一定時間内に入力が無
い場合、ユーザーが表示を見ながら考えている時でも表
示を消してしまうという問題がある。Conventional automatic display stop systems have a problem in that if there is no input within a certain period of time, the display disappears even when the user is thinking while looking at the display.
本発明はこの問題を解決したパーソナルコンピュータの
表示装置を提供することを目的とする０〔課題を解決す
るための手段〕
上記目的を達成するために、本発明はパーソナルコンピ
ュータの表示装置に、表示データ制御手段、表示データ
保持メモリを設け、表示データ制御手段は通常消電モー
ドの時は表示装置に備えられている表示用コントローラ
からの表示データを表示装置の液晶表示素子に表示し、
低消電モードの時は表示用コントローラからの表示デー
タを表示データ保持メモリにメモリした後、表示用コン
トローラを停止し、表示データ保持メモリの表示データ
を液晶表示素子に表示することを特徴としている。SUMMARY OF THE INVENTION An object of the present invention is to provide a display device for a personal computer that solves this problem. A data control means and a display data holding memory are provided, and the display data control means displays display data from a display controller provided in the display device on a liquid crystal display element of the display device when the display device is normally in the power-off mode;
When in low power consumption mode, the display data from the display controller is stored in the display data holding memory, the display controller is stopped, and the display data in the display data holding memory is displayed on the liquid crystal display element. .
実行中のソフトがワープロソフトのようにキーボード入
力を待っている場合、一定時間内に入力しない時、第２
図におけるｌＮＴＲ２１１がノ・イレベルになるまで表
示を停止すると、ユーザーが文を見ながら考えている場
合は支障がある。そこで、低消電モードの時は第１図に
示す通り、わずかな電力しか必要としない表示データ保
持メモリ１０８を用いてＬＣＤデータ１１６を記憶して
おき、多大な電力を必要とする表示用コントローラ１０
３を停止し、表示データ保持メモリ１０８中のＬＣＤデ
ータ１１９を繰り返し表示する。すなわち、ワープロソ
フト等がキーボード入力を待っている場合、ユーザーは
低消電モードに入っているにもかかわらず表示を見るこ
とができる。If the running software is waiting for keyboard input, such as word processing software, if no input is entered within a certain period of time, the second
If the display is stopped until the lNTR 211 in the diagram reaches the NO level, it will cause problems if the user is thinking while looking at the sentence. Therefore, when in the low power consumption mode, as shown in FIG. 10
3 is stopped, and the LCD data 119 in the display data holding memory 108 is repeatedly displayed. That is, when word processing software or the like is waiting for keyboard input, the user can see the display even though it is in low power consumption mode.
第１図に本発明に基づ〈実施例のブロック図を示す。 FIG. 1 shows a block diagram of an embodiment based on the present invention.
本発明者はすでに、特願平２−９８２５８号で、ＣＰＵ
によるＶＲＡＭのアクセス状況を検出して、消電モード
の切換えをする手段を示しているが、本実施例では、こ
の手段により消電モードの選択を行うようにしている。The present inventor has already disclosed the CPU in Japanese Patent Application No. 2-98258.
In this embodiment, the power dissipation mode is selected using this means.
又、本発明の表示データ制御手段は、疑似信号制御発生
回路１０６と、メモリー制御回路１０７から成っている
。Further, the display data control means of the present invention includes a pseudo signal control generation circuit 106 and a memory control circuit 107.
以下、本実施例のシステムの動作について説明するっ
ＶＲＡＭアクセス検出回路１０５はＣＰＵ１０１がＶＲ
Ａ〜１１０４にアクセスしていない時にメモリー制御回
路１０７への信号１１１をノ・イレベルにする。すなわ
ち、低消電モードにする信号を出す。メモリー制御回路
１０７はＶ ＲＡ ｈｓアクセス検出回路１０５のハイ
レベル信号を受は取ると１フイ一ルド分のＬＣＤ用デー
ター１１６を表示データ保持メモリ１０８に記憶する。The operation of the system of this embodiment will be explained below.
When A-1104 is not being accessed, the signal 111 to the memory control circuit 107 is set to NO level. In other words, a signal is issued to set the low power consumption mode. When the memory control circuit 107 receives a high level signal from the VRA hs access detection circuit 105, it stores one field's worth of LCD data 116 in the display data holding memory 108.
次に疑似信号制御発生回路１０６と表示用コン）ｏ−シ
ー１０３ヘノ・イレベルの消電モード切換え信号１１２
を送出して表示用コントローラー１０３を停止する。Next, the pseudo signal control generation circuit 106 and the display controller 103 power dissipation mode switching signal 112
is sent to stop the display controller 103.
疑似信号制御発生回路１０６は停止した表示用コントロ
ーラー１０６にかわってＬＣＤ用の疑似駆動信号１１８
を発生し、表示データ保持メモリ１０８から表示データ
１２０を読み出し疑似ＬＣＤデータ１１９として送出す
る。ここで、表示データ保持メモリ１０８へのデータの
書き込み、読み出しは信号１１８に応じて生成されるメ
モリ用信号１１４によって行われる。The pseudo signal control generation circuit 106 generates a pseudo drive signal 118 for the LCD in place of the stopped display controller 106.
is generated, and the display data 120 is read out from the display data holding memory 108 and sent out as pseudo LCD data 119. Here, data is written into and read from the display data holding memory 108 using a memory signal 114 generated in response to a signal 118.
ＣＰＵ １０１がＶＲＡＭ１［］４にアクセスした時は
、ＶＲＡＭアクセス検出回路１０５はメモリー制御回路
１０７への信号１１１をローレベルにする。すなわち、
通常消電モードにする信号を出す。When the CPU 101 accesses VRAM1[]4, the VRAM access detection circuit 105 sets the signal 111 to the memory control circuit 107 to a low level. That is,
Issues a signal to enter normal power consumption mode.
メモリー制御回路１０７はＶＲＡＭアクセス検出回路１
０５のローレベル信号１１１を受は取ると、疑似信号制
御発生回路１０６と表示用コントローラー１０６へロー
レベルの消電切換え用信号１１２を送り表示用コン）ｏ
−ラー１０６を駆動する。それと同時に疑似信号制御発
生回路１０６はＬＣＤ用の疑似同期信号を停止し表示用
コントローラー１０６からのＬＣＤ信号１１９に切り換
え、表示用コントローラー１０６からの表示データをＬ
ＣＤ用データー１１９として出力する。Memory control circuit 107 is VRAM access detection circuit 1
When receiving the low level signal 111 of 05, it sends a low level power dissipation switching signal 112 to the pseudo signal control generation circuit 106 and the display controller 106.
- drive the roller 106; At the same time, the pseudo signal control generation circuit 106 stops the pseudo synchronization signal for the LCD, switches to the LCD signal 119 from the display controller 106, and sends the display data from the display controller 106 to L.
Output as CD data 119.
本発明によるパーソナルコンピュータの表示装置は低消
電モードでも表示部の表示を消してしまうという問題が
なく、ユーザーは思考を中断させることなく操作できる
。The display device for a personal computer according to the present invention does not have the problem of turning off the display even in the low power dissipation mode, and the user can operate the display device without interrupting his/her thoughts.
第１図は本発明に基づ〈実施例のブロック図、第２図は
従来の表示装置のブロック図であるっ１０１・・・・・
・ＣＰＵ、
１０３・・・・・・表示用コントローラ、１０４・・・
・・・ＶＲＡＭ。
１０５・・・・・・Ｖ ＲＡ Ｍアクセス検圧回路、１
０６・・・・・・疑似信号制御発生回路、１０７・・・
・・・メモリー制御回路、１０８・・・・・・表示デー
タ保持メモリ。
第１図
第２ｇ！Fig. 1 is a block diagram of an embodiment based on the present invention, and Fig. 2 is a block diagram of a conventional display device.
・CPU, 103...Display controller, 104...
...VRAM. 105...V RAM access voltage detection circuit, 1
06...Pseudo signal control generation circuit, 107...
. . . Memory control circuit, 108 . . . Display data holding memory. Figure 1 2g!
Claims (1)
示用コントローラを有するとともに、通常消電モードの
他に低消電モードでも動作可能なパーソナルコンピュー
タの表示装置において、表示データ制御手段、表示デー
タ保持メモリを備え、表示データ制御手段は通常消電モ
ードの時は前記表示用コントローラからの表示データを
前記液晶表示素子に表示し、低消電モードの時は前記表
示用コントローラからの表示データを表示データ保持メ
モリにメモリした後、前記表示用コントローラを停止し
、表示データ保持メモリの表示データを前記液晶表示素
子に表示することを特徴とするパーソナルコンピュータ
の表示装置。A display device for a personal computer that is installed in a personal computer and has a liquid crystal display element, a display controller, and can operate in a low power consumption mode as well as a normal power consumption mode, which includes a display data control means and a display data holding memory. , the display data control means displays the display data from the display controller on the liquid crystal display element when in the normal power consumption mode, and displays the display data from the display controller on the display data holding memory when in the low power consumption mode. 1. A display device for a personal computer, wherein the display controller is stopped after the display data is stored in the memory, and the display data in the display data holding memory is displayed on the liquid crystal display element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2172338A JP2904876B2 (en) | 1990-06-29 | 1990-06-29 | Display device of personal computer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2172338A JP2904876B2 (en) | 1990-06-29 | 1990-06-29 | Display device of personal computer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0460692A true JPH0460692A (en) | 1992-02-26 |
| JP2904876B2 JP2904876B2 (en) | 1999-06-14 |
Family
ID=15940054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2172338A Expired - Fee Related JP2904876B2 (en) | 1990-06-29 | 1990-06-29 | Display device of personal computer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2904876B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0740284A2 (en) | 1995-04-05 | 1996-10-30 | Citizen Watch Co., Ltd. | Liquid crystal display device |
| US7545368B2 (en) | 2004-02-03 | 2009-06-09 | Seiko Epson Corporation | Display controller, display system, and display control method |
| JP2012118891A (en) * | 2010-12-03 | 2012-06-21 | Lenovo Singapore Pte Ltd | Reduction method for power consumption of computer, and computer |
| US20200269416A1 (en) * | 2019-02-27 | 2020-08-27 | Berkshire Grey, Inc. | Systems and methods for hose routing in programmable motion systems |
-
1990
- 1990-06-29 JP JP2172338A patent/JP2904876B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0740284A2 (en) | 1995-04-05 | 1996-10-30 | Citizen Watch Co., Ltd. | Liquid crystal display device |
| US6023252A (en) * | 1995-04-05 | 2000-02-08 | Citizen Watch Co., Ltd. | Liquid crystal display device |
| US7545368B2 (en) | 2004-02-03 | 2009-06-09 | Seiko Epson Corporation | Display controller, display system, and display control method |
| JP2012118891A (en) * | 2010-12-03 | 2012-06-21 | Lenovo Singapore Pte Ltd | Reduction method for power consumption of computer, and computer |
| US20200269416A1 (en) * | 2019-02-27 | 2020-08-27 | Berkshire Grey, Inc. | Systems and methods for hose routing in programmable motion systems |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2904876B2 (en) | 1999-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9383813B2 (en) | Dynamic control of reduced voltage state of graphics controller component of memory controller | |
| US6029249A (en) | Apparatus for reducing computer system power consumption | |
| US5884088A (en) | System, apparatus and method for managing power in a computer system | |
| WO1993017380A1 (en) | Liquid crystal display device | |
| JPH04211819A (en) | Information processor | |
| JPH09306164A (en) | Memory refresh system | |
| US5515539A (en) | Apparatus and method for reducing power consumption by peripheral devices after downloading a program therefrom | |
| US5515080A (en) | TFT LCD control method for setting display controller in sleep state when no access to VRAM is made | |
| US5434589A (en) | TFT LCD display control system for displaying data upon detection of VRAM write access | |
| US6865684B2 (en) | Utilization-based power management of a clocked device | |
| US20050235100A1 (en) | Semiconductor integrated circuit device, microcomputer, and electronic equipment | |
| JPH0460692A (en) | Display device for personal computer | |
| US5731812A (en) | Liquid crystal display (LCD) protection circuit | |
| JP3239455B2 (en) | Image display device | |
| JP2549765B2 (en) | Microcomputer | |
| JP3487594B2 (en) | Liquid crystal display device | |
| WO1996037876A9 (en) | Liquid crystal display (lcd) protection circuit | |
| JP3047534B2 (en) | Low power consumption system | |
| JPH03296119A (en) | Reducing device for power consumption of personal computer | |
| JP3058070B2 (en) | Information processing device | |
| JP2595243Y2 (en) | Microcomputer | |
| JP3369163B2 (en) | Liquid crystal display device | |
| JPH04245295A (en) | Electronic apparatus | |
| KR950003386Y1 (en) | Sleep mode cancelling unit in data processor | |
| JP3487595B2 (en) | Information processing equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |