JP2595243Y2 - Microcomputer - Google Patents

Microcomputer

Info

Publication number
JP2595243Y2
JP2595243Y2 JP1992009112U JP911292U JP2595243Y2 JP 2595243 Y2 JP2595243 Y2 JP 2595243Y2 JP 1992009112 U JP1992009112 U JP 1992009112U JP 911292 U JP911292 U JP 911292U JP 2595243 Y2 JP2595243 Y2 JP 2595243Y2
Authority
JP
Japan
Prior art keywords
display
image
circuit
data
lcd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1992009112U
Other languages
Japanese (ja)
Other versions
JPH0564888U (en
Inventor
矢野  敬和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP1992009112U priority Critical patent/JP2595243Y2/en
Publication of JPH0564888U publication Critical patent/JPH0564888U/en
Application granted granted Critical
Publication of JP2595243Y2 publication Critical patent/JP2595243Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】[Detailed description of the invention]

【0001】[0001]

【産業上の利用分野】本考案は、マイクロコンピュータ
の表示システムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microcomputer display system.

【0002】[0002]

【従来の技術】ラップトップ型あるいはノートブック型
のマイクロコンピュータは、その携帯性のよさから広く
普及しつつある。 ところで、このようなマイクロコン
ピュータに共通している問題の1つは消費電力である。
すなわち、これらのマイクロコンピュータは携帯用電源
として電池を用いているが、通常動作だと2〜5時間程
度しか動作しないのが現状である。そのため表示の省電
を行うシステムが本考案者により既に発明されている。
図2はこのシステムの通常モード時のブロック図を示
す。表示コントローラ103はLCDデータ108とL
CD同期信号109は画像回路105を通してLCD回
路107に出力し、省電モードに切り替わる直前のLC
Dデータを表示コントローラ103から発生するデータ
転送用信号を基にしたLCD同期信号109に従って保
持メモリ106に記憶する。 図3はこのシステムの省
電モード時のブロック図を示す。表示コントローラ10
3を停止させ、画像回路105から発生した疑似LCD
同期信号201に従って、保持メモリ106中のデータ
はLCD保持データ202として画像回路105を介し
てLCD回路107に出力される。同時に、画像回路1
05から発生した疑似LCD同期信号201はLCD回
路に出力する。
2. Description of the Related Art Laptop type or notebook type microcomputers are becoming widespread due to their good portability. One of the problems common to such microcomputers is power consumption.
In other words, these microcomputers use a battery as a portable power supply, but currently only operate for about 2 to 5 hours under normal operation. For this reason, a system for saving power of display has already been invented by the present inventors.
FIG. 2 shows a block diagram of the system in a normal mode. The display controller 103 stores the LCD data 108 and L
The CD synchronizing signal 109 is output to the LCD circuit 107 through the image circuit 105, and the LC synchronization signal 109 is output immediately before switching to the power saving mode.
The D data is stored in the holding memory 106 in accordance with the LCD synchronization signal 109 based on the data transfer signal generated from the display controller 103. FIG. 3 is a block diagram of the system in a power saving mode. Display controller 10
3 is stopped and the pseudo LCD generated from the image circuit 105
In accordance with the synchronization signal 201, data in the holding memory 106 is output to the LCD circuit 107 via the image circuit 105 as LCD holding data 202. At the same time, the image circuit 1
The pseudo LCD synchronization signal 201 generated from 05 is output to the LCD circuit.

【0003】[0003]

【考案が解決しようとする課題】上の低消電表示システ
ムにおいて、LCD回路への信号系がLCDデータとL
CD同期信号109の組とLCD保持データと疑似同期
信号の組が切り換えで入力するため画像回路105は複
雑になる。
In the above low power consumption display system, the signal system to the LCD circuit is composed of LCD data and L signal.
The image circuit 105 is complicated because the set of the CD synchronization signal 109 and the set of the LCD holding data and the pseudo synchronization signal are input by switching.

【0004】本考案はこの問題を解決し、表示低電力シ
ステムをより作製しやすくすることを目的とする。
An object of the present invention is to solve this problem and to make a display low power system easier to manufacture.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するため
に、本考案は、中央演算装置、第1の画像表示記憶回
路、画像固定表示用の第2の画像表示記憶回路、表示画
像発生回路、表示制御回路および表示素子を備え、通常
消費電力表示モードと低消費電力表示モードを有するマ
イクロコンピュータにおいて、前記第2の画像記憶回路
に記憶された固定画像データを前記表示制御装置から新
たに発生させた同期信号に従って前記表示素子に表示
し、前記表示画像発生回路から出力される前記第1の画
像表示記憶回路にきおくされたデータに基ずく画像デー
タを前記第2の画像表示記憶回路に記憶する。
To achieve the above object, the present invention provides a central processing unit, a first image display storage circuit, a second image display storage circuit for fixed image display, and a display image generation circuit. A microcomputer having a display control circuit and a display element and having a normal power consumption display mode and a low power consumption display mode, wherein the display control device newly generates fixed image data stored in the second image storage circuit. The image data is displayed on the display element in accordance with the synchronized signal, and the image data based on the data stored in the first image display storage circuit output from the display image generation circuit is stored in the second image display storage circuit. Remember.

【0006】[0006]

【作用】上記表示低消電システムにおいては、LCD回
路107への信号系がLCDデータ108とLCD同期
信号109の組とLCD保持データ202と疑似同期信
号201の組が切り換えで入力するため画像回路105
は複雑になる。そこで、VRAM104の内容が変化し
た等の理由で表示コントローラ103が通常動作に戻っ
た時は、保持メモリ回路106にLCDデータ108を
記憶すると同時に保持メモリ106の内容はLCD回路
107に転送し続ける。すなわち、LCD回路107へ
の信号系は常にLCD保持データ202と疑似同期信号
201の組の1組だけとなる。
In the low power consumption display system described above, the signal system to the LCD circuit 107 is switched between a set of the LCD data 108 and the LCD synchronization signal 109 and a set of the LCD holding data 202 and the pseudo synchronization signal 201. 105
Becomes complicated. Therefore, when the display controller 103 returns to the normal operation due to a change in the contents of the VRAM 104 or the like, the LCD data 108 is stored in the holding memory circuit 106 and the contents of the holding memory 106 are continuously transferred to the LCD circuit 107. That is, the signal system to the LCD circuit 107 is always only one set of the set of the LCD holding data 202 and the pseudo synchronization signal 201.

【0007】[0007]

【実施例】図1に本考案に基ずく通常モード時のブロッ
ク図の実施例を示す。ここで、CPU102は例えばイ
ンテル社の80C88等の中央演算装置に相当する。V
RAM104は公知の通りマイクロコンピュータに使わ
れるダイナミックラム等を用いた記憶回路素子を用いた
ビデオメモリのことで第1の画像表示記憶回路に相当す
る。保持メモリ回路116はLCDデータを記憶できる
ダイナミックラム等を用いた読み書き非同期操作可能な
記憶回路素子を含む回路であり、画像固定表示用の第2
の画像表示回路に相当する。表示コントローラ103は
通常のVGAコントローラ等と呼ばれているマイクロコ
ンピュータ用回路であり表示画像発生回路に相当する。
画像回路105は表示制御回路に相当する。LCD回路
107は表示素子に相当する。以下、本実施例のシステ
ムについて説明する。
FIG. 1 is a block diagram showing an embodiment of a normal mode according to the present invention. Here, the CPU 102 corresponds to a central processing unit such as 80C88 of Intel Corporation. V
The RAM 104 is a video memory using a storage circuit element using a dynamic ram or the like used in a microcomputer as is well known, and corresponds to a first image display storage circuit. The holding memory circuit 116 is a circuit including a memory circuit element capable of reading and writing asynchronously using a dynamic ram or the like capable of storing LCD data, and a second circuit for fixed image display.
Of the image display circuit. The display controller 103 is a microcomputer circuit called an ordinary VGA controller or the like, and corresponds to a display image generating circuit.
The image circuit 105 corresponds to a display control circuit. The LCD circuit 107 corresponds to a display element. Hereinafter, the system of the present embodiment will be described.

【0008】表示コントローラ103はVRAM104
の内容をスキャンして所定の演算を行い、その結果とし
ての画像データをLCD用に変換してLCDデータ10
8を出力すると同時にLCD駆動のためのLCD同期信
号109を出力する。画像回路105はLCD保持デー
タ202とLCD同期信号201をLCD回路107に
出力し、LCD保持データ202を疑似同期信号201
に応じてLCDに表示する。その間にLCDデータ10
9をLCD同期信号109に応じて保持メモリ回路10
6に転送して記憶する。低消費電力表示モード時は従来
と全く同様である。
The display controller 103 has a VRAM 104
Is scanned, and a predetermined operation is performed. The resulting image data is converted for LCD and converted to LCD data 10.
8 and at the same time, outputs an LCD synchronization signal 109 for driving the LCD. The image circuit 105 outputs the LCD holding data 202 and the LCD synchronization signal 201 to the LCD circuit 107, and outputs the LCD holding data 202 to the pseudo synchronization signal 201.
Is displayed on the LCD according to. In the meantime, LCD data 10
9 is stored in the holding memory circuit 10 according to the LCD synchronization signal 109.
6 and stored. At the time of the low power consumption display mode, it is completely the same as the conventional one.

【0009】[0009]

【考案の効果】本考案の構成によるマイクロコンピュー
タにより、従来の表示の低電力システムをさらに簡素化
させることができる。
According to the microcomputer having the structure of the present invention, the conventional low-power display system can be further simplified.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本考案に基ずく実施例の通常モード時のブロッ
ク図。
FIG. 1 is a block diagram in a normal mode of an embodiment based on the present invention.

【図2】従来のマイクロコンピュータ表示部の通常モー
ド時のブロック図。
FIG. 2 is a block diagram of a conventional microcomputer display unit in a normal mode.

【図3】従来のマイクロコンピュータ表示部の省電モー
ド時のブロック図。
FIG. 3 is a block diagram of a conventional microcomputer display unit in a power saving mode.

【符号の説明】[Explanation of symbols]

102 CPU 103 表示コントローラ 104 VRAM 105 画像回路 106 保持メモリ回路 107 LCD回路 102 CPU 103 Display controller 104 VRAM 105 Image circuit 106 Retention memory circuit 107 LCD circuit

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI G09G 3/36 G06F 1/00 332Z ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code FI G09G 3/36 G06F 1/00 332Z

Claims (1)

(57)【実用新案登録請求の範囲】(57) [Scope of request for utility model registration] 【請求項1】 中央演算装置、第1の画像表示記憶回
、第2の画像表示記憶回路、表示素子、中央演算装置
に制御され第1の画像表示記憶回路内のデータを演算処
理し画像データを出力する表示画像発生回路、第2の画
像表示記憶回路との間で画像データの入出力をし、表示
素子に画像データを出力する表示制御回路を備え、通常
消費電力表示モードと低消費電力表示モードを有するマ
イクロコンピュータにおいて、通常消費電力表示モード
では、表示制御回路は表示制御回路から発生される同期
信号に基づいて、第2の画像表示記憶回路の画像データ
を表示素子に転送するともに、表示画像発生回路からの
画像データを第2の画像表示記憶回路に転送し、低消費
電力表示モードでは表示画像発生回路を停止するととも
に画像データの出力を停止し、表示制御回路は前記同期
信号に基づいて、第2の画像表示記憶回路の画像データ
を表示素子に転送することを特徴とするマイクロコンピ
ュータ。
1. A central processing unit, a first image display storage circuit , a second image display storage circuit, a display element, and a central processing unit.
Data in the first image display storage circuit.
The display image generation circuit for outputting a physical image data, second image
Input and output image data with the image display storage circuit and display
A display control circuits to output image data to the device, in a microcomputer having a normal power consumption display mode and the low power consumption display mode, the normal power consumption display mode
In the display control circuit, the synchronization generated by the display control circuit
Image data of the second image display storage circuit based on the signal;
Is transferred to the display element and the display image generation circuit
Transfers image data to the second image display storage circuit for low power consumption
In the power display mode, the display image generation circuit is stopped and
The output of the image data is stopped at the
Image data of the second image display storage circuit based on the signal;
Which transfers the data to a display element .
JP1992009112U 1992-01-31 1992-01-31 Microcomputer Expired - Lifetime JP2595243Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1992009112U JP2595243Y2 (en) 1992-01-31 1992-01-31 Microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1992009112U JP2595243Y2 (en) 1992-01-31 1992-01-31 Microcomputer

Publications (2)

Publication Number Publication Date
JPH0564888U JPH0564888U (en) 1993-08-27
JP2595243Y2 true JP2595243Y2 (en) 1999-05-24

Family

ID=11711555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1992009112U Expired - Lifetime JP2595243Y2 (en) 1992-01-31 1992-01-31 Microcomputer

Country Status (1)

Country Link
JP (1) JP2595243Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5206536B2 (en) * 2009-03-26 2013-06-12 沖電気工業株式会社 Display control apparatus, display control method, and display control system

Also Published As

Publication number Publication date
JPH0564888U (en) 1993-08-27

Similar Documents

Publication Publication Date Title
US5515539A (en) Apparatus and method for reducing power consumption by peripheral devices after downloading a program therefrom
US4313180A (en) Refresh system for a dynamic memory
US5434589A (en) TFT LCD display control system for displaying data upon detection of VRAM write access
JP2595243Y2 (en) Microcomputer
JP2549765B2 (en) Microcomputer
JPH09297562A (en) Lcd display device
EP2416230B1 (en) Computer system with power saving function
JP3239455B2 (en) Image display device
JP2547332Y2 (en) Microcomputer
JP2904876B2 (en) Display device of personal computer
JPS6259396B2 (en)
JP2582417Y2 (en) Microcomputer
JPH0844622A (en) Information processor
JP2821417B2 (en) Power saving display device and personal computer using the same
JP2941409B2 (en) Display device of personal computer
JPH0527705A (en) Display device
JP2845038B2 (en) Timing control device
JPH04195091A (en) Display controller
JP2795926B2 (en) Personal computer
JPH11288253A (en) Liquid crystal display device and its using method
JP3448173B2 (en) Image processing device
KR920000510Y1 (en) Dram refresch circuit
JPH03263112A (en) Data saving system at the time of disconnection of power source in information processor
JPH03174584A (en) Display control system
KR20020084629A (en) Controlling Apparatus of Personal Digital Assistant and Method Thereof

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term