JPH0460334B2 - - Google Patents
Info
- Publication number
- JPH0460334B2 JPH0460334B2 JP57233758A JP23375882A JPH0460334B2 JP H0460334 B2 JPH0460334 B2 JP H0460334B2 JP 57233758 A JP57233758 A JP 57233758A JP 23375882 A JP23375882 A JP 23375882A JP H0460334 B2 JPH0460334 B2 JP H0460334B2
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- silicon
- layer
- annealing
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 50
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 42
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 37
- 229910052782 aluminium Inorganic materials 0.000 claims description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 32
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 23
- 235000012239 silicon dioxide Nutrition 0.000 claims description 21
- 239000000377 silicon dioxide Substances 0.000 claims description 21
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 238000009835 boiling Methods 0.000 claims description 11
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 9
- 229910017604 nitric acid Inorganic materials 0.000 claims description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 description 28
- 238000000137 annealing Methods 0.000 description 26
- 229910004298 SiO 2 Inorganic materials 0.000 description 15
- 239000012535 impurity Substances 0.000 description 9
- 239000010409 thin film Substances 0.000 description 9
- 239000010408 film Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は半導体装置の製造方法に関する。詳し
くは、単結晶あるいは多結晶シリコン（Si）、特
にｎ型の不純物を含むシリコン（Si）上に、アル
ミニウム（Al）またはシリコン（Si）をわずか
に含むアルミニウム（Al）等のアルミニウム
（Al）ベースの半導体を低抵抗をもつて、しか
も、安定にオーミツクコンタクトさせる方法の改
良に関する。DETAILED DESCRIPTION OF THE INVENTION (1) Technical Field of the Invention The present invention relates to a method for manufacturing a semiconductor device. Specifically, aluminum (Al) such as aluminum (Al) or aluminum (Al) containing a small amount of silicon (Si) on single crystal or polycrystalline silicon (Si), especially silicon (Si) containing n-type impurities. This invention relates to an improvement in the method of making stable ohmic contact with a base semiconductor having low resistance.
(2) 技術の背景
半導体装置における電極・配線には、アルミニ
ウム（Al）、または、シリコンまたは銅を含有す
るアルミニウム（Al）ベースの半導体が使用さ
れることが一般である。これらのアルミニウム
（Al）またはアルミニウム（Al）ベースの半導体
は比抵抗が小さく、真空蒸着法、スパツタ法等を
使用してなす堆積工程が容易に実行しうる等の利
点を有するからである。半導体装置においては、
シリコン（Si）等の半導体と上記のアルミニウム
（Al）またはアルミニウム（Al）ベースの半導体
よりなる電極とのコンタクト抵抗を小さくするこ
とが是非とも必要である。そこで、かかるオーミ
ツクコンタクトの形成される領域には通常、高不
純物濃度領域が形成される。そして、半導体の高
不純物濃度領域上にこれと接触して導電体層を形
成したのち適当な温度においてアニールをなすこ
とにより低接触抵抗のオーミツクコンタクトを形
成することが一般である。(2) Background of the Technology Aluminum (Al) or an aluminum (Al)-based semiconductor containing silicon or copper is generally used for electrodes and wiring in semiconductor devices. This is because these aluminum (Al) or aluminum (Al)-based semiconductors have a low resistivity and have the advantage that a deposition process using a vacuum evaporation method, a sputtering method, etc. can be easily carried out. In semiconductor devices,
It is absolutely necessary to reduce the contact resistance between a semiconductor such as silicon (Si) and an electrode made of the above-mentioned aluminum (Al) or aluminum (Al)-based semiconductor. Therefore, a high impurity concentration region is usually formed in the region where such an ohmic contact is formed. Generally, an ohmic contact with low contact resistance is formed by forming a conductive layer on and in contact with a high impurity concentration region of a semiconductor and then annealing the layer at an appropriate temperature.
(3) 従来技術と問題点
ところが、ｎ型不純物を高濃度に含有するシリ
コン（Si）領域にアルミニウム（Al）ベースの
導電体、すなわち、アルミニウム（Al）又はシ
リコン（Si）をわずかに含むアルミニウム（Al）
を堆積し、アニールをなすと、必ずしも上記せる
ような抵抗が小さく安定したオーミツクコンタク
トが実現しないという現象が認められている。例
えば、シリコン（Si）とアルミニウム（Al）ベ
ースの導電体とが接触する領域、つまり、コンタ
クトホールが直径1.4〔μin〕程度の比較的小さい
円形である場合、導電体層形成後に450〔℃〕をも
つて30分程度アニールをなすと抵抗は一旦低下す
るが、その後500〔℃〕程度の温度をもつてアニー
ルをなすと、第１図に示すように、アニール時間
の増加に伴つて、その抵抗値は急激に増加し、
120分程度経過すると抵抗値が無限大となる場合
がある。この500〔℃〕をもつてなすアニール工程
は半導体装置の製造工程において通常避け難い工
程である。換言すれば、半導体装置の製造工程に
あつてはオーミツクコンタクトの形成を目的とし
てなされる熱処理工程、すなわち、アニール工程
完了後にも、種々の高温工程が続けて行なわれる
ことが一般である。第１図より明らかなように、
これらの高温工程において熱処理が進行して抵抗
値が増加し、はなはだしい場合には無限大となつ
て、使用不可能となる。この現象は半導体装置の
製造方法において許容し難い重大な欠点である。(3) Prior art and problems However, if an aluminum (Al)-based conductor is used in a silicon (Si) region containing a high concentration of n-type impurities, that is, aluminum containing a small amount of aluminum (Al) or silicon (Si), (Al)
It has been observed that when a material is deposited and annealed, a stable ohmic contact with low resistance as described above cannot necessarily be achieved. For example, if the area where silicon (Si) and aluminum (Al)-based conductors come into contact, that is, the contact hole, is a relatively small circle with a diameter of about 1.4 [μin], the temperature will be reduced to 450 [℃] after the conductor layer is formed. When annealing is carried out for about 30 minutes at a temperature of The resistance value increases rapidly,
After about 120 minutes, the resistance value may become infinite. This annealing step at 500 [° C.] is normally an unavoidable step in the manufacturing process of semiconductor devices. In other words, in the manufacturing process of semiconductor devices, various high-temperature processes are generally performed successively even after the heat treatment process, that is, the annealing process, is completed for the purpose of forming ohmic contacts. As is clear from Figure 1,
As the heat treatment progresses in these high-temperature steps, the resistance value increases, and in extreme cases it reaches infinity and becomes unusable. This phenomenon is a serious drawback that cannot be tolerated in the manufacturing method of semiconductor devices.
(4) 発明の目的
本発明の目的は、この欠点を解消することにあ
り、シリコン（Si）上、特に、ｎ型不純物を含む
シリコン（Si）上に、アルミニウム（Al）ベー
スの導電体層を形成するに際し、低抵抗で、か
つ、安定なオーミツクコンタクトを形成する工程
を含む半導体装置の製造方法を提供することにあ
る。(4) Purpose of the Invention The purpose of the present invention is to eliminate this drawback by forming an aluminum (Al)-based conductive layer on silicon (Si), particularly on silicon (Si) containing n-type impurities. An object of the present invention is to provide a method for manufacturing a semiconductor device, which includes a step of forming a low-resistance and stable ohmic contact when forming a semiconductor device.
(5) 発明の構成
上記の目的は、ｎ型シリコン層３上に、アルミ
ニウム層５をオーミツク形成する工程を有する半
導体装置の製造方法において、前記のアルミニウ
ム層５を形成する工程に先立ち、温水ボイル止め
法または硝酸ボイル止め法を使用して、二酸化シ
リコン層４を厚さ数10〓に極めて薄く形成してお
き、前記のアルミニウム層５を形成した後に熱処
理をなして、前記のアルミニウム層５と前記の二
酸化シリコン層４とを反応させ、前記の二酸化シ
リコン層４を消滅させる工程を有する半導体装置
の製造方法によつて達成される。(5) Structure of the Invention The above object is to provide a method for manufacturing a semiconductor device which includes a step of ohmicly forming an aluminum layer 5 on an n-type silicon layer 3. The silicon dioxide layer 4 is formed extremely thinly to a thickness of several 10 mm using the stopping method or the nitric acid boiling method, and after the aluminum layer 5 is formed, heat treatment is performed to form the aluminum layer 5. This is achieved by a method for manufacturing a semiconductor device that includes a step of causing the silicon dioxide layer 4 to react with the silicon dioxide layer 4 to eliminate the silicon dioxide layer 4.
従来技術において、上記のような欠点が生ずる
原因は、電極・配線の材料であるアルミニウム
（Al）がｐ型不純物となりうる物質であるため、
ｎ型不純物を含むシリコン（Si）領域上にアルミ
ニウム（Al）を堆積したのちに、オーミツクコ
ンタクトを形成する目的をもつて実施する低温に
おいてなされるアニール工程およびその後他の工
程に付随的になされる500〔℃〕程度のアニール工
程において、アルミニウム（Al）とシリコン
（Si）とが反応して、その領域にｐ型シリコン
（ｐ−Si）層が形成され、アルミニウム（Al）と
シリコン（Si）との界面にpn接合が発生するこ
とにあると考えられる。 In the conventional technology, the reason for the above-mentioned drawbacks is that aluminum (Al), which is a material for electrodes and wiring, is a substance that can become a p-type impurity.
After aluminum (Al) is deposited on a silicon (Si) region containing n-type impurities, an annealing process is performed at a low temperature for the purpose of forming an ohmic contact, and is subsequently performed incidentally to other processes. In the annealing process at about 500 [℃], aluminum (Al) and silicon (Si) react to form a p-type silicon (p-Si) layer in that region, and aluminum (Al) and silicon (Si) react with each other. ) is thought to be due to the formation of a p-n junction at the interface.
かかるアルミニウム（Al）とシリコン（Si）
との反応を制御するためには、上記のアニール期
間中にアルミニウム（Al）とシリコン（Si）と
が接触することを抑止すればよい。 Such aluminum (Al) and silicon (Si)
In order to control the reaction between aluminum (Al) and silicon (Si), it is sufficient to prevent aluminum (Al) from coming into contact with silicon (Si) during the above-mentioned annealing period.
そのためには、何らかのバリヤをアルミニウム
（Al）層とシリコン（Si）層との間に介在させれ
ばよいが、このバリヤはアニール工程終了後には
不要なものであるから、望ましくは、アニール期
間中のみ存在してバリヤ機能を発揮し、アニール
工程の終了とともにそのバリヤ機能を消失するも
のであることが望ましい。 For this purpose, some kind of barrier may be interposed between the aluminum (Al) layer and the silicon (Si) layer, but since this barrier is unnecessary after the annealing process, it is preferable to use a barrier during the annealing period. It is desirable that the barrier function be present only when the annealing step is completed, and the barrier function disappear upon completion of the annealing process.
本発明は、この着想を具体化して実現したもの
であり、アルミニウム（Al）の堆積工程に先立
ち、温水ボイル止め法または硝酸ボイル止め法を
使用して、高濃度ｎ型シリコン（n+Si）領域上に
極めて薄い二酸化シリコン（SiO2）よりなる絶
縁膜を形成しておき、そかるのち、アルミニウム
（Al）を堆積し、オーミツクコンタクトを形成す
る目的をもつてなす低温アニール工程において、
二酸化シリコン（SiO2）を還元してシリコン
（Si）と抵抗が小さく実害のない性質のアルミニ
ウム酸化物（Al2O3）とに転換することとなした
ものである。これは二酸化シリコン（SiO2）が
アルミニウム（Al）と反応しやすいことを利用
したものであり、この反応は、次式
4Al＋3SiO2→2Al2O3＋3Si ……(1)
の如く進行する。 The present invention embodies and realizes this idea, and uses a hot water boiling method or a nitric acid boiling method to form a highly concentrated n-type silicon (n + Si) prior to the aluminum (Al) deposition process. An extremely thin insulating film made of silicon dioxide (SiO 2 ) is formed on the region, and then aluminum (Al) is deposited in a low-temperature annealing process for the purpose of forming an ohmic contact.
The idea was to reduce silicon dioxide (SiO 2 ) and convert it into silicon (Si) and aluminum oxide (Al 2 O 3 ), which has low resistance and is harmless. This takes advantage of the fact that silicon dioxide (SiO 2 ) easily reacts with aluminum (Al), and this reaction proceeds as shown in the following formula: 4Al+3SiO 2 →2Al 2 O 3 +3Si (1).
すなわち、二酸化シリコン（SiO2）よりなる
薄膜はアニール工程中は、アルミニウム（Al）
とシリコン（Si）との接触を抑止する機能を発揮
し、アニール工程終了までにはすべて還元されて
消滅することにより、その絶縁機能を消失するも
のであり、結果として、アルミニウム（Al）と
n+型シリコン（n+Si）との間には安定なオーミ
ツクコンタクトが形成されることとなる。 In other words, a thin film made of silicon dioxide (SiO 2 ) is exposed to aluminum (Al) during the annealing process.
By the end of the annealing process, the insulating function is lost by reducing and disappearing, and as a result, the insulating function is suppressed from contact with aluminum (Al).
A stable ohmic contact is formed with n + type silicon (n + Si).
更に、上記(1)式に示される反応により、酸化ア
ルミニウム（Al2O3）が生成するが、これは、ス
パツタ法、CVD法等によつて形成されたものと
異なり、完全な絶縁膜とはならないため、電気的
な不利益はほとんど生じない。 Furthermore, aluminum oxide (Al 2 O 3 ) is generated by the reaction shown in equation (1) above, but unlike those formed by sputtering, CVD, etc., this is not a complete insulating film. Therefore, there is almost no electrical disadvantage.
また、上記の二酸化シリコン（SiO2）よりな
る薄膜は、この形成予定領域のみが露出している
シリコン（Si）基板全体を温水中、又は硝酸中で
ボイルする（以下、それぞれ、温水ボイル止め
法、硝酸（HNO3）ボイル止め法という。）こと
により形成することが現実的であり、この方法に
よれば膜厚を、低温アニール工程によつて完全に
消滅する過不足ない厚さ、すなわち、数10〔Å〕
となすことが可能である。 In addition, the thin film made of silicon dioxide (SiO 2 ) described above is produced by boiling the entire silicon (Si) substrate, with only the intended formation region exposed, in hot water or nitric acid (hereinafter referred to as the hot water boil stop method, respectively). It is practical to form the film by using a nitric acid (HNO 3 ) boil stop method. According to this method, the film thickness can be reduced to just the right thickness that can be completely eliminated by a low-temperature annealing process, that is, Number 10 [Å]
It is possible to do this.
(6) 発明の実施例
以下図面を参照しつつ、本発明の要旨である電
極・配線形成工程について説明し、本発明の構成
と特有の効果とを明らかにする。(6) Embodiments of the Invention The electrode/wiring forming process, which is the gist of the present invention, will be explained below with reference to the drawings, and the structure and unique effects of the present invention will be clarified.
第２図参照
ｎ型シリコン（ｎ−Si）基板１上に公知の手法
をもつて、電極コンタクト領域に直径が1.4〔μin〕
の円形の開口２′を有する二酸化シリコン
（SiO2）フイールド酸化膜２を形成する。しかる
のち、熱拡散法、イオン注入後にアニールする方
法等を使用してｎ型不純物を拡散し、図のような
ｎ型高濃度領域３を形成する。Refer to Figure 2. An electrode contact area with a diameter of 1.4 [μin] was formed on an n-type silicon (n-Si) substrate 1 using a known method.
A silicon dioxide (SiO 2 ) field oxide film 2 having a circular opening 2' is formed. Thereafter, the n-type impurity is diffused using a thermal diffusion method, a method of annealing after ion implantation, etc., to form an n-type high concentration region 3 as shown in the figure.
第３図参照
続いて、基板１のｎ型高濃度領域３上に二酸化
シリコン（SiO2）よりなる薄膜４を形成する。
この工程は、基板１全体を60〜80〔℃〕程度の温
水または硝酸（HNO3）中で数分乃至数十分ボイ
ルすることにより実行可能であり、形成された二
酸化シリコン（SiO2）薄膜４の厚さは数10〔Å〕
程度となる。Refer to FIG. 3. Subsequently, a thin film 4 made of silicon dioxide (SiO 2 ) is formed on the n-type high concentration region 3 of the substrate 1.
This process can be carried out by boiling the entire substrate 1 in hot water or nitric acid (HNO 3 ) at about 60 to 80 [°C] for several minutes to several tens of minutes, and the formed silicon dioxide (SiO 2 ) thin film The thickness of 4 is several tens [Å]
It will be about.
第４図参照
次に、電極・配線形成工程及びそれに続くオー
ミツクコンタクト形成工程を実行する。まず、蒸
着、スパツタ法等を使用することにより、基板１
の全面にアルミニウム（Al）層を形成し、これ
を通常の手法をもつてパターニングして、高濃度
ｎ型シリコン（n+Si）領域３とコンタクトする電
極・配線５を形成したのち、500〔℃〕程度の温度
をもつてアニールを実行する。この工程におい
て、二酸化シリコン（SiO2）薄膜４が存在する
ために、アルミニウム（Al）とシリコン（Si）
とが接触して反応することが抑止され、この界面
にpn接合が発生することなく、安定なオーミツ
クコンタクトが実現できる。Refer to FIG. 4 Next, an electrode/wiring forming process and a subsequent ohmic contact forming process are performed. First, by using vapor deposition, sputtering method, etc., the substrate 1 is
500 [ Annealing is performed at a temperature of about 10°C]. In this process, due to the presence of silicon dioxide (SiO 2 ) thin film 4, aluminum (Al) and silicon (Si)
This prevents contact and reaction between the two, and a stable ohmic contact can be achieved without the formation of a pn junction at this interface.
なお、この500〔℃〕程度の温度をもつてなすア
ニール工程を積極的になすことが必須でないこと
はいうまでもない。この工程終了後にもこの程度
の温度をもつてなす高温工程が現実の半導体装置
の製造方法において不可避であり、積極的にこの
アニール工程をなさなくても、その後の高温工程
においてアニールは実現するからである。むし
ろ、重要なことは、以下の効果確認試験の結果の
説明において述べるように、以後この程度の高温
工程を継続しても、接触抵抗が一定値を超えて増
加せず安定に保持されることである。すなわち、
本発明の要旨に係る二酸化シリコン（SiO2）の
薄膜４が存在しないと高温工程の継続に伴い第１
図に示すように接触抵抗が無限大に達するに反
し、本発明の要旨に係る二酸化シリコン（SiO2）
の薄膜４が存在すると、高温工程の継続にもかか
わらず、以下に示す第５図、第６図より明らかな
ように接触抵抗が比較的低い状態で安定してお
り、通常の半導体装置の製造方法において想定さ
れる高温工程の継続をもつてしては、接触抵抗が
許容値の範囲に保持されることである。 Note that it goes without saying that it is not essential to actively perform this annealing step at a temperature of about 500 [° C.]. A high-temperature process at this level of temperature even after this process is completed is unavoidable in actual semiconductor device manufacturing methods, and even if this annealing process is not actively performed, annealing will be achieved in the subsequent high-temperature process. It is. Rather, what is important is that the contact resistance does not increase beyond a certain value and remains stable even if the high-temperature process of this level is continued thereafter, as described in the explanation of the results of the effectiveness confirmation test below. It is. That is,
If the thin film 4 of silicon dioxide (SiO 2 ) according to the gist of the present invention does not exist, the first
Although the contact resistance reaches infinity as shown in the figure, silicon dioxide (SiO 2 ) according to the gist of the present invention
When the thin film 4 of With the continuation of the high temperature process envisaged in the method, the contact resistance is to be maintained within acceptable values.
第５図、第６図参照
本発明の効果を確認するために以下の測定を実
行した、すなわち、上記の２種の実施例に係る半
導体装置の製造方法を実施して直径1.4〔μin〕の
円形のコンタクトホールを介してｎ型シリコン
（ｎ−Si）上に形成された二酸化シリコン
（SiO2）の薄層上にアルミニウム（Al）層を形成
した後、第１図の説明において述べたところと同
様450〔℃〕をもつて30分程度アニールしたのち、
500〔℃〕をもつて継続的に約３時間アニールを実
行しながら、30分毎に接触抵抗を測定した。第５
図は温水ボイル止め法を使用した場合の測定結果
を示し、第６図は硝酸ボイル止め法を使用した場
合の測定結果を示す。なお、実線は温水ボイル止
め工程、硝酸ボイル止め工程のそれぞれを80〔℃〕
をもつてなした場合であり、破線はこれらの工程
を60〔℃〕をもつてなした場合である。また、温
水ボイル止め工程、硝酸ボイル止め工程完了直後
のすなわち二酸化シリコン（SiO2）薄膜形成直
後の接触抵抗は、それぞれ、15〔kΩ〕、18〔kΩ〕
であつた。そして、450〔℃〕をもつて30分程度な
すアニール後には、接触抵抗はそれぞれ２〜６
〔kΩ〕程度まで減少し、更に500〔℃〕をもつてな
すアニールの続行とともに、前者にあつては更に
低下した後漸増する傾向が認められたが、４
〔kΩ〕を超えることはなかつた、又、一方、後者
にあつては極めて安定性が良好であり３〔kΩ〕程
度を保持することが認められた。Refer to FIGS. 5 and 6 In order to confirm the effects of the present invention, the following measurements were carried out. That is, by carrying out the method of manufacturing a semiconductor device according to the above two embodiments, After forming an aluminum (Al) layer on a thin layer of silicon dioxide (SiO 2 ) formed on n-type silicon (n-Si) through a circular contact hole, as described in the description of FIG. After annealing at 450 [℃] for about 30 minutes,
Contact resistance was measured every 30 minutes while annealing was carried out continuously at 500 [° C.] for about 3 hours. Fifth
The figure shows the measurement results using the hot water boil stop method, and FIG. 6 shows the measurement results when the nitric acid boil stop method was used. In addition, the solid line indicates the hot water boiling process and the nitric acid boiling process at 80°C.
The broken line shows the case when these steps were carried out at 60 [℃]. In addition, the contact resistances immediately after the completion of the hot water boiling process and the nitric acid boiling process, that is, immediately after forming the silicon dioxide (SiO 2 ) thin film, were 15 [kΩ] and 18 [kΩ], respectively.
It was hot. After annealing at 450 [℃] for about 30 minutes, the contact resistance was 2 to 6, respectively.
[kΩ], and as the annealing at 500 [℃] continued, a tendency was observed for the former to further decrease and then gradually increase;
On the other hand, in the case of the latter, it was found that the stability was extremely good and maintained around 3 [kΩ].
以上説明せるとおり、上記いずれの実施例にお
いても、通常の半導体装置の製造方法において、
電極形成後に予想される程度の高温工程をもつて
しては、本実施例の要旨に係る電極コンタクトの
接触抵抗を極めて安定に、かつ、低く保持するこ
とのできることが確認された。 As explained above, in any of the above embodiments, in a normal semiconductor device manufacturing method,
It has been confirmed that the contact resistance of the electrode contact according to the gist of this example can be kept extremely stable and low by performing a high temperature process as expected after forming the electrode.
(7) 発明の効果
以上説明せるとおり、本発明によれば、シリコ
ン（Si）上、特に、ｎ型不純物を含むシリコン
（Si）上に、アルミニウム（Al）ベースの導電体
層を形成するに際し、低抵抗で、かつ、安定なオ
ーミツクコンタクトを形成する工程を含む半導体
装置の製造方法を提供することができる。(7) Effects of the Invention As explained above, according to the present invention, when forming an aluminum (Al)-based conductor layer on silicon (Si), particularly on silicon (Si) containing n-type impurities, Accordingly, it is possible to provide a method for manufacturing a semiconductor device including a step of forming a stable ohmic contact with low resistance.
第１図は従来技術における電極コンタクト部の
接触抵抗の、アニールに伴う変化を示すグラフで
ある。第２図乃至第４図は、本発明の実施例に係
る半導体装置の製造方法の要旨である電極・配線
形成工程の主要工程完了後の基板断面図であり、
第５図及び第６図は本発明の効果を確認する目的
をもつてなした、本発明の実施例に係る電極コン
タクト部の接触抵抗の、アニールに伴う変化を示
すグラフである。
１……基板（ｎ−Si）、２……フイールド酸化
膜（SiO2）、２′……フイールド酸化膜２に設け
られたコンタクト用開口、３……ｎ型高濃度領
域、４……本発明の要旨である二酸化シリコン
（SiO2）薄膜、５……電極・配線（Al）。
FIG. 1 is a graph showing a change in contact resistance of an electrode contact portion in the prior art due to annealing. 2 to 4 are cross-sectional views of the substrate after completion of the main steps of the electrode/wiring forming step, which is the gist of the semiconductor device manufacturing method according to the embodiment of the present invention,
FIGS. 5 and 6 are graphs showing changes in contact resistance of an electrode contact portion according to an embodiment of the present invention due to annealing, for the purpose of confirming the effects of the present invention. DESCRIPTION OF SYMBOLS 1... Substrate (n-Si), 2... Field oxide film (SiO 2 ), 2'... Contact opening provided in field oxide film 2, 3... n-type high concentration region, 4... book Silicon dioxide (SiO 2 ) thin film, which is the gist of the invention, 5... electrode/wiring (Al).
Claims (1)
オーミツク形成する工程を有する半導体装置の製
造方法において、 前記アルミニウム層５を形成する工程に先立
ち、温水ボイル止め法または硝酸ボイル止め法を
使用して、二酸化シリコン層４を極めて薄く形成
しておき、前記アルミニウム層５を形成した後
に、熱処理をなして、前記アルミニウム層５と前
記二酸化シリコン層４とを反応させ、前記二酸化
シリコン層４を消滅させる工程を有する ことを特徴とする半導体装置の製造方法。[Claims] 1. A method for manufacturing a semiconductor device including a step of ohmicly forming an aluminum layer 5 on an n-type silicon layer 3, prior to the step of forming the aluminum layer 5, a hot water boiling method or a nitric acid boiling method is used. The silicon dioxide layer 4 is formed very thinly by using a stopping method, and after the aluminum layer 5 is formed, a heat treatment is performed to cause the aluminum layer 5 and the silicon dioxide layer 4 to react, and the silicon dioxide layer 4 is made very thin. A method for manufacturing a semiconductor device, comprising the step of eliminating a silicon layer 4.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23375882A JPS59124716A (en) | 1982-12-29 | 1982-12-29 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23375882A JPS59124716A (en) | 1982-12-29 | 1982-12-29 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59124716A JPS59124716A (en) | 1984-07-18 |
| JPH0460334B2 true JPH0460334B2 (en) | 1992-09-25 |
Family
ID=16960111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23375882A Granted JPS59124716A (en) | 1982-12-29 | 1982-12-29 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59124716A (en) |
-
1982
- 1982-12-29 JP JP23375882A patent/JPS59124716A/en active Granted
Non-Patent Citations (1)
| Title |
|---|
| DENKI KAGAKU=1980 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59124716A (en) | 1984-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4125426A (en) | Method of manufacturing semiconductor device | |
| JPH06302542A (en) | Low-resistance contact structure for semiconductor device and forming method therefor | |
| EP0051500B1 (en) | Semiconductor devices | |
| JPS60201666A (en) | Semiconductor device | |
| US5598025A (en) | Semiconductor device comprises an impurity layer having boron ions in the form of clusters of icosahedron structure | |
| JP2799304B2 (en) | Method of forming contact conductive layer of semiconductor device and method of forming junction and contact conductive layer of semiconductor device | |
| JPS62113421A (en) | Manufacture of semiconductor device | |
| JPH0263291B2 (en) | ||
| US4198262A (en) | Solar cell manufacture | |
| JPH0460334B2 (en) | ||
| KR100265993B1 (en) | Method of forming metal line of semicondcutor device | |
| JPS6079721A (en) | Method of forming semiconductor structure | |
| GB1384153A (en) | Fabrication of semiconductor devices incorporating polycrystalline silicon | |
| US3583857A (en) | Method of producing a germanium transistor | |
| JPS6220711B2 (en) | ||
| JPS5935475A (en) | Manufacture of semiconductor device | |
| JPH0564469B2 (en) | ||
| KR850001097B1 (en) | Semiconductor manufacturing method | |
| JPH0682628B2 (en) | Method for manufacturing semiconductor device | |
| KR100195326B1 (en) | Structure of metal wiring & forming method thereof | |
| JPS6218021A (en) | Manufacture of semiconductor device | |
| JPH0232537A (en) | Manufacture of semiconductor device | |
| JPS6152972B2 (en) | ||
| JPS63306658A (en) | Semiconductor device and manufacture thereof | |
| JPS6184831A (en) | Manufacture of semiconductor device |