JPH0458732B2 - - Google Patents

Info

Publication number
JPH0458732B2
JPH0458732B2 JP59023333A JP2333384A JPH0458732B2 JP H0458732 B2 JPH0458732 B2 JP H0458732B2 JP 59023333 A JP59023333 A JP 59023333A JP 2333384 A JP2333384 A JP 2333384A JP H0458732 B2 JPH0458732 B2 JP H0458732B2
Authority
JP
Japan
Prior art keywords
signal
output
frequency
pair
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59023333A
Other languages
Japanese (ja)
Other versions
JPS60167524A (en
Inventor
Noryasu Kamyama
Nobuyoshi Ito
Atsushi Omura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59023333A priority Critical patent/JPS60167524A/en
Publication of JPS60167524A publication Critical patent/JPS60167524A/en
Publication of JPH0458732B2 publication Critical patent/JPH0458732B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は障害確率を低下させるため、2台のク
ロツク信号源を自動切替するための信号切替器に
関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a signal switch for automatically switching between two clock signal sources in order to reduce the probability of failure.

従来例の構成とその問題点 第1図は従来の信号切替器であり、以下に従来
例の構成について第1図とともに説明する。
Configuration of a conventional example and its problems FIG. 1 shows a conventional signal switching device, and the configuration of the conventional example will be explained below with reference to FIG. 1.

第1図においてA1,A2は信号発生器、B1,B2
は信号スイツチ、C1,C2はレベル比較器、D1
D2は信号検波器、Eは切替制御器、Fは切替ス
イツチ、Gは信号合成器、Hは出力端子、Jは規
準電圧である。
In Figure 1, A 1 and A 2 are signal generators, B 1 and B 2
is a signal switch, C 1 , C 2 are level comparators, D 1 ,
D2 is a signal detector, E is a switching controller, F is a changeover switch, G is a signal combiner, H is an output terminal, and J is a reference voltage.

次に、上記従来例の動作を説明する。信号発生
器A1とA2はそれぞれ、あらかじめ定められた周
波数で発振している。この出力は信号検波器D1
D2で検波され、レベル比較器C1,C2において規
準電圧J以上であるか否かが比較され、1,0情
報として切替制御器Eに出力する。切替制御器E
は切替スイツチFのON,OFF情報によつて切替
器B1およびB2に制御信号を送出して信号発生器
A1またはA2の信号を合成器Gを介して出力端子
Hに出力するように構成されている。このように
上記信号切替器は、2つの信号発生器A1および
A2が動作している場合に切替スイツチFをON又
はOFFとすればアナログスイツチB1又はB2のど
ちらかをONとして合成器Gを介して端子Hへ出
力する。
Next, the operation of the above conventional example will be explained. Each of the signal generators A 1 and A 2 oscillates at a predetermined frequency. This output is output from the signal detector D 1 ,
It is detected by D 2 and compared by level comparators C 1 and C 2 to see if it is higher than the reference voltage J, and is output to the switching controller E as 1,0 information. Switching controller E
sends a control signal to switch B 1 and B 2 according to the ON/OFF information of switch F to generate a signal generator.
It is configured to output the signal of A 1 or A 2 to the output terminal H via the combiner G. In this way, the signal switcher has two signal generators A1 and
If switch F is turned on or off when A2 is operating, either analog switch B1 or B2 is turned on and output is output to terminal H via synthesizer G.

上記従来の信号切替器において、信号検波器
D1,D2は信号のレベルを検波電圧を平滑して検
出し、これを規準電圧Jと比較するため、信号断
の検知に相当大きな遅延を起す欠点があつた。特
に周波数シンセサイザの基準信号としてこの信号
を用いる場合は信号切替の間に同期外れを生じ、
FM受信機の局部発振器として用いる場合は大き
なクリツク雑音を発生する。また、送信の場合は
隣接チヤネルやそれ以上のチヤネルに妨害信号を
与える欠点があつた。
In the conventional signal switcher mentioned above, the signal detector
Since D 1 and D 2 detect the signal level by smoothing the detection voltage and compare it with the reference voltage J, they have the drawback of causing a considerable delay in detecting signal disconnection. Especially when using this signal as a reference signal for a frequency synthesizer, synchronization may occur during signal switching,
When used as a local oscillator in an FM receiver, it generates a large click noise. In addition, in the case of transmission, there was a drawback in that it caused interference signals to adjacent channels and more channels.

発明の目的 本発明は、上記従来例の欠点を除去するもので
あり、信号周波数の欠落を極めて短かい時間内に
検出し、ペアーの発振器の信号に切替ることによ
り、信号切替を円滑に行なうことを目的とするも
のである。
Purpose of the Invention The present invention eliminates the drawbacks of the above-mentioned conventional example, and smoothly performs signal switching by detecting the loss of signal frequency within an extremely short period of time and switching to the signal of the paired oscillator. The purpose is to

発明の構成 本発明は上記目的を達成するために、周波数シ
ンセサイザの基準周波数を作る際に2組の温度補
償型水晶発振器(以下TCXOという)の周波数
を個別に分周して出力合成器に導くと共に、この
出力の一部をペアーの発振器に与え、この信号周
波数の有無を極めて短時間の間に検出し、ペアー
の発振器の信号出力が切断された場合は速かに他
方の発振器の信号を出力するものであり、信号出
力の欠損を1サイクル以内に維持する信号切替器
を提供することができる。
Structure of the Invention In order to achieve the above object, the present invention divides the frequencies of two sets of temperature compensated crystal oscillators (hereinafter referred to as TCXOs) individually and guides them to an output synthesizer when creating a reference frequency for a frequency synthesizer. At the same time, part of this output is given to the paired oscillator, the presence or absence of this signal frequency is detected in a very short period of time, and if the signal output of the paired oscillator is cut off, the signal of the other oscillator is immediately transmitted. It is possible to provide a signal switching device that maintains loss of signal output within one cycle.

実施例の説明 以下に本発明の一実施例の構成について、図面
とともに説明する。
DESCRIPTION OF EMBODIMENTS The configuration of an embodiment of the present invention will be described below with reference to the drawings.

第2図において21および22は信号発生器、
23は信号発生器21および22の信号の切替器
または合成器、24は信号発生器の障害を知らせ
るアラーム、25は信号発生器21,22の初期
動作をを決めるスイツチである。また信号発生器
21,22において211と221は信号出力端
子、212と222は信号の分岐出力端子、21
3と223はアラーム出力端子、214と22は
は切替信号端子、215と225はペアーの信号
発生器の分岐入力端子、216,226は障害信
号端子、217,227は障害信号入力端子、ま
た231と232は信号入力端子、233は信号
出力端子、241と242はアラーム情報の入力
端子、251と252は切替情報端子、253は
スイツチ端子で、図のようにアースか、または電
圧源と接続されている。
In FIG. 2, 21 and 22 are signal generators;
23 is a switch or combiner for the signals of the signal generators 21 and 22; 24 is an alarm that indicates a failure in the signal generator; and 25 is a switch that determines the initial operation of the signal generators 21 and 22. Further, in the signal generators 21 and 22, 211 and 221 are signal output terminals, 212 and 222 are signal branch output terminals, and 21
3 and 223 are alarm output terminals, 214 and 22 are switching signal terminals, 215 and 225 are branch input terminals of a pair of signal generators, 216 and 226 are fault signal terminals, 217 and 227 are fault signal input terminals, and 231 and 232 are signal input terminals, 233 is a signal output terminal, 241 and 242 are alarm information input terminals, 251 and 252 are switching information terminals, and 253 is a switch terminal, which are connected to ground or a voltage source as shown in the figure. ing.

2つの信号発生器21と22が動作中の場合は
切替スイツチ25が端子251へ接続されてお
り、信号発生器21の端子211と212から信
号を出力し、端子221からの出力は切替器23
の端子231に入り、端子233から出力する。
端子212からの出力は信号発生器22の入力端
子に出力情報として入力する。この場合、信号発
生器22の出力端子221と222からの信号出
力は切断されている。端子213および223は
信号発生器21,22の動作状態を知らせる電気
情報を出力する。また障害の場合には少なくとも
アラーム24にアラーム信号を送出して警報音を
発生させる。
When the two signal generators 21 and 22 are in operation, the changeover switch 25 is connected to the terminal 251, and signals are output from the terminals 211 and 212 of the signal generator 21, and the output from the terminal 221 is connected to the changeover switch 23.
It enters the terminal 231 and outputs from the terminal 233.
The output from the terminal 212 is input to the input terminal of the signal generator 22 as output information. In this case, the signal output from the output terminals 221 and 222 of the signal generator 22 is disconnected. Terminals 213 and 223 output electrical information indicating the operating status of signal generators 21 and 22. Further, in the case of a failure, an alarm signal is sent to at least the alarm 24 to generate an alarm sound.

いま、信号発生器21の信号が断となると端子
211と212の信号出力断、また、端子225
の入力信号も断となる。信号発生器22はこの信
号出力断を検出すれば直ちにスイツチをONとし
て自機の信号を端子221と222から出力す
る。端子221からの信号は切替器または合成器
23に入り端子233から出力する。この切替は
信号周波数の1サイクル以内の短時間に行なうよ
うになつている。
Now, when the signal from the signal generator 21 is cut off, the signal output from the terminals 211 and 212 is cut off, and the signal output from the terminal 225 is cut off.
The input signal is also cut off. When the signal generator 22 detects this signal output interruption, it immediately turns on the switch and outputs its own signal from the terminals 221 and 222. The signal from terminal 221 enters the switch or combiner 23 and is output from terminal 233. This switching is performed in a short time within one cycle of the signal frequency.

第3図は第2図の信号発生器21,22の機能
を実現するための回路の一実施例である。図にお
いてVccは電源電圧、1は温度補償形水晶発振器
であり、周囲の環況温度変化に対して高確度で高
い周波数安定度を持ち、周波数f0を発生する。2
と5はインバータ、3は周波数カウンタで入力周
波数f0を1/2nに低下させる。周波数カウンタ3
の出力Q5端子からは例えばf0/25を、Q8端子から
はf0/28の信号出力f5を出力する。4はアナログ
スイツチ、R3は直列抵抗である。信号出力制御
部はリセツト、トリガが可能な単安定マルチバイ
ブレータ6,7、高利得トランジスタ素子8、
ORゲート9,11,12、コンデンサC1,C2
抵抗R1,R2で構成され、C1,R1およびC2,R2
単安定マルチバイブレータ6,7の時定数を決定
している。
FIG. 3 shows an embodiment of a circuit for realizing the functions of the signal generators 21 and 22 shown in FIG. In the figure, Vcc is a power supply voltage, and 1 is a temperature compensated crystal oscillator, which has high accuracy and high frequency stability against changes in ambient temperature, and generates a frequency f 0 . 2
and 5 are inverters, and 3 is a frequency counter that lowers the input frequency f 0 to 1/2 n . Frequency counter 3
For example, f 0 /2 5 is output from the output Q 5 terminal, and f 0 /2 8 signal output f 5 is output from the Q 8 terminal. 4 is an analog switch, and R3 is a series resistor. The signal output control section includes monostable multivibrators 6, 7 that can be reset and triggered, high gain transistor elements 8,
OR gates 9, 11, 12, capacitors C 1 , C 2 ,
It is composed of resistors R 1 and R 2 , and C 1 , R 1 and C 2 , R 2 determine the time constants of the monostable multivibrators 6 and 7.

次に、上記回路の動作を説明する。 Next, the operation of the above circuit will be explained.

発振器1の出力周波数f0はインバータ2により
矩形波となり、カウンタ3に加えられ、こゝで所
要の分周を行ないQ5およびQ8から分周された信
号を出力する。端子Q8の出力は後続の機器に供
給される基準周波数fSとなる。この場合Q5の出力
は23・fSとなる。Q8の出力はアナログスイツチ4
がONのとき、インバータ5で整形され、直列抵
抗R3を通つて端211,212へ出力される。
Q5の出力、周波数23・fSは単安定マルチバイブレ
ータに入り、Q5に出力がある場合、単安定マル
チバイブレータ6のQ出力はH、アラーム出力端
子213の出力はインバータ8で反転されてLと
なりアラームを出さない。C1・R1は入力周波数
23・f0以下に設定されており、入力周波数が停止
するとQ出力を反転してアラームを駆動させる。
これと同時にQがHとなり、ORゲート11,イ
ンバータ10、ORゲート9を反転させて、アナ
ログスイツチ4を断とする。単安定マルチバイブ
レータ6のQ出力はインバータ13を介して21
6に出力され、ペアーの信号発生器22の端子2
27に入り、ORゲート12を反転させ、ORゲ
ート出力をHとし、アナログスイツチ4をONと
する。これにより信号発生器22側の周波数カウ
ンタ3のQ8の出力周波数fS′を221に出力する。
単安定マルチバイブレータ6の信号切断の感知時
間はC1・R1を23・fSに選んでいる場合はtS=1/
fSの1/8の時間でTCX01の故障を発見し、この情
報をペアーの信号発生器側へ端子216,217
を介して返送するので、これらの回路素子12,
9,4の動作時間の合計時間が数μsあつた場合で
も1/fSの数分の1の時間でペアーの信号発生器
1の出力に切替えることができる。
The output frequency f 0 of the oscillator 1 is turned into a rectangular wave by the inverter 2, and is added to the counter 3, which performs the required frequency division and outputs the frequency-divided signals from Q 5 and Q 8 . The output of terminal Q 8 becomes the reference frequency f S supplied to subsequent equipment. In this case, the output of Q 5 is 2 3 · f S. Q8 output is analog switch 4
When is ON, the signal is shaped by the inverter 5 and output to the terminals 211 and 212 through the series resistor R3 .
The output of Q 5 , frequency 2 3 · f S , enters the monostable multivibrator, and when there is an output on Q 5 , the Q output of monostable multivibrator 6 is H, and the output of alarm output terminal 213 is inverted by inverter 8. becomes L and does not issue an alarm. C 1・R 1 is the input frequency
2 3 · f It is set below 0 , and when the input frequency stops, the Q output is inverted and the alarm is activated.
At the same time, Q becomes H, inverting the OR gate 11, inverter 10, and OR gate 9, and turning off the analog switch 4. The Q output of the monostable multivibrator 6 is transmitted through the inverter 13 to 21
6 and terminal 2 of the pair of signal generators 22.
27, the OR gate 12 is inverted, the OR gate output is set to H, and the analog switch 4 is turned ON. As a result, the output frequency f S ' of Q 8 of the frequency counter 3 on the signal generator 22 side is outputted to 221 .
The detection time of signal disconnection of monostable multivibrator 6 is t S = 1/ when C 1・R 1 is selected as 2 3・f S
TCX01 failure was discovered in 1/8 time of f S , and this information was sent to the signal generator side of the pair to terminals 216 and 217.
These circuit elements 12,
Even if the total operating time of 9 and 4 is several μs, switching to the output of the pair of signal generators 1 can be performed in a fraction of the time of 1/f S .

なお、端子214は入力がLの場合にアナログ
スイツチ4を優先出力する。また、、信号発生器
21側の端子212からの基準信号fSが何等かの
理由で、例えば、アナログスイツチ4、インバー
タ5や直列抵抗R3の障害により吐断した場合は、
単安定マルチバイブレータ7がもつC2・R2の時
定数で定められた時間(例えばtS=1/fS)後に
Qから出力し、ORゲート12,9によりアナロ
グスイツチ4をONとし基準周波数fS′を端子22
1から送出する。この場合の切替に要する時間
tS′はtS′>1/fSとなるが、この様な場合でも基
準周波数fSの2サイクル以内でペアーの信号発生
器に切替えることができる。なお、単安定マルチ
バイブレータ6,7によりそれぞれ第1、第2の
監視回路、ORゲート9,11,12及びインバ
ータ10により信号出力制御回路を構成する。従
つて信号出力制御部は第1、第2の監視回路及び
信号出力制御回路等により成る。
Note that the terminal 214 outputs the analog switch 4 with priority when the input is L. Furthermore, if the reference signal f S from the terminal 212 on the signal generator 21 side is cut off for some reason, for example, due to a failure in the analog switch 4, inverter 5, or series resistor R3 ,
After a time determined by the time constant of C 2 and R 2 of the monostable multivibrator 7 (for example, t S = 1/f S ), output is output from Q, and the analog switch 4 is turned ON by the OR gates 12 and 9 to set the reference frequency. f S ′ to terminal 22
Send from 1. Time required for switching in this case
t S ' becomes t S '>1/f S , but even in such a case, it is possible to switch to a pair of signal generators within two cycles of the reference frequency f S . Note that the monostable multivibrators 6 and 7 constitute a first and second monitoring circuit, respectively, and the OR gates 9, 11, and 12 and the inverter 10 constitute a signal output control circuit. Therefore, the signal output control section includes first and second monitoring circuits, a signal output control circuit, and the like.

発明の効果 本発明は上記のような構成であり、以下に示す
効果が得られるものである。
Effects of the Invention The present invention has the above-described configuration, and provides the following effects.

(a) 基準周波数fSをTCX0の周波数f0を分周して
作つているが、fSを得る数段前から2nfSの信号
を取出し、これをサイクル単位の欠落を検出し
て、ペアーの信号発生器の周波数を送出するも
のであるから、基準周波数fSの1サイクルの数
分の一の時間で安定な信号を送出できる。
(a) The reference frequency f S is created by dividing the frequency f 0 of TCX0, but a signal of 2 n f S is extracted several stages before obtaining f S , and this is used to detect missing cycles. , the frequency of the pair of signal generators is transmitted, so a stable signal can be transmitted in a fraction of the time of one cycle of the reference frequency fS .

(b) 信号発生器の出力がアナログスイツチ以後の
回路および回路素子の障害によつて基準周波数
fSが吐断した場合は、少なくともfSの1サイク
ルに近い時間fS′で安定な信号の送出が可能で
ある。
(b) The output of the signal generator may fall below the reference frequency due to a fault in the circuit and circuit elements after the analog switch.
When f S is cut off, a stable signal can be sent at least for a time f S ′ close to one cycle of f S .

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の信号切替器を示すブロツク図、
第2図は本発明の信号切替器の一実施例を示すブ
ロツク図、第3図は本発明の信号切替器の具体的
構成例を示す回路図である。 1……発振器、3……周波数カウンタ、4……
アナログスイツチ、6,7……単安定マルチバイ
ブレータ、21,22……信号発振器、23……
切替器または合成器、24……アラーム、25…
…スイツチ。
Figure 1 is a block diagram showing a conventional signal switching device.
FIG. 2 is a block diagram showing an embodiment of the signal switching device of the invention, and FIG. 3 is a circuit diagram showing a specific example of the configuration of the signal switching device of the invention. 1... Oscillator, 3... Frequency counter, 4...
Analog switch, 6, 7... Monostable multivibrator, 21, 22... Signal oscillator, 23...
Switcher or combiner, 24...Alarm, 25...
...Switch.

Claims (1)

【特許請求の範囲】[Claims] 1 ペアーの信号発生器と、これらの出力を切替
合成して上記ペアーの信号発生器の発生する信号
の内の1つを出力する合成器を備えると共に、上
記ペアーを成す信号発生器のそれぞれを、高安定
な周波数発振器と、前記周波数発振器の出力を分
周して基準信号周波数出力及び前記基準信号周波
数の2n倍(nは整数)の監視出力を得るための周
波数分周器と、上記基準信号周波数の出力を制御
して上記信号発生器の一方の出力を得るための信
号スイツチ回路と、上記監視出力を監視すると共
に上記ペアーを成す他方の信号発生器に障害信号
を送出する第1の監視回路と、上記ペアーを成す
他方の信号発生器からの基準信号周波数の出力及
び障害信号を監視する第2の監視回路と、上記第
1及び第2の監視回路からの監視情報により上記
信号スイツチ回路の動作を決める信号出力制御回
路とで構成してなる信号切替器。
1 comprises a pair of signal generators and a synthesizer that switches and combines their outputs to output one of the signals generated by the pair of signal generators, and each of the signal generators forming the pair , a highly stable frequency oscillator, a frequency divider for dividing the output of the frequency oscillator to obtain a reference signal frequency output and a monitoring output 2 n times (n is an integer) the reference signal frequency; a signal switch circuit for controlling the output of the reference signal frequency to obtain one output of the signal generator; and a first signal switch circuit for monitoring the monitoring output and sending a fault signal to the other signal generator in the pair. a second monitoring circuit that monitors the output of the reference signal frequency and the fault signal from the other signal generator of the pair; A signal switch consisting of a signal output control circuit that determines the operation of the switch circuit.
JP59023333A 1984-02-10 1984-02-10 Signal switch Granted JPS60167524A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59023333A JPS60167524A (en) 1984-02-10 1984-02-10 Signal switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59023333A JPS60167524A (en) 1984-02-10 1984-02-10 Signal switch

Publications (2)

Publication Number Publication Date
JPS60167524A JPS60167524A (en) 1985-08-30
JPH0458732B2 true JPH0458732B2 (en) 1992-09-18

Family

ID=12107652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59023333A Granted JPS60167524A (en) 1984-02-10 1984-02-10 Signal switch

Country Status (1)

Country Link
JP (1) JPS60167524A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5728431A (en) * 1980-07-28 1982-02-16 Nippon Telegr & Teleph Corp <Ntt> Standard clock generator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5728431A (en) * 1980-07-28 1982-02-16 Nippon Telegr & Teleph Corp <Ntt> Standard clock generator

Also Published As

Publication number Publication date
JPS60167524A (en) 1985-08-30

Similar Documents

Publication Publication Date Title
US3080533A (en) Phase-lock oscillator
US4092672A (en) Master oscillator synchronizing system
JP2000228635A (en) Fm transmitter
JPH0458732B2 (en)
JPH0983396A (en) Receiver
JPS5542443A (en) Clock supervisory system
JP2962255B2 (en) Phase control method in redundant configuration of clock system
AU9047791A (en) An oscillator unit with improved frequency stability
RU2011261C1 (en) Device for combined protection and monitoring of voltage converter
KR0177237B1 (en) Audio clock generator for the lock mode of a digital video cassette recorder
JPH0267820A (en) Standard frequency clock generator
JPH0744450B2 (en) Phase synchronization circuit
JP2732541B2 (en) Signal oscillator
SU1259507A1 (en) Frequency-shift keyer
JP2976723B2 (en) Semiconductor device
JP3147441B2 (en) Switching power supply controlling semiconductor device and switching power supply device
JPH02174421A (en) Pll circuit
JPS605644Y2 (en) Phase lock loop operation confirmation device
JP3160904B2 (en) Phase-locked oscillation circuit device
SU758582A1 (en) Redundancy pulse generator
GB936473A (en) Improvements in or relating to electric variable frequency oscillators
KR100193822B1 (en) Synchronous clock receiving circuit of digital trunk
CA1190966A (en) Circuit for monitoring the frequency of signal for controlling choppers of electric cars
JPH05102952A (en) Clock switching circuit for digital transmission device
JPS6148725B2 (en)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term