JPH045826A - 半導体の加工方法及び加工装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野〕 本発明は、半導体の加工方法に関し、特に電子線を用い
たマスクレスエツチングにおいて、エツチングの進行状
況を実時間で監視する半導体の加工方法に関する。

［従来の技術］ 加速イオンや加速電子などを用いたいわゆるドライエツ
チングは、作製する素子の微細化に適している。このド
ライエツチングにハロゲンガスを併用し、加工速度を早
めた技術がすでに実用化されている。

さらに最近では、加速イオン及び加速電子などを電磁場
により集束して、半導体上に直接パターンを描画するこ
とによって、結晶成長から加工までを超高真空下で行う
真空−貫プロセスの実用化が検討されている。電子線を
用いたエツチング方法は、イオンを用いたエツチングに
比べ、粒子の衝突による被エツチング半導体へ与える損
傷が少なく実用化が期待されている。

この様な真空−貫プロセスに利用できる電子線を用いた
エツチング方法として、第４図に示すような方法が提案
されている。

これは、ＧａＡｓ基板４１に電子線４２及びノズル４３
から導入した塩素ガス４４を照射し、電子線４２を基板
４１上で走査させるというものである。この様に塩素ガ
ス４４を照射し、電子線４２を走査させると、電子線４
２の照射部分のみを選択的にエツチングすることができ
る。　　（第３６回応用物理学関係連合講演会４ａ−Ｖ
−６）ところで、機能的なデバイスを作製するには、２
次元方向に微細であるだけでなく、深さ方向のエツチン
グ進行状況を原子層（数ｎｍ）程度の精度で把握してお
く必要がある。

従来、エツチング進行状況の観測方法として、予め、エ
ツチング速度を求めておきエツチング開始からの時間を
計測することでエツチング深さを求める方法が用いられ
ている。また、例えば反応性ガスをプラズマ化してエツ
チングを行うプラズマエツチングにおいては、プラズマ
発光を分光分析してプラズマ中に混入している元素を解
析したり、反応生成物の質量分析をして基板を構成する
元素を解析する等、エツチング反応により得られるエツ
チング生成物を検出する方法が用いられている。

［発明が解決しようとする課題］ しかしながら、エツチングの開始は半導体の表面状態（
例えば酸化膜の有無等）に大きく依存し、電子線が照射
されてから実際にエツチングが開始されるまでの時間は
一定していない。したがって、時間計測のみによるエツ
チングの監視は精度が悪いという問題点がある。特に、
組成の異なる（エツチング速度の異なる）複数の層が積
層された半導体をエツチングする場合には、エツチング
の開始が特定できないと、エツチングされている層のエ
ツチング速度と計算上のエツチング速度とが正しく対応
していない状態が発生してしまう。また、各層毎に導入
ガスを変更する必要がある場合には、導入ガスとエツチ
ングしようとするガスとが適合しないという状態も発生
する。

また、反応生成物を解析する方法では、例えば第１、第
２の層からなる半導体の第１の層のみをエツチングしよ
うとする場合であっても、第２の層がエツチングされ、
第２の層を構成する元素の反応生成物が検出されないと
第１の層がエツチングされたことを知ることができない
という問題点がある。ここで、第１の層のみを選択的に
エツチングするガスを用いることも可能であるが、複数
の層の全てについて選択的にエツチング可能なガスを導
入できるようにするには装置が複雑になるという問題点
がある。また、電子線を用いたエツチングではエツチン
グに伴う発光がほとんど無く発光分析を行うことができ
ないという問題点もある。

本発明は、装置構成を複雑にすること無く、エツチング
の進行状況、特に被エツチング半導体の組成の変化（成
長界面）を実時間で検出できる方法および装置を提供す
ることを目的とする。

［作用］ 第３図を参照して、原子Ａ及びＢよりなる半導体３１が
、原子Ａ、Ｂ及びＣよりなる半導体３２上に積層された
構造の半導体をエツチングする場合について説明する。

真空容器（図示せず）内にエツチングガス（図示せず）
を導入し、第３図（ａ）に示すように、電子線３３を照
射するとエツチングが開始されると同時に、半導体３１
よりオージェ電子が放出される。このオージェ電子は、
当該オージェ電子を放出した元素固有のエネルギースペ
クトルを有しており、このオージェ電子を放出した元素
を同定することができる。また、オージェ電子は半導体
３１の表面のみならず、表面から数ｎｍの深さに位置す
る元素からも放出される。

エツチングが開始されたときのオージェ電子には原子Ａ
及びＢからそれぞれ放出されるオージェ電子３４．３５
がある。そのオージェ電子強度比は半導体３１の原子組
成を反映している。

エツチングが進行し、第３図（ｂ）に示すように、半導
体３１と半導体３２との界面に近づくと、原子Ｃからの
オージェ電子３６が検出されるようになる。これらのオ
ージェ電子３４．３５．３６の強度比が半導体３２の組
成比と等しくなった時点が、半導体３１のエツチング終
了時点、及び半導体３２のエツチング開始時点である。

ここで、オージェ電子の検出はすべてのオージェ電子に
関して行う必要はなく、特定の（エネルギースペクトル
を有する）オージェ電子を観察し、その強度比を求めれ
ば良い。

［実施例］ 以下に図面を参照して本発明の詳細な説明する。

第１図に本実施例に用いた真空装置を示す。この真空装
置は、真空容器１１、ガス導入ノズル１２、電子線ユニ
ット１３、オージェ分光測定装置１４、保持器１５、及
びマニュピレータ１６を有している。

真空容器１１には真空ポンプ（図示せず）が接続されて
おり、容器１１の下部より真空排気できる様になってい
る。また、ガス導入ノズル１２は反応性ガスを被エツチ
ング半導体（試料）１７に照射できるように保持器１５
の表面に向けて取り付けられている。電子線ユニット１
３は、電子銃（図示せず）、電子銃からの電子線を集束
させるレンズ（図示せず）及び偏向器（図示せず）を含
んでおり、電子線を被エツチング半導体１７上で走査で
きるようになっている。そして、オージェ分光測定装置
１４は、電子線ユニット１′３からの電子線を被エツチ
ング半導体１７に照射したときに放出されるオージェ電
子を検出できるように配置されている。

このオージェ分光測定装置１４の検出器（図示せず）は
、蛍光板と光ファイバ、またはシェブロンタイプのもの
を用い、塩素および真空度低下による放電損傷の影響を
防止するようにしている。

また、ＣＭＡ（分析器）はＣＭＡ電極をグリッド状にし
、外筒部を作動排気するダブルバスＣＭＡを用い、その
内部は耐塩素コーティングされている。

第１図の装置を用いれば、反応系を低圧（１０−５Ｔ　
ｏ　ｒ　ｒ以下）に保ったまま半導体の加工を行うこと
ができ、種々の汚染から半導体表面を保護することがで
きる。

なお、本実施例は、電子線の集束性能の改善に伴う装置
の付加、描画のための偏向制御装置等を制限するもので
はない。また、半導体表面に反応活性な物質を均一に照
射する特性を有するようなノズル形状を制限するもので
はない。

以下、上記装置に画像解析装置（図示せず）及びエツチ
ング制御用コンピュータ（図示せず）を組み合わせてＨ
Ｅ　Ｍ　Ｔ　（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉ
ｌｉｔｙＴｒａｎｓｉｓｔｏｒ）の作成を行った例につ
いて説明する。

試料１７として第２図（ａ）に示す構造のものを用いた
。これは半絶縁基板２１上に、アンドープＧａＡｓ層２
２、Ａ、Ｑの組成比が３０％の　ｎＡＪ７ＧａＡｓ層２
３、及びｎ−ＧａＡｓ層２４をＭＢＥ法により結晶成長
したものである。その上面にはＡ　ｕ　Ｇ　ｅ　／　Ａ
　ｕがソース電極２５及びドレイン電極２６としてオー
ミック接合されている。

また、同じく上面にはゲート電極用窓２７が開けられた
電極分離用ＳｉＯ２膜２８がレジスト、或いはリフトオ
フ法により設けられている。

この試料１７を第１図の真空装置１１内に導入し、真空
ポンプを用いて、真空容器１１内を１Ｏ−８Ｔｏｒｒに
まで真空排気した。

次に、試料１７表面に電子線ユニット１３からの電子線
を照射して画像解析装置で２次電子を検出し、ＳＥＭ像
を得た。このＳＥＭ像を観察し、試料の位置調整を行っ
た後、画像解析装置からエツチング制御用コンピュータ
に画像を記憶させた。

コンピューターでは、記憶させた画像をＣＲＴに表示さ
せ、ＣＲＴ上でエツチング領域を設定した。

次に、オージェ分光測定装置１４を用い゛（ＡＥＳ法に
よる解析を行い、試料１７の表面に炭素や鉄等の汚染の
無いことを確認した。しかしながら、試料１７は大気中
より導入されたものであるため酸素が検出された。確認
終了後、電子線ユニット１３からの電子線の照射を停止
する。

次に、試料１７の温度を１５０℃に昇温し、真空容器１
１内に塩素ガスを導入して、容器１１内を２Ｘ１０−５
Ｔｏｒｒとした。それから電子線を試料表面に照射して
エツチング及びＡＥＳ解析を行った。なお、この条件下
でのＡ、ＱＧａＡｓのエツチング速度は約２０ｎｍ／分
程度である。ここで、塩素ガスはＧａＡｓ及びＡ、ＱＧ
ａＡｓに対してほぼ同じエツチング速度を示し、本実施
例の試料のエツチングでは導入ガスを変更する必要はな
い。また、基板温度及び塩素ガス圧は本実施例に限るも
のではなく、被エツチング半導体、エツチング量、及び
エツチング速度などに応じて適宜選択すべきものである
。

また、ＡＥＳ解析はＡｓのＩ、−ＭＭオージェ電子（１
２２８ｅＶ）と、Ａ１！のＬ−ＭＭオージェ電子（１３
９６ｅＶ）とをモニターしておこなった。これは、通常
のＡＥＳ解析で測定するスペクトル範囲（〜２０００ｅ
Ｖ）を解析すると、１回のスペクトル測定に数秒を要し
、エツチング制御信号としては応答速度が遅くなるから
である。

エツチングはｎ−ＧａＡｓ層２４及びｎ−ＡｇＧａＡｓ
層２３にかけて行なった。

ｎ−ＧａＡｓ層２４がエツチングされているときはＡｓ
のＬ−ＭＭオージェ電子のみが検出され、八ΩのＬ−Ｍ
Ｍオージェ電子は検出されなかった。

第２図（ｂ）に示すようにエツチングが進みｎＧａＡｓ
層２４とｎ−ＡｇＧａＡｓ層２３との界面に近づくと、
次第に八ΩのＬ−ＭＭオージェ電子が検出され始めた。

こうして、エツチングが界面に達する前に、界面が近い
ことを知ることができる。

さらにエツチングが進み、第２図（Ｃ）に示すように成
長界面に達すると、Ａ、１２のＬ−ＭＭオージェ電子強
度をＡｓのＬ−ＭＭオージェ電子強度で正規化した相対
信号強度が、予め／ｌ）の組成比３０９６のＡｇＧａＡ
ｓより得た相対信号強度に等しくなる。この時点がｎ−
ＡｊＪＧａＡｓ層２３のエツチング開始時点である。こ
の時点をエツチング時間の基準として、エツチングの時
間制御を開始した。この時間制御はｎ−Ａｊ７ＧａＡｓ
層２３と同一層成３試料より求めておいたエツチング速
度から、必要なエツチング時間を算出して行なった。

このように、本実施例ではエツチングして露用させた成
長界面を時間制御の基準としたために、表層の酸化物に
よるエツチング開始遅れの影響を受けることがなく、正
確なエツチングの時間制御が可能である。従って、ｎ−
Ａ、ＱＧａＡｓ層２３の層厚により決定されるＨＥＭＴ
の動作モード（エンハンストモード、デプレッションモ
ード）を選択的に実現できる。

所定量のエツチングが終了すると、電子線の照射を停止
し、塩素ガスの導入を停止して、基板温度を室温まで低
下させた。

真空容器内が１０’−８Ｔｏｒｒ以下に排気された後、
ＳＥＭ観察を行なってエツチングした領域の観察を行な
った。その結果、良好なエツチング面が得られていた。

また、ＡＥＳ解析によっても正常な表面が得られたこと
が確認できた。

最後に、試料を蒸着室（図示せず）に移し、第２図（ｄ
）に示すようにＴ　ｉ　／　Ｐ　ｕ　／　Ａ　ｕゲート
電極２９を蒸着してＨＥＭＴを得た。

この様に、本発明は、 メ、′−＼ Ｓ１へ　　１２ 、ｈ・、−一 ’：＋１−、１：　１ ■パターンの直接描写が可能で、マスクの形成を必要と
しないので、プロセスが簡略化される。

■集束ビームとして高集束可能な電子線を用い、電子線
照射による化学反応を用いているため、極めて高精度か
つ損傷の小さい半導体の加工を比較的短時間に行なうこ
とができる。

という集束電子線による微細加工の特徴を損なうこと無
くエツチングの進行状況を実時間で高精度に検出できる
。

また、本発明は、各層の成長界面へのエツチングの進行
を実時間で知ることができるので、選択性のない塩素ガ
ス（塩素ガスは、はとんどの半導体と反応し、揮発性の
ハロゲン化物を生成するため、ＺｅＳｅＳＺｅＳ、Ｉｎ
ＰＳＧａＡｓ等のエツチングガスとして利用されている
。）を用いても、精度良くエツチングを行なうことがで
きる。

従って、本実施例では複数のエツチングガスを導入する
ための装置を必要としない。また、ガスの切替時間がな
いのでエツチング時間の短縮を図ることができる。

［発明の効果］ 本発明によれば、半導体の表面に反応性ガスを接触させ
ると共に所定の範囲にのみ電子線を照射し、該電子線を
照射することによって前記半導体の表面をエツチングし
、エツチングされた前記半導体より放出されるオージェ
電子をエネルギ分光することにより前記エツチングの進
行状況を監視するようにしたことで、エツチングの成長
界面への到達を実時間で知ることができ、正確なエツチ
ングの時間制御ができる。

加工半導体、２１・・・半絶縁基板、２２・・・アンド
ープＧａＡｓ層、２３−ｎ　−Ａ　ｐ　Ｇ　ａ　Ａ　ｓ
層、２４・・・ｎ−ＧａＡｓ層、２５・・・ソース電極
、２６・・・ドレイン電極、２７・・・ゲート電極用窓
、２８・・・電極分離用５ｉ０２膜、２９・・・デート
電極、　３１３２・・・半導体、３３，３４．３５・・
・オージェ電子、４１・・・Ｇ　ａ　Ａｓ基板、４２・
・・電子線、４３・・・ガス導入ノズル、４４・・・塩
素ガス。

【図面の簡単な説明】

第１図は、本発明の一実施例の半導体加工装置の構成図
、第２図は本発明の一実施例の半導体加工方法のプロセ
ス図、第３図は本発明の詳細な説明するための図、第４
図は電子線を用いたエツチング方法を説明するための図
。

Claims (1)

1. 【特許請求の範囲】 １、半導体の表面に反応性ガスを接触させると共に所定
   の範囲にのみ電子線を照射し、該電子線を照射すること
   によって前記半導体の表面をエッチングし、エッチング
   された前記半導体より放出されるオージェ電子をエネル
   ギ分光することにより前記エッチングの進行状況を監視
   することを特徴とする半導体の加工方法。 ２、真空容器内に、反応性ガスを導入する導入口と、電
   子線を照射する電子線照射装置と、前記電子線が照射さ
   れた領域から放出されるオージェ電子を検出できる位置
   に配置されたオージェ電子分析器とを有することを特徴
   とする半導体加工装置。