JPH0455892A - Display device - Google Patents

Display device

Info

Publication number
JPH0455892A
JPH0455892A JP2166187A JP16618790A JPH0455892A JP H0455892 A JPH0455892 A JP H0455892A JP 2166187 A JP2166187 A JP 2166187A JP 16618790 A JP16618790 A JP 16618790A JP H0455892 A JPH0455892 A JP H0455892A
Authority
JP
Japan
Prior art keywords
display
memory
displayed
memories
display area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2166187A
Other languages
Japanese (ja)
Other versions
JPH087564B2 (en
Inventor
Hiroshi Niiya
新舎 洋
Junichi Kato
潤一 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2166187A priority Critical patent/JPH087564B2/en
Publication of JPH0455892A publication Critical patent/JPH0455892A/en
Publication of JPH087564B2 publication Critical patent/JPH087564B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To achieve display of high function with a large screen by discretely executing the changing over and display of the display contents to be displayed by a display means for each of 1st and 2nd display regions by one of a pair of memories. CONSTITUTION:The screen of the display means 3 is divided by the 1st display region and the 2nd display region. The 1st display contents to be displayed by the 1st display region are stored in either of the alternately changed over 1st memory 9 or the 2nd memory 10. The stored contents are read out of the other of the 1st memory 9 or the 2nd memory 10 and are displayed in the 1st display region. The 2nd display contents to be displayed by the 2nd display region are displayed by the 3rd or 4th memory. The changing over of the 1st and 2nd memories and the changing over of the 3rd and 4th memories are discretely executable. A still picture is displayed in, for example, the 1st display region in this way and the images to be scrolled are displayed in the 2nd display region, by which the displaying of the still picture and the scroll images is executed.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、入力装置から送られるデータに基づいて文字
や画像を表示する装置に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a device that displays characters and images based on data sent from an input device.

従来の技術 第7図は従来からの表示装置51を説明するための斜視
図、第8図は従来からの表示装置51の基本的構成を示
すブロック図である。このような表示装置51は、文字
や画像等を入力するパーソナルコンピュータなどの入力
装置による入力部52と、入力された文字や画像を表示
するための表示部53とを含む。入力部52に入力され
た文字や画像の入力データは、制御部54に送られる。
Prior Art FIG. 7 is a perspective view for explaining a conventional display device 51, and FIG. 8 is a block diagram showing the basic configuration of the conventional display device 51. Such a display device 51 includes an input section 52 using an input device such as a personal computer for inputting characters, images, etc., and a display section 53 for displaying the input characters and images. Input data of characters and images input to the input section 52 is sent to the control section 54 .

制御部54は、入力部52から入力されたデータから、
表示部53によって表示すべき画像データを作成し、デ
ータバス55を介して出力部56に与える。出力部53
は、複数の表示領域53a〜53fによって構成される
。出力部56には、表示53の複数の表示領域53a〜
53fに対応して、複数の駆動回路56a〜56fが設
けられている。各駆動回路56a〜56fには、一対の
メモリが設けられている。一対のメモリのうちの一方に
は、制御部54からデータバス55を介する画像データ
がストアされる。他方のメモリからはストア内容が読出
され、表示部53において画像として表示される。この
一対のメモリの切換えは、制御部54から導出され、ラ
イン57を介して各駆動回路56a〜56fに並列に与
えられるメモリ切換信号によって行われる。
From the data input from the input unit 52, the control unit 54
Image data to be displayed by the display unit 53 is created and provided to the output unit 56 via the data bus 55. Output section 53
is composed of a plurality of display areas 53a to 53f. The output unit 56 includes a plurality of display areas 53a to 53a of the display 53.
A plurality of drive circuits 56a to 56f are provided corresponding to 53f. Each drive circuit 56a to 56f is provided with a pair of memories. Image data from the control unit 54 via the data bus 55 is stored in one of the pair of memories. The stored contents are read from the other memory and displayed as an image on the display section 53. Switching between the pair of memories is performed by a memory switching signal derived from the control section 54 and applied in parallel to each drive circuit 56a to 56f via a line 57.

発明が解決しようとする課題 従来からの表示装置51においては、出力部56の駆動
回路56a〜56fにおけるメモリの切換えは共通のメ
モリ切換信号によって行われる。
Problems to be Solved by the Invention In the conventional display device 51, memory switching in the drive circuits 56a to 56f of the output section 56 is performed using a common memory switching signal.

したがって、第7図に示すように、表示手段53の画面
の一部の領域に文字を水平方向にたとえば1 / 60
秒毎に1ドツトの割合いで移動させるスクロールを行い
ながら、残余の領域には、1秒程度以上の間隔で表示が
切換えられる静止画表示を行うとき、切換えられる静止
画は1/60秒で書変える必要がある。表示部53の画
面が大きく、表示すべき画像データが多いときは、1/
60秒以内に制御部54が画像データを書変えることは
困難である。このような制御部4の処理能力の問題から
、画面の大きさを制限するか、スクロールの速度を落と
す等の必要があり、大きな画面に高機能の表示を行うこ
とができないという問題がある。
Therefore, as shown in FIG. 7, characters are displayed horizontally in a partial area of the screen of the display means 53 at a rate of, for example, 1/60.
When performing scrolling that moves at a rate of 1 dot per second, and displaying still images in the remaining area whose display is switched at intervals of about 1 second or more, the still images that are switched are written at 1/60 seconds. It needs to change. When the screen of the display unit 53 is large and there is a lot of image data to be displayed,
It is difficult for the control unit 54 to rewrite the image data within 60 seconds. Due to such a problem with the processing capacity of the control unit 4, it is necessary to limit the screen size or slow down the scrolling speed, resulting in the problem that high-performance display cannot be performed on a large screen.

本発明の目的は、迅速に画像データの書変えを行う必要
がある表示領域に対する画像データの処理を、1画面を
構成する他の領域に対する画像データの処理とは別に行
うことができる表示装置を提供することである。
An object of the present invention is to provide a display device that can process image data for a display area where image data needs to be rewritten quickly, separately from processing image data for other areas that make up one screen. It is to provide.

NMを解決するための手段 本発明は、一画面が第1表示領域および第2表示領域に
分割される表示手段と、 表示手段の第1表示領域によって表示すべき第1表示内
容を表す信号と、第2表示領域によって表示すべき第2
表示内容を表す信号とを発生する手段と、 第1表示内容をストアするための一対の第1および第2
メモリを有し、前記信号発生手段からの信号に応答し、
第1および第2メモリのうちから切換えられる一方のメ
モリに第1表示内容をストアし、他方のメモリからスト
ア内容を読出して第1表示領域に表示させる第1駆動手
段と、第2表示内容をストアするための一対の第3およ
び第4メモリを有し、前記信号発生手段からの信号に応
答し、第3および第4メモリのうちから切換えられる一
方のメモリに第2表示内容をストアし、他方のメモリか
らストア内容を読出して第2表示領域に表示させる第2
駆動手段と、第1駆動手段におけるメモリの切換えと、
第2駆動手段におけるメモリの切換えとを個別的に行う
ための手段とを含むことを特徴とする表示装置である。
Means for Solving NM The present invention provides a display means in which one screen is divided into a first display area and a second display area, and a signal representing a first display content to be displayed by the first display area of the display means. , the second display area to be displayed by the second display area.
a pair of first and second signals for storing the first display content; and a pair of first and second signals for storing the first display content.
having a memory and responsive to a signal from the signal generating means;
a first driving means for storing a first display content in one of the first and second memories, which is switched between the first and second memories, reading the stored content from the other memory and displaying the stored content in the first display area; a pair of third and fourth memories for storage, storing the second display content in one of the third and fourth memories that is switched in response to a signal from the signal generating means; A second memory that reads the stored contents from the other memory and displays it in the second display area.
a driving means; switching the memory in the first driving means;
The display device is characterized in that it includes means for individually switching the memories in the second driving means.

作  用 本発明に従えば、表示手段の画面は第1表示領域および
第2表示領域に分割される。第1表示領域によって表示
すべき第1表示内容は、第1メモリまたは第2メモリの
交互に切換えられるいずれか一方にストアされる。第1
メモリまたは第2メモリの他方からはストア内容が読出
され、第1表示領域で表示される。第2表示領域によっ
て表示すべき第2表示内容は、第3または第4メモリの
うちの1つに切換えられる一方のメモリにストアされ、
他方のメモリのストア内容が第2表示領域によって表示
される。第1および第2メモリの切換えと、第3および
第4メモリの切換えは個別的に行うことができる。した
がって、たとえば第1表示領域には静止画を表示し、第
2表示領域にはスクロールさせる画像を表示することに
よって、静止画とスクロール画像の表示を行うことがで
きる。
Operation According to the present invention, the screen of the display means is divided into a first display area and a second display area. The first display content to be displayed by the first display area is stored in either the first memory or the second memory, which is alternately switched. 1st
Stored contents are read from the other of the memory or the second memory and displayed in the first display area. the second display content to be displayed by the second display area is stored in one of the third or fourth memories, which is switched to one of the third or fourth memories;
The contents stored in the other memory are displayed in the second display area. Switching between the first and second memories and switching between the third and fourth memories can be performed individually. Therefore, for example, by displaying a still image in the first display area and displaying a scrolling image in the second display area, it is possible to display a still image and a scroll image.

実施例 第1図は、本発明の一実施例の構成を示すブロンク図で
ある。表示装置1は、文字や画像などを入力するための
パーソナルコンピュータなどの入力装置によって実現さ
れる入力部2を有する。入力部2に入力された入力デー
タに基づき、表示部3において表示が行われる。入力部
2に入力された入力データは、制御部4に与えられ、表
示部3によって表示すべき表示内容を表す表示データに
変換される一1制御部4からの表示データは、出力部5
に与えられる。出力部5は、複数の駆動回路5a〜5f
を含む。各駆動口15a〜5fは、表示部3の複数に分
割される表示領域3a〜3fに対応して設けられる。各
駆動回路5a〜5fには一対の切換え可能なメモリが設
けられており、データバス6を介する制御部4からの表
示データを一方のメモリにストアする。各駆動回路5a
〜5fの他方のメモリからは、ストア内容が読出され、
対応する各表示領域3a〜3fによって表示される。各
駆動回路5a〜5fにおけるメモリの切換えは、制御部
4から第1ライン7および第2ライン8を介してそれぞ
れ導出される第1メモリ切換信号および第2メモリ切換
信号によって行われる。
Embodiment FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. The display device 1 includes an input unit 2 implemented by an input device such as a personal computer for inputting characters, images, and the like. Based on the input data input to the input unit 2, a display is performed on the display unit 3. The input data inputted to the input section 2 is given to the control section 4 and converted into display data representing the display content to be displayed by the display section 3.The display data from the control section 4 is sent to the output section 5.
given to. The output section 5 includes a plurality of drive circuits 5a to 5f.
including. Each of the drive ports 15a to 5f is provided corresponding to a plurality of display areas 3a to 3f of the display section 3, which are divided into a plurality of areas. Each of the drive circuits 5a to 5f is provided with a pair of switchable memories, and display data from the control unit 4 via the data bus 6 is stored in one of the memories. Each drive circuit 5a
The store contents are read from the other memory of ~5f,
It is displayed by each corresponding display area 3a to 3f. Memory switching in each of the drive circuits 5a to 5f is performed by a first memory switching signal and a second memory switching signal respectively derived from the control section 4 via the first line 7 and second line 8.

第1メモリ切換信号は第1表示領域である表示領域3a
〜3eに対応する駆動回路5a〜5eに与えられる。駆
動回路5a〜5eには、第1および第2メモリである一
対のメモリが設けられており、第1メモリ切換信号に応
答して表示データのストア用と、ストア内容の読出用と
を切換える6駆動回路5fには、第3および第4メモリ
である一対のメモリが設けられており、第2メモリ切換
信号に応答して表示データのストア用と、ストア内容の
読出用とが切換えられる。
The first memory switching signal is the display area 3a which is the first display area.
-3e are applied to drive circuits 5a to 5e corresponding to the drive circuits 5a to 5e. The drive circuits 5a to 5e are provided with a pair of memories, which are first and second memories, and are switched between storing display data and reading stored contents in response to a first memory switching signal 6. The drive circuit 5f is provided with a pair of third and fourth memories, which are switched between storing display data and reading stored contents in response to a second memory switching signal.

第2図は、第1図示の実施例における各駆動回路5a〜
5eの構成を示すブロック図である。各駆動回路5a〜
5eは、一対の第1および第2メモリ9.10と、入力
切換回路11と、出力切換回路12と、パラレル/シリ
アル変換回路13と、アドレス発生回路14とを含む。
FIG. 2 shows each drive circuit 5a to 5a in the embodiment shown in the first diagram.
FIG. 5 is a block diagram showing the configuration of 5e. Each drive circuit 5a~
5e includes a pair of first and second memories 9.10, an input switching circuit 11, an output switching circuit 12, a parallel/serial conversion circuit 13, and an address generation circuit 14.

入力切換回路11には、第1および第2三状態(「スリ
ーステートjともいう)バッファ1516、第1および
第2セレクタ1.7.18および反転回路1つが含まれ
る。入力切換回路11は、制御部4からのライン7を介
するメモリ切換信号に応答して、制御部4がらの表示デ
ータをストアすべきメモリ9.10を切換える。メモリ
切換信号が一方の論理レベルであるとき、第1三状態バ
ツフア15の出力は高インピーダンス状態となり、第1
セレクタ17は第1メモリ1つにアドレス発生口路14
’からのアドレス信号を与える。第2三状態バツフア1
6はデータバス6を介する制御部4からの表示データを
第2メモリ1oに与えてストアする。第2セレクタ18
がらは制御部4がらのアドレス信号が導出され、第2メ
モリ1oに与えられる。このようにして、メモリ切換信
号が一方の論理レベルであるとき、第2メモリ12は、
1liIJ御部4からのアドレス信号が与えられ、この
アドレス信号によってアドレス指定されたストア領域に
データバス6を介する表示データがストアされる。メモ
リ切換信号が他方の論理レベルであるときは、第1メモ
リ9に対する表示データのストアが行われる。
The input switching circuit 11 includes first and second three-state (also referred to as "three-state j") buffers 1516, first and second selectors 1.7.18, and one inverting circuit.The input switching circuit 11 includes: In response to a memory switching signal via line 7 from the control unit 4, the memory 9.10 in which display data from the control unit 4 is to be stored is switched.When the memory switching signal is at one logic level, the first third The output of the state buffer 15 is in a high impedance state, and the first
The selector 17 connects one address generation port 14 to the first memory.
' gives an address signal from '. 2nd third state buffer 1
6 supplies display data from the control unit 4 via the data bus 6 to the second memory 1o for storage. Second selector 18
An address signal from the controller 4 is then derived and applied to the second memory 1o. In this way, when the memory switching signal is at one logic level, the second memory 12
An address signal from the 1liIJ controller 4 is applied, and display data via the data bus 6 is stored in the store area addressed by this address signal. When the memory switching signal is at the other logic level, display data is stored in the first memory 9.

出力切換回路12には、第3および第4三状態バッファ
20.21が含まれる。第3および第4三状態バッファ
20.21の制御端子には、入力切換回路11の反転回
路19の両端の信号がそれぞれ与えられる。したがって
、メモリ切換信号が一方の論理レベルであるときは、第
4三状態バツフア21の出力は高インピーダンス状態と
なる。
Output switching circuit 12 includes third and fourth three-state buffers 20.21. Signals at both ends of the inversion circuit 19 of the input switching circuit 11 are applied to the control terminals of the third and fourth three-state buffers 20.21, respectively. Therefore, when the memory switching signal is at one logic level, the output of the fourth three-state buffer 21 is in a high impedance state.

第3三状態バツフア2oがらは、アドレス発生回路14
によってアドレス指定される第1メモリ19からのスト
ア内容が導出される。同様にして、メモリ切換信号が他
方の論理レベルであるときは、第4三状態バツフアから
アドレス発生回路14によってアドレス指定される第2
メモリ1oのストア内容が導出される。
The third third state buffer 2o is connected to the address generation circuit 14.
The store contents are derived from the first memory 19 addressed by . Similarly, when the memory switching signal is at the other logic level, the second
The stored contents of memory 1o are derived.

このようにして出力切換回路12がら導出される表示デ
ータは、パラレル/シリアル変換回路13によってシリ
アル信号DATAに変換される。
The display data derived from the output switching circuit 12 in this manner is converted into a serial signal DATA by the parallel/serial conversion circuit 13.

アドレス発生口1i′814がらは、表示部3によって
表示を行うためのアドレス信号LO〜L3、ロード信号
Loadおよびクロック信号CLKも導出される。
Address signals LO to L3, a load signal Load, and a clock signal CLK for displaying on the display section 3 are also derived from the address generation port 1i' 814.

駆動回路5fにも、駆動回路5a〜5eの一対の第1お
よび第2メモリ9,10と同様に一対の第3および第4
メモリが設けられている。このメモリの切換えは、制御
部4からのライン8を介するメモリ切換信号に応答して
行われる。
The drive circuit 5f also includes a pair of third and fourth memories, similar to the pair of first and second memories 9, 10 of the drive circuits 5a to 5e.
Memory is provided. This memory switching is performed in response to a memory switching signal from the control section 4 via line 8.

なお、制御部4から各駆動回路5a〜5fにはライン7
およびライン8の両方を接続しておき、各駆動回路5a
〜5fにおいて選択するようにしてもよいことは勿論で
ある。
Note that a line 7 is connected from the control unit 4 to each drive circuit 5a to 5f.
and line 8 are connected, and each drive circuit 5a
Of course, the selection may be made in steps 5f to 5f.

第3図は第1図示の実施例の表示部3の構成を示すブロ
ック図、第4図は表示手段3に含まれる発光ダイオード
(以下rLEDJと略称する)マトリクスの構成を示す
電気回路図である。表示部3は、複数の基本ユニット2
20〜270がマトリクス状に組合わされて構成される
。各基本ユニット220〜270には、第4図に示すよ
うなしEDマトリクスが設けられている。LEDマトリ
クス226は、水平方向の行AO〜A15が16行、垂
直方向の列CO〜C15が16列配列され、これらの行
AO〜A15および列CO〜C15の交点にLEDによ
る絵素DOO,DOI、・、・が設けられて構成される
ドラj・マトリクスによって画像表示を行う。このよう
な16X16LEDマトリクス226の各列CO〜C1
5の駆動は、各基本パネル毎に設けられるシフト駆動図
B236によって行われる。16X16LEDマトリク
ス226の各行AO〜A、 15の駆動は、行駆動回路
229によって行われる。LEDマトリクス226の行
駆動は、各行AO〜A15を電気的に切換えて行ういわ
ゆるダイナミック駆動法による。このような基本パネル
220〜240は、水平方向に配列され、各基本パネル
220〜240に設けられているLEDマトリクスは、
第1表示領域を構成する。同様にして、基本パネル25
0〜270に設けられるLEDマトリクス226は第2
表示領域を構成する。
FIG. 3 is a block diagram showing the configuration of the display unit 3 of the embodiment shown in the first figure, and FIG. 4 is an electric circuit diagram showing the configuration of a light emitting diode (hereinafter abbreviated as rLEDJ) matrix included in the display means 3. . The display unit 3 includes a plurality of basic units 2
20 to 270 are combined in a matrix. Each basic unit 220 to 270 is provided with an empty ED matrix as shown in FIG. The LED matrix 226 is arranged with 16 horizontal rows AO to A15 and 16 vertical columns CO to C15, and picture elements DOO and DOI formed by LEDs are arranged at the intersections of these rows AO to A15 and columns CO to C15. , . Each column CO to C1 of such a 16×16 LED matrix 226
5 is driven by a shift drive diagram B236 provided for each basic panel. Each row AO to A, 15 of the 16×16 LED matrix 226 is driven by a row drive circuit 229. Row driving of the LED matrix 226 is performed by a so-called dynamic driving method in which each row AO to A15 is electrically switched. Such basic panels 220 to 240 are arranged in the horizontal direction, and the LED matrix provided in each basic panel 220 to 240 is
A first display area is configured. Similarly, basic panel 25
The LED matrix 226 provided at 0 to 270 is the second
Configure the display area.

第5図は、各基本パネル220〜270において表示を
行うときに必要となる信号を示す波形図である。第5図
(1)〜第5図(4)は、LEDマトリクス226の行
AO〜A15を選択するためのアドレス信号である。第
5図(1)のアドレス信号が最も下位のアドレス信号L
Oを示し、第5図(4)が最も上位であるアドレス信号
L3を示す。これらのアドレス信号が、駆動回路5a〜
5fに含まれるアドレス発生回路14がら導出される。
FIG. 5 is a waveform diagram showing signals necessary for displaying on each of the basic panels 220 to 270. FIG. 5(1) to FIG. 5(4) are address signals for selecting rows AO to A15 of the LED matrix 226. The address signal in FIG. 5 (1) is the lowest address signal L
FIG. 5(4) shows the most significant address signal L3. These address signals are transmitted to drive circuits 5a to 5a.
It is derived from the address generation circuit 14 included in 5f.

各行毎の表示期間内に、水平方向に配列される基本パネ
ル220〜240のLEDマトリクス226によって表
示すべき表示内容に対応する表示データが駆動回路5a
〜5fがら第5図(5)に示すように導出される。表示
データDATAは、水平方向に配列された各基本パネル
220〜240に設けられるシフト駆動回路236内を
、第5図(6)に示すクロック信号CLKに同期して転
送される。第5図(7)は、各シフト駆動回路236に
おいて、転送される表示データDATAをラッチすべき
ことを指示するためのLoad信号を示す。第5図(5
)〜第5図(7)は、時間軸方向に拡大して示す。この
ようにして表示部3に与えられる表示データを表す信号
DATAは、駆動回路5a〜5f内の一対のメモリ回路
9,1゜のうちの一方のストア内容である。メモリ回路
910のうちの他方には制御部4がらの表示データをス
トアすることができる。したがって、第1表示領域であ
る基本パネル220〜2404.:mおいて静止画を表
示するとき、メモリの切換えを短時間で行わなければ、
大画面に対して次に表示すべき画像のための表示データ
をストアすることができる。この一方、第2表示領域で
ある基本パネル250〜270に対しては、駆動図15
fの第1および第2メモリ回N9,10のストア用と読
出用との切換えを短時間で行うことによって、迅速なス
クロール表示などを行うことができる。
During the display period of each row, display data corresponding to the display contents to be displayed by the LED matrix 226 of the basic panels 220 to 240 arranged horizontally is transmitted to the drive circuit 5a.
~5f is derived as shown in FIG. 5(5). The display data DATA is transferred within the shift drive circuit 236 provided in each of the basic panels 220 to 240 arranged in the horizontal direction in synchronization with the clock signal CLK shown in FIG. 5(6). FIG. 5(7) shows a Load signal for instructing each shift drive circuit 236 to latch the transferred display data DATA. Figure 5 (5
) to FIG. 5(7) are shown enlarged in the time axis direction. The signal DATA representing display data given to the display section 3 in this manner is the content stored in one of the pair of memory circuits 9 and 1° in the drive circuits 5a to 5f. Display data from the control unit 4 can be stored in the other of the memory circuits 910. Therefore, the basic panels 220 to 2404, which are the first display areas. : When displaying a still image at m, if the memory is not switched in a short time,
Display data for the next image to be displayed on the large screen can be stored. On the other hand, for the basic panels 250 to 270, which are the second display areas, the drive diagram 15
By switching the first and second memory times N9 and 10 of f between storage and reading in a short time, rapid scrolling display, etc. can be performed.

第6図は第1図示の実施例における表示画面を示す図で
ある。第1表示領域では大画面で静止画を表示し、第2
表示領域ではスクロール表示を行う。このようにして第
7図の従来がらの表示装置51の表示部53におけるよ
うな画像表示を、迅速に行うことができる。
FIG. 6 is a diagram showing a display screen in the embodiment shown in the first figure. The first display area displays still images on a large screen, and the second
Scroll display is performed in the display area. In this way, an image display such as that on the display section 53 of the conventional display device 51 shown in FIG. 7 can be quickly performed.

上述の実施例では、表示手段としてLEDマトリクスに
よるものが使用されているけれども、液晶表示素子や、
陰極線管く略称CRT)などを使用してもよいことは勿
論である。
In the above embodiments, an LED matrix is used as the display means, but a liquid crystal display element,
Of course, a cathode ray tube (abbreviated as CRT) or the like may be used.

また、第1表示領域では静止画を表示し、第2表示領域
ではスクロールを行っているけれども、各表示領域で異
なる速度と方向のスクロールを行ったり、異なった周期
で変化する静止画表示を行ってもよいことは勿論である
In addition, although the first display area displays still images and the second display area scrolls, each display area scrolls at a different speed and direction, and displays still images that change at different intervals. Of course, it is possible.

さらに、複数の表示領域を第1および第2表示領域で代
表させているけれども、他の数の表示領域に本発明を適
用してもよいことは勿論である。
Furthermore, although the plurality of display areas are represented by the first and second display areas, it goes without saying that the present invention may be applied to other numbers of display areas.

発明の効果 以上のように本発明によれば、表示手段によって表示す
べき表示内容が、一対のメモリのうちで、ストア内容を
読出して表示手段によって表示させている一方のメモリ
とは異なる他方のメモリにストアする。他方のメモリに
ストアされたストア内容は、メモリを切換えることによ
って、読出されて表示手段によって表示される。このよ
うな切換えを、表示手段を分割する第1および第2表示
領域毎に個別的に行うことがてきるので、大画面で高機
能の表示を行うことができる。
Effects of the Invention As described above, according to the present invention, the display content to be displayed by the display means is displayed when the display content to be displayed by the display means is displayed in the memory of one of the pair of memories, which is different from the memory whose stored content is read out and displayed by the display means. Store in memory. The stored contents stored in the other memory are read out and displayed by the display means by switching the memories. Since such switching can be performed individually for each of the first and second display areas that divide the display means, highly functional display can be performed on a large screen.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロック図、第2図は
第1図示の実施例における駆動回路の構成を示すブロッ
ク図、第3図は第1図示の実施例における表示部の構成
を示すブロック図、第4図は第3図の基本パネルに設け
られるLED7トリクスの構成を示す電気回路図、第5
図は第3図の基本パネルに与えられる信号を示す波形図
、第6図は第1図示の実施例による表示画面を示す図、
第7図は従来からの表示装置51の斜視図、第8図は従
来からの表示装置51の構成を示すブロック図である。 1・・・表示装置、2・・・入力部、3・・・表示部、
3a〜3f・・・表示領域、4・・・制御部、5・・・
出力部、5a〜5f・・・駆動回路、6・・・データバ
ス、7・・第1ライン、8・・・第2ライン、9・・・
第1メモリ回路、10・・・第2メモリ回路、11・・
入力切換回路、12・・出力切換回路、13・パラレル
/シリアル変換回路、14・アドレス発生回路 代理人  弁理士 画数 圭一部 第4図 O 第 図
FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a block diagram showing the configuration of a drive circuit in the embodiment shown in the first diagram, and FIG. 3 is a configuration of a display section in the embodiment shown in the first diagram. FIG. 4 is an electric circuit diagram showing the configuration of the LED 7 trix provided on the basic panel of FIG. 3, and FIG.
FIG. 6 is a waveform diagram showing the signal applied to the basic panel in FIG. 3; FIG. 6 is a diagram showing the display screen according to the embodiment shown in FIG. 1;
FIG. 7 is a perspective view of a conventional display device 51, and FIG. 8 is a block diagram showing the configuration of the conventional display device 51. 1... Display device, 2... Input section, 3... Display section,
3a to 3f...display area, 4...control unit, 5...
Output section, 5a to 5f...drive circuit, 6...data bus, 7...first line, 8...second line, 9...
First memory circuit, 10... Second memory circuit, 11...
Input switching circuit, 12...Output switching circuit, 13.Parallel/serial conversion circuit, 14.Address generation circuit Agent Patent attorney Keiichi Figure 4O Figure

Claims (1)

【特許請求の範囲】 一画面が第1表示領域および第2表示領域に分割される
表示手段と、 表示手段の第1表示領域によつて表示すべき第1表示内
容を表す信号と、第2表示領域によつて表示すべき第2
表示内容を表す信号とを発生する手段と、 第1表示内容をストアするための一対の第1および第2
メモリを有し、前記信号発生手段からの信号に応答し、
第1および第2メモリのうちから切換えられる一方のメ
モリに第1表示内容をストアし、他方のメモリからスト
ア内容を読出して第1表示領域に表示させる第1駆動手
段と、 第2表示内容をストアするための一対の第3および第4
メモリを有し、前記信号発生手段からの信号に応答し、
第3および第4メモリのうちから切換えられる一方のメ
モリに第2表示内容をストアし、他方のメモリからスト
ア内容を読出して第2表示領域に表示させる第2駆動手
段と、 第1駆動手段におけるメモリの切換えと、第2駆動手段
におけるメモリの切換えとを個別的に行うための手段と
を含むことを特徴とする表示装置。
[Claims] Display means in which one screen is divided into a first display area and a second display area; a signal representing a first display content to be displayed by the first display area of the display means; The second to be displayed by the display area
a pair of first and second signals for storing the first display content; and a pair of first and second signals for storing the first display content.
having a memory and responsive to a signal from the signal generating means;
a first driving means for storing a first display content in one of the first and second memories, which is switched between the first and second memories, and for reading the stored content from the other memory and displaying the stored content in the first display area; A pair of 3rd and 4th to store
having a memory and responsive to a signal from the signal generating means;
a second driving means for storing the second display contents in one of the third and fourth memories, which is switched between the third and fourth memories, and reading out the stored contents from the other memory and displaying the stored contents in the second display area; A display device comprising means for individually switching the memory and switching the memory in the second driving means.
JP2166187A 1990-06-25 1990-06-25 Display device Expired - Lifetime JPH087564B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2166187A JPH087564B2 (en) 1990-06-25 1990-06-25 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2166187A JPH087564B2 (en) 1990-06-25 1990-06-25 Display device

Publications (2)

Publication Number Publication Date
JPH0455892A true JPH0455892A (en) 1992-02-24
JPH087564B2 JPH087564B2 (en) 1996-01-29

Family

ID=15826695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2166187A Expired - Lifetime JPH087564B2 (en) 1990-06-25 1990-06-25 Display device

Country Status (1)

Country Link
JP (1) JPH087564B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59121386A (en) * 1982-12-28 1984-07-13 松下電器産業株式会社 Display unit
JPH01140197A (en) * 1987-11-26 1989-06-01 Matsushita Electric Works Ltd Display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59121386A (en) * 1982-12-28 1984-07-13 松下電器産業株式会社 Display unit
JPH01140197A (en) * 1987-11-26 1989-06-01 Matsushita Electric Works Ltd Display device

Also Published As

Publication number Publication date
JPH087564B2 (en) 1996-01-29

Similar Documents

Publication Publication Date Title
US5699076A (en) Display control method and apparatus for performing high-quality display free from noise lines
KR920000355B1 (en) Color display device
US5495266A (en) Still picture display apparatus and external storage device used therein
US4740786A (en) Apparatus for driving liquid crystal display
JP3710728B2 (en) Liquid crystal drive device
US6307531B1 (en) Liquid crystal display having driving integrated circuits in a single bank
JPH0147797B2 (en)
JPH05181431A (en) Liquid crystal dlsplay data controller
JPH0455892A (en) Display device
JPS58193583A (en) Sign generator for raster scan display and sign rotation
JPH08211849A (en) Display control device
JPH08202310A (en) Screen driving circuit
US5767831A (en) Dot-matrix display for screen having multiple portions
JPS5836779B2 (en) Display device with continuous character movement function
JPH04275592A (en) Liquid crystal display device
JP2001249644A (en) Liquid crystal display device
JPH07199864A (en) Display device
JP2599359B2 (en) Display control device
KR100402227B1 (en) Liquid crystal driving device
JPH07334138A (en) Image display device
JP3468652B2 (en) Display control device and display device
KR100213474B1 (en) Memory structure and pixel clock selecting circuit for 3-d graphic processing
JP3319031B2 (en) Display device
JP3124166B2 (en) Display address operation circuit of VRAM
JP2612378B2 (en) LED dot matrix display device and control method thereof