JPH0452975B2 - - Google Patents
Info
- Publication number
- JPH0452975B2 JPH0452975B2 JP60089820A JP8982085A JPH0452975B2 JP H0452975 B2 JPH0452975 B2 JP H0452975B2 JP 60089820 A JP60089820 A JP 60089820A JP 8982085 A JP8982085 A JP 8982085A JP H0452975 B2 JPH0452975 B2 JP H0452975B2
- Authority
- JP
- Japan
- Prior art keywords
- basic system
- basic
- program
- rom
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010187 selection method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 9
- 101150065817 ROM2 gene Proteins 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Description
【発明の詳細な説明】
〔概要〕
異なる基本システムを選択して動作させるシス
テム選択方式であつて、基本システムが格納され
るROMに選択手段を備え、プログラムがロード
されるRAMにロードされたプログラムの基本シ
ステムを指定する指定フラグを格納しておき、選
択手段によつて指定フラグを参照して基本システ
ムを選択指定することにより、異なる基本システ
ムの動作を可能とする。[Detailed Description of the Invention] [Summary] A system selection method for selecting and operating different basic systems, in which a ROM in which the basic system is stored has a selection means, and a program is loaded in a RAM in which the program is loaded. A designation flag designating a basic system is stored, and a selection means refers to the designation flag to select and designate a basic system, thereby making it possible to operate a different basic system.
本発明は、ROMに基本システムが格納されて
いる装置に係り、特に異なる基本システムを選択
して動作させることができるシステム選択方式に
関するものである。
The present invention relates to a device in which a basic system is stored in a ROM, and particularly to a system selection method that allows selecting and operating a different basic system.
ROMに基本システムが格納されている装置で
異なる基本システム、或いは旧システムをROM
の交換なしに動作させることができる方法が望ま
れている。 A device with a basic system stored in ROM may have a different basic system or an old system stored in ROM.
There is a need for a method that can operate without the need for replacement.
第５図に従来例(1)としてROMに基本システム
が格納されている装置のブロツク図を示す。
FIG. 5 shows a block diagram of a device in which a basic system is stored in a ROM as a conventional example (1).
図において、装置１ａはROM２ａ、及び
RAM３ａを備えており、ROM２ａには基本シ
ステムA1が格納され、RAM３ａには基本システ
ムA1に使用されるプログラムがロードされてい
る。 In the figure, device 1a includes ROM2a and
The basic system A 1 is stored in the ROM 2 a, and a program used for the basic system A 1 is loaded into the RAM 3 a.
従つて基本システムA1はRAM３ａに格納され
たプログラムによつて動作する。 Therefore, the basic system A1 operates according to the program stored in the RAM 3a.
また第６図に従来例(2)として初期プログラムロ
ード（Initial Program Load：以下IPLという）
の場合の例をブロツク図で示す。 In addition, Figure 6 shows the conventional example (2), Initial Program Load (hereinafter referred to as IPL).
An example of this case is shown in a block diagram.
図において、６はメインシステムで、IPLを行
うローダ６ａを備えている。ローダ６ａはROM
で構成されている。 In the figure, 6 is a main system, which includes a loader 6a that performs IPL. Loader 6a is ROM
It consists of
７はサブシステムで、ROM２ｂ、及びRAM
３ｂで構成される。ROM２ｂには基本システム
A2が格納されている。RAM３ｂには基本システ
ムA2で使用されるプログラムがロードされる。
８はIPLフアイルである。 7 is a subsystem, ROM2b and RAM
It consists of 3b. ROM2b has the basic system
A 2 is stored. A program used in the basic system A2 is loaded into the RAM 3b.
8 is an IPL file.
従つてIPLを行う時は、ローダ６ａはIPLフア
イル８よりプログラムを読み出してサブシステム
７へ送ると、ROM２ｂを経てRAM３ｂへロー
ドされる。 Therefore, when performing IPL, the loader 6a reads a program from the IPL file 8, sends it to the subsystem 7, and loads it into the RAM 3b via the ROM 2b.
更に第７図に従来例(3)として割込受付処理の場
合の例を示す。 Furthermore, FIG. 7 shows an example of interrupt reception processing as a conventional example (3).
図において、装置１ｃはCPU９、ROM２ｃ、
及びRAM３ｃを備えている。ROM２ｃには基
本システムA3、及び割込受付処理部αが格納さ
れている。RAM３ｃには基本システムA3で使用
されるプログラムがロードされる。 In the figure, the device 1c includes a CPU 9, a ROM 2c,
and RAM3c. A basic system A 3 and an interrupt reception processing section α are stored in the ROM 2c. Programs used in the basic system A3 are loaded into the RAM 3c.
従つて他からの割込信号がCPU９に入力され
てROM２ｃに送られると、割込受付処理部αに
よつて処理される。 Therefore, when an interrupt signal from another device is input to the CPU 9 and sent to the ROM 2c, it is processed by the interrupt reception processing section α.
上記従来方法によれば、従来例(1)の場合に異な
る基本システムを動作させるためには、ROM２
ａを交換して対処しなければならない。
According to the above conventional method, in order to operate a different basic system in the case of conventional example (1), ROM2
You must deal with this by replacing a.
従来例(2)の場合に異なる基本システムのプログ
ラムをIPLして使用するためには、ROM２ｂの
交換、及びローダ６ａの改造で対処しなければな
らない。 In the case of conventional example (2), in order to IPL and use a program of a different basic system, it is necessary to replace the ROM 2b and modify the loader 6a.
また従来例(3)の場合にはCPU７からの割込み
信号は割込み処理部αによつて処理され、１個の
基本システムに対して１個の割込受付処理部αが
存在するのみである。従つて割込受付処理の異な
る基本システムを動作させるためには、ROM２
ｃを交換して対処しなければならない。 Further, in the case of conventional example (3), the interrupt signal from the CPU 7 is processed by the interrupt processing section α, and there is only one interrupt reception processing section α for one basic system. Therefore, in order to operate a basic system with different interrupt reception processing, ROM2
You must deal with this by replacing c.
従つて何れの場合にも夫々の異なる基本システ
ムが格納されたROMに交換しなければならない
という問題点がある。 Therefore, in either case, there is a problem in that the ROM must be replaced with a ROM in which a different basic system is stored.
第１図において、２は複数の基本システムを記
憶し、且つ該基本システムを選択する選択手段４
を記憶する第１の記憶部で、ROMで構成され
る。
In FIG. 1, reference numeral 2 denotes a selection means 4 that stores a plurality of basic systems and selects the basic system.
The first storage unit stores the information, and is composed of ROM.
３は基本システムに使用されるプログラムがロ
ードされると共に、ロードされたプログラムの基
本システムが指定フラグ５に指定される第２の記
憶部３で、RAMで構成される。 Reference numeral 3 denotes a second storage unit 3, into which a program used for the basic system is loaded, and in which the basic system of the loaded program is designated by a designation flag 5, and is composed of a RAM.
従つて選択手段４は指定フラグ５を参照して指
定フラグ５の指定する基本システムを選択するよ
うに構成されている。 Therefore, the selection means 4 is configured to refer to the designation flag 5 and select the basic system designated by the designation flag 5.
複数の基本システムのプログラムの何れかが第
２の記憶部２にロードされ、その基本システムを
使用する時に、選択手段４は指定フラグ５を参照
し、第２の記憶部２の指定フラグ５の指定に基い
て第１の記憶部１の基本システムを選択すること
により、異なる基本システムをROMの交換をし
ないで使用することができる。
When any of the programs of a plurality of basic systems is loaded into the second storage unit 2 and the basic system is used, the selection means 4 refers to the designation flag 5 and selects the designation flag 5 of the second storage unit 2. By selecting the basic system of the first storage unit 1 based on the designation, a different basic system can be used without replacing the ROM.
以下、本発明の一実施例を第２図のブロツク図
を参照して説明する。第５図と同一符号は同一対
象物を示す。第２図において第１図に対応するも
のは１点鎖線で囲んで示している。
Hereinafter, one embodiment of the present invention will be described with reference to the block diagram of FIG. The same symbols as in FIG. 5 indicate the same objects. In FIG. 2, parts corresponding to those in FIG. 1 are surrounded by a dashed line.
ROM２０ａは、IPLをRAM３０ａにロードす
るローダ１１、基本システムA1，B1、及び基本
システム選択部４ａが格納されている。 The ROM 20a stores a loader 11 that loads the IPL into the RAM 30a, basic systems A 1 and B 1 , and a basic system selection section 4a.
RAM３０ａは、使用される基本システムのプ
ログラムがロードされると共に、そのプログラム
の基本システムA1，B1の何れかが指定フラグ５
ａに指定される。 The RAM 30a is loaded with the program of the basic system to be used, and either the basic system A 1 or B 1 of the program is set to the designated flag 5.
designated as a.
基本システム選択部４ａは、ローダ１１による
RAM３０ａへのIPLが終了すると起動し、RAM
３０ａの指定フラグ５ａを参照して、指定フラグ
５ａに指定された基本システムA1，B1の何れか
を選択して起動させる。 The basic system selection section 4a is based on the loader 11.
When the IPL to RAM30a is completed, it starts and the RAM
With reference to the designation flag 5a of 30a, one of the basic systems A 1 and B 1 designated by the designation flag 5a is selected and activated.
このような構成及び機能を有するので、使用さ
れる基本システムA1，B1の何れかのIPLがRAM
３０ａにロードされ、その基本システムが指定フ
ラグ５ａに指定されると、基本システム選択部４
ａは指定フラグ５ａを参照し、指定された基本シ
ステムA1，B1の何れかを選択して起動させる。 With such a configuration and function, the IPL of either the basic system A 1 or B 1 used is RAM
30a and the basic system is designated in the designation flag 5a, the basic system selection unit 4
A refers to the designation flag 5a, selects and starts either the designated basic system A 1 or B 1 .
このようにして異なる基本システムを選択して
使用することができる。 In this way different basic systems can be selected and used.
次に異なる実施例(1)を第３図のブロツク図に示
す。第６図と同一符号は同一対象物を示す。第３
図において第１図に対応するものは１点鎖線で囲
んで示している。 Next, a different embodiment (1) is shown in the block diagram of FIG. The same symbols as in FIG. 6 indicate the same objects. Third
In the figure, parts corresponding to FIG. 1 are shown surrounded by a dashed line.
７ａはサブシステムで、ROM２０ｂ、及び
RAM３０ｂで構成される。ROM２０ｂには基
本システムA2，B2が格納されている。RAM３０
ｂには基本システムA2，B2の何れかに使用され
るプログラムがロードされる。 7a is a subsystem, which includes ROM20b and
It is composed of RAM30b. Basic systems A 2 and B 2 are stored in the ROM 20b. RAM30
A program used in either basic system A 2 or B 2 is loaded into b.
RAM３０ｂは、使用される基本システムA2，
B2の何れかのプログラムがロードされると共に、
そのプログラムの基本システムが指定フラグ５ｂ
に指定される。 The RAM 30b is used for the basic system A 2 ,
When one of the programs in B 2 is loaded,
The basic system of the program is specified flag 5b
specified.
ローダ４ｂは、メインシステム６のローダ６ａ
に対応するインタフエース、即ち、基本システム
A2のインタフエースを有し、メインシステム６
から送られるIPLをRAM３０ｂへロードする機
能、及び起動させる基本システムを指定フラグ５
ｂの指定を参照して選択する機能を有する。 The loader 4b is the loader 6a of the main system 6.
The interface corresponding to, i.e., the basic system
A 2 interfaces, main system 6
Flag 5 specifies the function to load the IPL sent from from to RAM30b and the basic system to start.
It has a function to select by referring to the specification of b.
従つてIPLを行う時は、ローダ６ａはIPLフア
イル８より所定の基本システムのプログラムを読
み出してサブシステム７ａへ送ると、ROM２０
ｂのローダ４ｂは基本システムA2，B2の種類に
関係なくIPLをRAM３０ｂへロードする。 Therefore, when performing IPL, the loader 6a reads a predetermined basic system program from the IPL file 8 and sends it to the subsystem 7a.
The loader 4b of B loads the IPL into the RAM 30b regardless of the types of the basic systems A 2 and B 2 .
IPL終了後、ローダ４ｂは指定フラグ５ｂを参
照して指定された基本システムA2，B2の何れか
を選択して起動させる。 After the IPL ends, the loader 4b refers to the designation flag 5b, selects and starts the designated basic system A 2 or B 2 .
このようにしてサブシステム７ａの基本システ
ムが異なつても、メインシステム６側のローダ６
ａを変更することなく、IPLを基本システムの種
類に関係なく行うことができ、異なる基本システ
ムの動作が可能となる。 In this way, even if the basic system of the subsystem 7a is different, the loader 6 on the main system 6 side
IPL can be performed regardless of the type of basic system without changing a, and operation of different basic systems becomes possible.
更に異なる実施例(2)を第４図のブロツク図に示
す。第７図と同一符号は同一対象物を示す。第４
図において第１図と対応するものは１点鎖線で囲
んで示している。装置１０ｃはCPU９、ROM２
０ｃ、及びRAM３０ｃを備えている。 A further different embodiment (2) is shown in the block diagram of FIG. The same symbols as in FIG. 7 indicate the same objects. Fourth
In the figure, parts corresponding to those in FIG. 1 are surrounded by a dashed line. Device 10c has CPU9 and ROM2
0c, and RAM30c.
ROM２０ｃは、２個の基本システムA3，B3、
この基本システムに対応する割込受付処理部α，
β、及び割込制御部４ｃが格納されている。 The ROM20c has two basic systems A 3 , B 3 ,
Interrupt reception processing unit α corresponding to this basic system,
β, and an interrupt control unit 4c are stored.
割込制御部４ｃは、割込信号がきた時に、
RAM３０ｃの指定フラグ５ｃを参照し、指定フ
ラグ５ｃに指定された基本システムA3，B3の割
込受付処理部α，βの何れかを選択して割込通知
を送る。 The interrupt control unit 4c, when an interrupt signal arrives,
Referring to the designation flag 5c of the RAM 30c, one of the interrupt reception processing units α and β of the basic systems A 3 and B 3 designated by the designation flag 5c is selected and an interrupt notification is sent.
RAM３０ｃは、使用される基本システムA3，
B3のプログラムがロードされると共に、そのプ
ログラムの基本システムを指定する指定フラグ５
ｃが記憶される。 RAM30c is used for the basic system A 3 ,
The program B3 is loaded, and the specification flag 5 that specifies the basic system of that program is loaded.
c is stored.
指定フラグ５ｃは、RAM３０ｃにロードされ
たプログラムの基本システムを指定するフラグで
ある。 The designation flag 5c is a flag that designates the basic system of the program loaded into the RAM 30c.
このような構成及び機能を有するので、割込信
号が送られてきた時の作用を説明すると、
まず割込信号がROM２０ｃへ送られる。 Since it has such a configuration and function, the operation when an interrupt signal is sent will be explained. First, the interrupt signal is sent to the ROM 20c.
すると割込制御部４ｃはRAM３０ｃの指定
フラグ５ｃを参照する。 Then, the interrupt control unit 4c refers to the designation flag 5c of the RAM 30c.
指定フラグ５ｃに指定されているのが基本シ
ステムＡ，Ｂの何れであるかによつて、割込受
付処理部α，βの何れかへ割込通知を送る。 Depending on whether the basic system A or B is designated by the designation flag 5c, an interrupt notification is sent to either the interrupt acceptance processing unit α or β.
このようにして異なる基本システムに対する割
込処理を行うことができる。 In this way, interrupt processing for different basic systems can be performed.
また割込受付処理のみが異なり、他の基本シス
テムは同一である場合にも有効である。 It is also effective even when only the interrupt reception processing is different and the other basic systems are the same.
以上説明したように本発明によれば、異なる基
本システムをROMの交換をしないで使用するこ
とができるという効果がある。
As explained above, according to the present invention, there is an effect that different basic systems can be used without replacing the ROM.
第１図は本発明の原理ブロツク図、第２図は本
発明による実施例を示すブロツク図、第３図及び
第４図は本発明の異なる実施例(1)及び(2)を示すブ
ロツク図、第５図〜第７図は従来例(1)〜(3)を示す
ブロツク図である。
図において、２は第１の記憶部、２ａ〜２ｃ，
２０ａ〜２０ｃはROM、３は第２の記憶部、３
ａ〜３ｃ，３０ａ〜３０ｃはRAM、４は選択手
段、４ａは基本システム選択部、４ｂ，６ａ，１
１はローダ、４ｃは割込制御部、５，５ａ〜５ｃ
は指定フラグ、６はメインシステム、７，７ａは
サブシステム、８はIPLフアイル、９はCPU、
A1〜A3，B1〜B3は基本システム、α，βは割込
受付処理部を示す。
Fig. 1 is a block diagram of the principle of the present invention, Fig. 2 is a block diagram showing an embodiment of the invention, and Figs. 3 and 4 are block diagrams showing different embodiments (1) and (2) of the invention. , FIGS. 5 to 7 are block diagrams showing conventional examples (1) to (3). In the figure, 2 is a first storage unit, 2a to 2c,
20a to 20c are ROMs, 3 is a second storage unit, 3
a to 3c, 30a to 30c are RAMs, 4 is a selection means, 4a is a basic system selection section, 4b, 6a, 1
1 is a loader, 4c is an interrupt control unit, 5, 5a to 5c
is the specified flag, 6 is the main system, 7 and 7a are the subsystems, 8 is the IPL file, 9 is the CPU,
A 1 to A 3 and B 1 to B 3 represent the basic system, and α and β represent interrupt reception processing units.
Claims (1)
ステムを選択する選択手段４を記憶する第１の記
憶部２と、 該基本システムに使用されるプログラムがロー
ドされると同時に該プログラムの基本システムが
指定フラグ５に指定される第２の記憶部３とを備
え、 該複数の基本システムのプログラムの何れかが
該第２の記憶部３にロードされ、該プログラムの
基本システムを使用する時に、前記選択手段４は
前記指定フラグ５を参照し、該指定フラグ５の指
定に基いて前記第１の記憶部２の基本システムを
選択することを特徴とするシステム選択方式。 ２ 前記選択手段４は、他から送られる割込信号
に基いて割込受付処理を行う基本システムを選択
することを特徴とする特許請求の範囲第１項記載
のシステム選択方式。[Claims] 1. A first storage unit 2 that stores a plurality of basic systems and a selection means 4 that selects the basic system; and a second storage unit 3 in which the basic system of the program is designated by the designation flag 5, any of the programs of the plurality of basic systems is loaded into the second storage unit 3, and the basic system of the program is When using the system selection method, the selection means 4 refers to the designation flag 5 and selects the basic system of the first storage unit 2 based on the designation of the designation flag 5. 2. The system selection method according to claim 1, wherein the selection means 4 selects a basic system that performs interrupt reception processing based on an interrupt signal sent from another.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8982085A JPS61248137A (en) | 1985-04-25 | 1985-04-25 | System selecting system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8982085A JPS61248137A (en) | 1985-04-25 | 1985-04-25 | System selecting system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61248137A JPS61248137A (en) | 1986-11-05 |
| JPH0452975B2 true JPH0452975B2 (en) | 1992-08-25 |
Family
ID=13981386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8982085A Granted JPS61248137A (en) | 1985-04-25 | 1985-04-25 | System selecting system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61248137A (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6442785A (en) * | 1987-08-10 | 1989-02-15 | Hitachi Maxell | Ic card and system for processing information |
| JPH01205246A (en) * | 1988-02-10 | 1989-08-17 | Mitsubishi Electric Corp | Arithmetic controller |
| JPH0486894A (en) * | 1990-07-31 | 1992-03-19 | Sanyo Electric Co Ltd | Multiple screen display device |
| JPH08166882A (en) * | 1994-12-12 | 1996-06-25 | Nec Corp | Address space management system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58205259A (en) * | 1982-05-25 | 1983-11-30 | Taiko Denki Seisakusho:Kk | Computer system incorporated with plural oss in one auxiliary storage device |
-
1985
- 1985-04-25 JP JP8982085A patent/JPS61248137A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58205259A (en) * | 1982-05-25 | 1983-11-30 | Taiko Denki Seisakusho:Kk | Computer system incorporated with plural oss in one auxiliary storage device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61248137A (en) | 1986-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0452975B2 (en) | ||
| JPS6351301B2 (en) | ||
| JPS6358536A (en) | Microcomputer system | |
| JPH0452974B2 (en) | ||
| JPS6048776B2 (en) | Combined calling method for programs in storage devices | |
| JPH02253440A (en) | Time division multitask execution device | |
| JPS61250741A (en) | Task control system | |
| JPS62231360A (en) | Ipl control system | |
| JPH01266656A (en) | Message managing system | |
| JPH0640312B2 (en) | Program interface method | |
| JPH05224894A (en) | Switching system for os | |
| JPH01246635A (en) | Task switching system | |
| JP2960421B2 (en) | File operation device | |
| JP2757768B2 (en) | Database condition retrieval result inheritance method in conversation processing | |
| JP2822728B2 (en) | Computer system | |
| JP2584082B2 (en) | High-speed interrupt processing device | |
| JPS6217838A (en) | Control system for map of control storage device | |
| JP2000035882A (en) | Method for dynamic change of function calling sequence | |
| JPH03237529A (en) | Memory maintenance system dependent upon online of information processor | |
| JPS6234251A (en) | File restoration system | |
| JPS58221426A (en) | Method for loading program | |
| JPH04299425A (en) | Program loading system | |
| JP2002189762A (en) | System and method for transferring cad drawing data | |
| JPS6371761A (en) | System for defining system condition of online system | |
| JPH03147149A (en) | Update control system for data file |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |