JPH0452970B2 - - Google Patents

Description

【発明の詳細な説明】 〔概要〕 多精度の符号付２進数の除算方式である。２進
数を固定長語に分割して、該部分ごとの演算によ
つて任意のビツト長の２進数除算を行うために、
該部分の被除数と除数間の加減算を行つて、その
結果の左１ビツトシフト及び符号ビツト等を出力
する２種類の命令を設ける。該命令のみの組み合
わせの繰り返し実行により、比較的簡単な回路構
成によつて、多精度（任意のビツト長）の符号付
２進数の除算を効率良く実行する。

〔産業上の利用分野〕

本発明は、計算機システム等における、任意長
多精度の符号付２進数の除算方式に関する。

公知のように、計算機は通常例えば32ビツト程
度の情報を１語として、各種の制御及び処理単位
として構成されたものが多い。そのばいいに、符
号付２進数（又は２進整数）も、同じ長さの１語
又は２語で表され、そのようなビツト長で表され
る数の除算その他の演算命令は標準の命令セツト
として準備される。

近年、計算機の利用分野の拡大に伴い、より高
精度の整数演算、即ち64ビツト程度より長いビツ
ト長を使つて表す必要のある符号付２進数に対す
る演算の需要が高まつてきた。

〔従来の技術と発明が解決しようとする問題点〕 計算機において、既存の除算命令で処理できる
ビツト長より長い符号付２進数の除算を行う場合
には、例えば、該２進数の被除数及び除数を、そ
の計算機の加減算命令等で扱うことのできるビツ
ト長（例えば32ビツト）に分割し、この分割した
各部分ごとに実行する加減算及びシフトを主要部
とする、公知の論理のプログラムによつて処理す
る。

該プログラムの論理は公知のように、通常の筆
算による除算における、除数を被除数の最高有効
桁かそれより１桁下がつた上位桁へシフトして、
被除数から減じ、結果を新たな被除数として同様
の減算を行う処理を基本とする。

この処理を、２進数について行う場合には、例
えば除数と被除数の、符号ビツトを除くビツトを
左（上位桁方向）へシフトして、最上位の‘1'ビ
ツトが最左の数値桁になるように整列した後、両
者の符号に応じて、例えば両者同符号であれば、
上記シフト後の被除数から除数を減じ、結果を１
ビツト左へシフトしたものを新たな被除数とよる
処理として構成される。

従つて、そのような演算を実行するプログラム
の主要部は、４語長の２進数の場合を例として第
３図ａに示すように、各語（図において、被除数
をX₁〜X₄、除数をY₁〜Y₄とする）についての４
ステツプの加減算（ステツプ１〜４）の後に続
く、各語の１ビツト左シフトのステツプ（ステツ
プ５〜８）からなる。なお、ステツプ９は繰り返
し処理の終了の判定を行う分岐命令のステツプで
ある。

以上のように、従来の処理方式によれば、被除
数を分割した各部分ごとに、シフト命令の実行を
要するので、処理時間が長くなるという問題があ
つた。

本発明は、命令ステツプ数を短縮でき、且つ少
数の種類の命令によつて、任意の長さの２進数の
除算に、容易に対応できるようにした符号付２進
数除算方式を目的とする。

〔問題点を解決するための手段〕

第１図は、本発明の構成を示すブロツク図であ
る。

図において、１０は被除数の部分を保持するレ
ジスタの１個、１１は除数の部分を保持するレジ
スタの１個、１４は加減算器、１２は加減算器１
４の被加減数を保持する入力レジスタ、１３は加
減数を保持する入力レジスタ、１５はシフタ、１
６は符号レジスタ、１７は演算指定レジスタ、１
８は指定保持レジスタ、１９はキヤリイレジスタ
である。

〔作用〕

前記のように有効桁により整列した被除数及び
除数が、例えば32ビツト語に分割されて、その被
除数の１語がレジスタ１０、除数の対応する桁位
置の１語のレジスタ１１にある。

第１の命令において、レジスタ１０の内容が入
力レジスタ１２に、レジスタ１１の内容が入力レ
ジスタ１３にセツトされ、加減算器１４が、制御
線２０から入力する演算指定レジスタ１７の内容
による加算又は減算指定に従つて、入力レジスタ
１２，１３の内容について、指定の演算を実行す
る。

演算結果はシフタ１５によつて、１ビツト上位
方向（左）へシフトされ、下位32ビツト（最下位
ビツトは‘0'によつて、レジスタ１０を置き換え
る。又シフト結果の最上位ビツトは符号レジスタ
１６に保持される。

先の演算におけるキヤリイは、キヤリイレジス
タ１９に保持される。

又、演算指定レジスタ１７には符号指定レジス
タ２１のビツトと符号レジスタ１６のビツトの排
他的論理和がセツトされ、指定保持レジスタ１８
には演算指定レジスタ１７の以前の内容が保存さ
れる。

第２の命令においては、加減算器１４が、指定
保持レジスタ１８によつて指定される加算又は減
算を、入力レジスタ１２，１３及びキヤリイレジ
スタ１９の３入力について実行し、演算結果を１
ビツト左シフトした下位32ビツトのうちの、上位
31ビツトと最下位ビツトとして符号レジスタ１６
のビツトによつて、被除数レジスタ１０を置き換
える。

第２の命令のその他の機能は、指定保持レジス
タ１８が更新されずに前の値を維持する他は、前
記の第１の命令の場合と同様とする。

これらの命令を使つて、被除数レジスタ１０及
び除数レジスタ１１によつて代表して示すように
固定長のレジスタに分割して保持される被除数及
び除数の、最下位桁位置の語について第１の命令
を実行し、その他の各語について下位から上位桁
へ向かつて順次第２の命令を実行する。

以上のシーケンスを反復することにより、第１
の命令実行時の演算指定レジスタ１７のビツト値
の列から商を得ることができる。

このようにすると、各語の加減算とその結果の
左シフトが１命令で完了すると共に、下位桁の演
算結果が順次自動的に波及されることによつて、
任意ビツト長の２進数についての、除算のための
加減算を、前記２種の命令のみで構成することが
可能になる。

〔実施例〕

第２図は、第１図の構成によつて実現される命
令の制御の詳細処理の流れを示す図である。

第２図は第１の命令（DX命令とする）と第２
の命令（DDX命令とする）の制御を示し、実行
が開始されると制御処理のステツプ２８で、命令
が識別される。

DX命令の場合には、ステツプ３０で、予め設
定されている演算指定レジスタ１７の内容
（ARITHOPとする）によつて加減算器１４の演
算を指定する。例えば第１図の制御線２０の‘1'
信号によつて減算を指定するとすると、
ARITHOP＝１によつて、ステツプ３１の減算、
ARITHOP＝０によつてステツプ３２の加算が
実行される。

ステツプ３１及び３２の加減算は入力レジスタ
１２及び１３の内容（それぞれｄ及びＳとする）
について実行され、ステツプ３１の場合は、ｄと
Ｓの２の補数を加える公知の方法によりｄ−Ｓの
演算が実行され、ステツプ３２の場合にはｄ＋Ｓ
が実行される。

DDX命令の場合には、ステツプ４０で、指定
保持レジスタ１８の内容（ARITHDとする）に
よつて、加減算器１４の演算が指定され、
ARITHD＝１であれば、ステツプ４１における
減算、０であればステツプ４２の加算が実行され
る。

ステツプ４１，４２の加減算はｄ，Ｓ及びキヤ
リイレジスタ１９の内容（CRYとする）の３入
力について実行され、ステツプ４１の場合はｄ−
Ｓ＋CRY、ステツプ４２の場合はｄ＋Ｓ＋CRY
が行われる。

以上の演算結果のキヤリイビツトは、ステツプ
３３でキヤリイレジスタ１９に保持される。

ステツプ３４で、演算結果のキヤリイを除く32
ビツトが、シフタ１５によつて左へ１ビツトシフ
トされ、ステツプ２９の命令識別を経て、DX命
令の場合にはステツプ３５において、シフト結果
の下位31ビツトに‘0'を最下位ビツトとした32ビ
ツトによつて、現に被演算語となつている、被除
数語を保持するレジスタ１０の内容を置き換え
る。

又、ステツプ３６で、ARITHOPが指定保持
レジスタ１８に転送されて新たなARITHDとさ
れる。

DDX命令の場合にはステツプ４５において、
シフト結果の下位31ビツトに、符号レジスタ１６
の内容（AOPとする）を最下位ビツトとして付
加した値によつて、レジスタ１０の内容を置き換
える。

シフトによつて押し出される、演算結果の符号
ビツト（最上位ビツト）は、ステツプ３８で新た
なAOPとして符号レジスタ１６に設定される。

又、ステツプ３７で、AOPへ入力する値と符
号指定レジスタ２１の内容（NEGAとする）と
の排他的論理和の否定値が、新たなARITHOP
ビツトとして、演算指定レジスタ１７に設定され
て、DX又はDDX命令の実行を終わる。

以上の機能を実行するDX及びDDX命令を使用
して、公知の引き放し法の除算論理により、１語
長より長い符号付２進数の除算を行う場合には、
前記のように被除数及び除数を整列して、それら
を所要のレジスタに分割して保持し、演算レジス
タ１７に最初のARITHOP値として、被除数と
除数が同符号の場合は‘1'（減算の指定）、異符号
の場合は‘0'を設定し、符号指定レジスタ２１に
除数の符号ビツト値を設定した後、両命令からな
るプログラムを実行する。

このプログラムは、第３図ｂに４語長の２進数
の場合を例として示すように、被除数及び除数の
４語を、下位桁部分からそれぞれX₁〜X₄及びY₁
〜Y₄とすると、X₁，Y₁についてDX命令を実行
し、次にX₂，Y₂〜X₄，X₄について順次DDX命
令を実行するシーケンスを、所要回数繰り返すよ
うに構成する。

このシーケンスにより、最初にARITHOPに
設定した値によつて定まる加算又は減算が、下位
桁から上位桁へ順次実行され、その結果被除数と
除数との全体の加算又は減算が行われて、結果を
１ビツト左シフトしたものが、新たな被除数とな
り、最上位の演算結果の符号とNEGAの値によ
つて次のシーケンスが加算か減算か決定されて
ARITHOPに設定されることは、前記２種の命
令の機能から明らかである。従つて、このシーケ
ンスにより、除算処理の主要部が構成される。

このシーケンスは、第３図ａの従来のシーケン
スに対応する処理であり、明らかに処理ステツプ
は略1/2になる。

〔発明の効果〕

以上の説明から明らかなように、本発明によれ
ば、計算機システムにおける、任意長の多精度２
進数の除算が、２種の命令によつて、効率よく処
理されるようになるという著しい工業的効果があ
る。

【図面の簡単な説明】

第１図は本発明の実施例構成ブロツク図、第２
図は本発明命令の処理の流れ図、第３図は除算処
理の説明図である。 図において、１２，１３は入力レジスタ、１４
は加減算器、１５はシフタ、１６は符号レジス
タ、１７は演算指定レジスタ、１８は指定保持レ
ジスタ、１９はキヤリイレジスタ、２１は符号指
定レジスタ、２８〜３８，４０〜４２，４５は処
理のステツプを示す。

Claims (1)

1. 【特許請求の範囲】 １ 符号付２進数の除算に際し、 所定のビツト長の符号付２進数の被除数語１０
   及び除数語１１について、指定の加算又は減算を
   実行し、該演算結果を上位桁方向へ１ビツトだけ
   シフト１５した値によつて該被演算語１０を置き
   換え、及び該演算結果の符号ビツト１６及びキヤ
   リイ１９を出力する第１の命令、 及び、該被除数語１０、該除数語１１及びキヤ
   リイ１９について、加算及び減算のうち指定の演
   算１４を実行し、該演算結果を上位桁方向へ１ビ
   ツトだけシフト１５して、最下位ビツトを符号ビ
   ツト出力で置換した値によつて該被演算語１０を
   置き換え、及び該演算結果の符号ビツト１６及び
   キヤリイ１９を出力する第２の命令を設け、 符号付２進数の被除数及び除数を、それぞれ上
   記ビツト長の被除数語及び除数語に分割し、最下
   位桁位置の該被除数語及び除数語について第１の
   命令を実行し、 次に、該最下位桁の被除数語を除く各被除数語
   と、該被除数語に対応する桁位置の除数語とにつ
   いて、下位桁の語から最上位桁の語まで順次第２
   の命令を実行するプログラムを構成し、 該プログラムを所定条件の成立まで繰り返し実
   行するように構成されていることを特徴とする符
   号付２進数除算方式。