JPH0449402A - プログラマブルコントローラの二重化システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ 〔産業上の利用分野〕 本発明は、プラントシステム制御用として利用でき、シ
ステムダウンによる制御の中断を防止したプログラマブ
ルコントローラの二重化システムに関する。

〔従来の技術〕

従来より、プログラマブルコントローラ（以下、「コン
トローラ」と呼ぶ）を用いたプラントンステム制御では
、コントローラのシステムダウンが許されないような場
合には、予備のコントローラを準備しておぎ稼働中のコ
ントローラに故障が発生した時に予備のコントローラで
その制御を継続できるように２台のコントローラを二重
化したシステムか用いられる。

かかる二重化システムの構成例を第９図に示す。

同図に示すように従来の二重化システムは、２台のコン
トローラ１，２の間に二重化ユニット３が配置され、そ
の間が各種データバスにて接続され、各コントローラ１
，２はＩ１０バス４ａ。

４ｂを介して接続されるＩ１０ユニット５ａ。

５ｂとデータの入出力を行うと共に、二重化ユニット３
とトラッキングデータ等の送受信を行う。

二重化ユニット３は、監視部６．二重化制御部７バツフ
アメモリ８から構成される。

以下、コントローラ１が稼働系で、コントローラ２が待
機系であるとして説明する。二重化ユニット３の監視部
６には、各コントローラ１，２の動作状態を示すステー
タス信号が、各コントローラ１，２と監視部６とをそれ
ぞれ接続するステタスバス９ａ、９ｂを介して伝送され
、また制御引継ぎ時のトラッキングデータとなる稼働系
のコントローラ１の制御結果が周期的に二重化ユニット
３のバッファメモリ８にデータバス１０ｇを介して伝送
され書込まれる。稼働系コントローラ１からのトラッキ
ングデータ功書込みが終了すると、その旨か二重化制御
部７へ通知され、二重化制御部７が割込みバスｌｌｂを
介して待機系のコントローラ２へその旨通知すると、待
機系のコントローラ２がデータバス１０ｂを介してバッ
ファメモリ８のトラッキングデータを読出して取り込み
を行う。ある周期のトラッキングデータの読出しが終了
すると、コントロールバス１２ｂを介して二重化ユニッ
ト３の二重化制御部７へ通知する。二重化制御部７はそ
の通知を受けて、稼働系のコントローラ１へ割込みバス
ｌｌａを介して読出し完了を通知する。この間は、稼働
系のコントローラ１は次の周期のトラッキングデータの
書込みを中断する。

一方、稼働系のコントローラーが故障等の異常によって
ダウンすると、二重化ユニット３の監視部６はステータ
スバス９ａを介して送られてくるステータス信号からそ
れを検知し、この検知結果が二重化制御部７へ通知され
て、二重化制御部７が割込みバス１１ｂを介して待機系
のコントローう２へ切換え信号を通知する。待機系のコ
ントローラ２は切換え信号を受けると稼働系として立上
り、それまでに取込んでいたトラッキングブタ−を基に
制御を継続実行する。

〔発明が解決しようとする課題〕

しかしながら、従来の二重化システムは上述したように
２つのコントローラの間に二重化ユニットを備えて構成
されるので、システム全体の精度は二重化ユニットの精
度に依存するものとなり、二重化ユニットに高信頼性が
要求さる。

本発明は以上のような実情に鑑みてなされたちので、二
重化ユニットを使用しないで、稼働側のコントローラが
ダウンしたときには待機側のコントローラでその制御を
継続的に実行できるプログラマブルコントローラの二重
化システムを提供することを目的とする。

［発明の構成］ 〔課題を解決するための手段〕 本発明は上記課題を解決するために、一方が稼働状態で
、他方が待機状態となる２つのプログラマブルコントロ
ーラを備え、互いに相手の状態を監視して稼働側のプロ
グラマブルコントローラがダウンしたら、待機側のプロ
グラマブルコントローラがそれを検知して稼働側のプロ
グラマブルコントローラの制御を引継ぐように構成され
たプログラマブルコントローラの二重化システムにおい
て、前記２つのプログラマブルコントローラ間を接続し
、前記プログラマブルコントローラの動作状態を示すス
テータス信号を転送するステータスバスと、前記ステー
タスバスの両端部に夫々設けられ、前記ステータス信号
の送受信を行うと共に、稼働側プログラマブルコントロ
ーラにエラーダウンが発生した時に、そのエラーダウン
に伴って出力されるリセット信号を受けて送信している
ステータス信号をリセットするステータス入出力ポート
と、前記各プログラマブルコントローラにそれぞれ設け
られ、稼働しているプログラマブルコントローラの実行
結果情報が書込まれるメモリと、前記各プログラマブル
コントローラにそれぞれ設けられ、対応するプログラマ
ブルコントローラが稼働している場合にはその実行結果
情報を待機側プログラマブルコントローラへ送信し、対
応するプログラマブルコントローラが待機している場合
には受信される実行結果情報をそのプログラマブルコン
トローラの前記メモリへ書込むデータバスインタフェイ
スと、前記各プログラマブルコントローラにそれぞれ設
けられ、対応するプログラマブルコントローラが待機し
ている場合には、そのステータス入出力ポートで受信さ
れるステータス信号を監視して、そのステータス信号が
リセットされた時に、そのメモリに書込まれている前記
実行結果情報を読出して、稼働側プログラマブルコント
ローラの制御を引続き実行するプロセッサとを備えて構
成した。

〔作用〕

本発明は以上のような手段を講じたことにより、両プロ
グラマブルコントローラのステータス信号がステータス
バスを介して互いのステータス入出力ポートで受信され
、稼働側プログラマブルコントローラの実行結果情報は
データバスインタフェイスによって待機側のメモリに順
次書込まれていく。そして、稼働側でエラーダウンが発
生すると、稼働側のステータス入出力ポートから送信さ
れるステータス信号がリセットされる。待機側のプロセ
ッサはステータス入出力ポートで受信されるステータス
信号のリセットを検知すると起動し、メモリに書込まれ
ている実行結果情報を基に稼働側のプログラマブルコン
トローラが実行していた制御を引続き実行する。

〔実施例〕

以下、本発明の実施例について説明する。

第１図は２つのコントローラを二重化した二重化システ
ムの基本構成を示す図であり、この二重化システムのさ
らに詳しい構成を第２図に示す。

第１図に示すように、本実施例は２つのコントローラ２
０，３０をステータス／コマンドバス４１およびデータ
バス４２によって接続している。

コントローラ２０とコントローラ３０とは同じ機能構成
となっている。コントローラ２０　（３０）は、コント
ローラ全体の動作を制御するブロセッす２１　（３１）
がメインバス２２　（３２）を介してメモリ２３　（３
３）と、外部に対してデータを送受信するＩ１０インク
フェイス２４　（３４）と、ステータス／コマンド入出
カポ−１−２５（３５）と、データバスインタフェイス
２６　（３６）とに接続されている。さらに、プロセッ
サ２１（３１）とステータス／コマンド入出力ポート２
５（３５）間およびステータス７３７２１人出力ポート
２５（３５）とデータバスインタフェイス２６　（３６
）間はリセット信号線２７にて接続されている。また、
各コントローラ２０　（３０）には、さらにデータバス
インタフェイス２６　（３６）にて制御され、受信され
たトラッキングデータを一時記憶するバッファメモリ２
９　（３９）がそれぞれ設けられている。また、２つの
コントローラ２０．３０間を接続するステータス／コマ
ンドバス４１は、ステータス／コマンド入出力ポート２
５３５に接続され、データバス４２はデータバスインタ
フェイス２６．３６に接続されている。

プロセッサ２１　（３１）は、第３図〜６図に示すフロ
ーチャートに基づいて動作し、第３図に示すプログラム
実行処理、第４図に示すトラッキング処理、第５図に示
すトラッキングデータ受信処理、第６図に示す監視処理
をそれぞれ実行する。

メモリ２３　（３３）は、第２図に示すように、メモリ
ＰとメモリＤとからなり、上記各処理を実行するための
システム制御プログラム、プラント制御プログラムがメ
モリＰに格納され、実行結果情報となる演算データおよ
びＩ１０データがメモリＤに格納される。

Ｉ１０インタフェイス２４　（３４）は、Ｉ１０バス４
３．４４を介してＩ１０ユニット４５゜４６に接続され
、Ｉ１０ユニット４５．４６との間でデータの送受信を
行う。

ステータス／コマンド入出力ポート２５　（３５）の等
価回路を第７図に示す。同図に示すように、ステータス
／コマンド入出力ポート２５（３５）は、ステータスバ
ス４１ａ側とコマンドバス４１ｂ側にそれぞれ設けられ
たリセット付きレジスタ５１５２、入力レジスタ５３．
５４およびコマンドバス４１ｂ側に設けられた割込み出
力レジスタ５５から構成されている。

ステータスバス側のリセット付き出力レジスタ５１は、
メインバス２２　（３２）から相手側コントローラに割
込を発生させるコマンド信号が入力されると共にプロセ
ッサ２１（３１）からリセット信号線２７（，３７）を
介してリセット信号が反転入力され、出力側がコマンド
出力ラインに接続されている。また、入力レジスタ５４
は、入力側が相手側のコントローラからのコマンド信号
が転送されてくるコマンド入力ラインに接続されていて
、出力側がメインバスに接続されている。しかも、入力
レジスタ５４は割込みレジスタ５５に接続されていて、
この割込みレジスタ５５が割込みライン５６を介してマ
イクロプロセッサに接続されている。

このステータス／コマンド入出力ポート２５（３５）の
基本的な動作を以下に示すと、ステータス出力ラインへ
のステータス信号の出力がリセット付きレジスタ５１に
ラッチされ、リセット付号がインアクティブの場合はそ
のまま出力され、アクティブの場合はリセット付きレジ
スタ５１がゼロリセットされゼロ出力となる。また、ス
テータス入力ラインからのステータス信号の入力は、入
力レジスタ５３でラッチされて、いっても読出すことが
できる。一方、コマンド出力ラインへのコマンド信号の
出力はリセット付きレジスタ５２でラッチされ、リセッ
ト信号がアクティブの場合はそのまま出力され、インア
クティブの場合はリセット付きレジスタ５１がゼロリセ
ットされゼＯ出力となる。また、コマンド入力ラインか
ら入力されるコマンド信号は、入力レジスタ５４でラッ
チされ、同時に割込みレジスタ５５から割込ライン５６
を介して割込が入る。

データバスインタフェイス２６　（３６）は、第８図に
示すように構成され、送信ゲート５７の一方の入力端子
にメインバス２２　（３２）からトラッキングデータが
入力され、他方の入力端子にリセット信号線２７からリ
セット信号が入力される。

また送信ゲート５７の出力側はデータバス４２の送信出
力ラインに接続され・ている。また、データバス４２の
受信入力ラインからトラッキングデータが入力される。

このデータバスインタフェイス２６　（３６）は、トラ
ッキングデータが送信ゲート５７を介して送信され、リ
セット信号がインアクティブならばデータがデータバス
４２へ送信され、アクティブならば送信されない。一方
、受信データはそのままバッファメモリ２ｇ　（３ｇ）
へ書込まれ、またバッファメモリ２８　（３８）からデ
ータを読出してメインバス２２　（３２）へ出力する。

即ち、リセット信号によって送受信モードとリセットモ
ードとに切換えられ、送受信モードではデータを相手側
のバッファメモリ２８　（３８）へ書込み、かつ自分の
バッファメモリのデータを読出すことができ、リセット
モードでは自分のバッファメモリのデータを読出すのみ
で送信はできない。

以上のように構成された本実施例の動作について説明す
る。

プロセッサ２１．３１はコントローラ２０゜３０が正常
ならばステータス／コマンド入出力ボート２５．３５お
よびデータバスインタフェイス２６．３６へのリセット
信号をインアクティブにし、ステータス信号出力を許可
してデータバスインタフェイス２６．３６の動作モード
を送受信モードとする。

今、一方のコントローラ２０を稼働側とし、他方のコン
トローラ３０を待機側とすると、稼働側コントローラ２
０のプロセッサ２１には一定の周期で割込みか入り（Ｓ
ｌ）、その都度プログラム実行処理がされる。プログラ
ム実行処理に入ると、先ず一括人出力処理（Ｓ３）によ
って、Ｉ１０ユニット４５．４６からＩ１０データを取
込んで一括入出力メモリＤ１へ書込み、−招入出力メモ
リＤ１の前回周期の演算結果をＩ１０ユニット４５゜４
６へ出力する。

次に、ユーザアプリケーションであるプラント制御プロ
グラムを実行して（Ｓ３）、−抽入出力メモリＤ１上の
データとデータメモリＤ２上のデータを読出し、このデ
ータを用いたプラント制御演算を実行し、その実行結果
データを一括入出力メモリＤ１およびデータメモリＤ２
に書込む。

次に、トラッキング処理（Ｓ４）を実行する。

このトラッキング処理は第４図に示すフローチャートに
基づいて行われる。先ず、待機側コントローラ３０から
の受信完了信号をステータスバス４１ａを介して入力し
、前回のトラッキングデータの受信が完了しているか否
かチエツクする（Ｓ　１０）。そして、前回の受信が完
了するまで待ち、完了したならば、トラッキングデータ
送信処理（Ｓ　１１）によって今回のトラッキングデー
タを送信する。そのために、−招入出力メモリＤ１およ
びデータメモリＤ２から最新の実行結果データを読出し
、トラッキングデータとして待機側コントローラ３０の
バッファメモリ３８へ送信する。送信が終了したならば
、トラッキングデータ送信完了通知処理（Ｓ　１２）に
よってコマンドバス４１ｂを介して待機側コントローラ
３０へ送信完了割込信号を通知し、待機側コントローラ
３０のトラッキングデータ受信処理（３１３）を起動す
る。

送信完了割込信号を受けた待機側コントローラ３０は、
トラッキングデータ受信処理（８１３）を起動する。第
５図に示すように、先ずトラッキングデータ読出し処理
（Ｓ２０）を実行し、バッファメモリ３８に送信された
トラッキングデータを読出し、メモリＤへ書込む。トラ
ッキングデータの書込みが終了したら、ステータスバス
４１ａを介して受信完了信号を稼働側コントローラ２０
へ通知する（Ｓ２１）。

一方、待機側コントローラ３０は、一定周期で監視処理
を実行している。即、第６図に示すように、稼働側コン
トローラ２０からステータスバス４１ａを介して送られ
てくるステータス信号を監視して（Ｓ３０）、ステータ
ス信号がゼロクリアされていなければ正常であると判断
し、ゼロクリアされている場合には稼働側コントローラ
２０に異常が発生していると判断する（Ｓ　３１）。異
常が発生していると判断した場合には、稼働系立上げ処
理（Ｓ３２）によって自ら立上がり、バッフアメモリ３
８で受信しメモリＤに書込まれたトラッキングデータを
基に制御を継続実行する。

この様な本実施例によれば、互いのコントローラ２０．
３０のステータス信号を互いのステータス／コマンド入
出力ポート２５．３５へ送信し、各コントローラ２０．
３０へコマンド信号によって割込を入れて稼働側コント
ローラのトラッキングデータを待機側コントローラのメ
モリへ順次書込み、待機側コントローラが稼働側コント
ローラのステータス信号を監視して、稼働側コントロー
ラに異常が発生した場合には自らを起動してメモリに書
込まれているトラッキングデータを基に制御を継続実行
するようにしたので、異常発生時には自動的に待機側コ
ントローラへ切換えることができ、しかも従来は必要で
あった二重化ユニットを削除でき、信頼度の高い二重化
システムを構成できる。

［発明の効果コ 以上詳記したように本発明によれば、稼働側コントロー
ラに異常が発生した時には自動的に待機側コントローラ
へ切換えることができ、従来は必要であった二重化ユニ
ットを削除できて信頼度を大幅に向上できるプログラマ
ブルコントローラの二重化システムを提供できる。

【図面の簡単な説明】

第１図は本発明の実施例となる二重化システムの基本構
成図、第２図は同実施例のさらに詳細な構成図、第３図
は稼働側コントローラで実行されるプログラム実行処理
を示す図、第４図はトラッキング処理を示す図、第５図
は待機側コントローラで実行されるトラッキング受信処
理を示す図、第６図は待機側コントローラで実行される
監視処理を示す図、第７図はステータス／コマンド入出
力ポートの構成図、第８図はバスインターフェイスの構
成図、第９図は従来の二重化システムの構成図である。 ２０．３０・・・プログラマブルコントローラ、２１．
３１・・・プロセッサ、２２．３２・・・メインバス、
２３．３３・・・メモリ、２４．３４・・・Ｉ１０イン
クフェイス、２５．３５・・・ステータス／コマンド入
出力ポート、２６．３６・・・データノくスインタフェ
イス、２７，３７・・・リセット信号線、２８゜３８・
・・バッファメモリ。 出願人代理人　弁理士　鈴江武彦 第 図

Claims (1)

1. 【特許請求の範囲】 一方が稼働状態で、他方が待機状態となる２つのプログ
   ラマブルコントローラを備え、互いに相手の状態を監視
   して稼働側のプログラマブルコントローラがダウンした
   ら、待機側のプログラマブルコントローラがそれを検知
   して稼働側のプログラマブルコントローラの制御を引継
   ぐように構成されたプログラマブルコントローラの二重
   化システムにおいて、前記２つのプログラマブルコント
   ローラ間を接続し、前記プログラマブルコントローラの
   動作状態を示すステータス信号を転送するステータスバ
   スと、 前記ステータスバスの両端部に夫々設けられ、前記ステ
   ータス信号の送受信を行うと共に、稼働側プログラマブ
   ルコントローラにエラーダウンが発生した時に、そのエ
   ラーダウンに伴って出力されるリセット信号を受けて送
   信しているステータス信号をリセットするステータス入
   出力ポートと、前記各プログラマブルコントローラにそ
   れぞれ設けられ、稼働しているプログラマブルコントロ
   ーラの実行結果情報が書込まれるメモリと、前記各プロ
   グラマブルコントローラにそれぞれ設けられ、対応する
   プログラマブルコントローラが稼働している場合にはそ
   の実行結果情報を待機側プログラマブルコントローラへ
   送信し、対応するプログラマブルコントローラが待機し
   ている場合には受信される実行結果情報をそのプログラ
   マブルコントローラの前記メモリへ書込むデータバスイ
   ンタフェイスと、 前記各プログラマブルコントローラにそれぞれ設けられ
   、対応するプログラマブルコントローラが待機している
   場合には、そのステータス入出力ポートで受信されるス
   テータス信号を監視して、そのステータス信号がリセッ
   トされた時に、そのメモリに書込まれている前記実行結
   果情報を読出して、稼働側プログラマブルコントローラ
   の制御を引続き実行するプロセッサと、 を具備してなることを特徴とするプログラマブルコント
   ローラの二重化システム。