JPH0448651A - 配置改良方式 - Google Patents
配置改良方式Info
- Publication number
- JPH0448651A JPH0448651A JP2156383A JP15638390A JPH0448651A JP H0448651 A JPH0448651 A JP H0448651A JP 2156383 A JP2156383 A JP 2156383A JP 15638390 A JP15638390 A JP 15638390A JP H0448651 A JPH0448651 A JP H0448651A
- Authority
- JP
- Japan
- Prior art keywords
- placement
- cell
- arrangement
- block
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 15
- 238000013461 design Methods 0.000 claims abstract description 8
- 238000004364 calculation method Methods 0.000 claims description 11
- 238000012217 deletion Methods 0.000 claims description 7
- 230000037430 deletion Effects 0.000 claims description 7
- 239000011159 matrix material Substances 0.000 claims description 4
- 238000000638 solvent extraction Methods 0.000 claims description 3
- 238000005192 partition Methods 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 230000004308 accommodation Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 244000144992 flock Species 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は配置改良方式に関し、特に配置領域の最小単位
となるセルがマトリクス状に敷き詰められた下地を持ち
１つ以上のセルからなるブロックの配置されないセル領
域を配線チャネルとして用いるチャ享ルレス型ゲートア
レイの配置設計に用いられる配置改良方式に関する。
となるセルがマトリクス状に敷き詰められた下地を持ち
１つ以上のセルからなるブロックの配置されないセル領
域を配線チャネルとして用いるチャ享ルレス型ゲートア
レイの配置設計に用いられる配置改良方式に関する。
従来、この種のゲートアレイの配置設計では、配置改良
時に総線長等を評価尺度としてそれを短くするために初
期配置後のブロックを近づける改良配置手法がある。
時に総線長等を評価尺度としてそれを短くするために初
期配置後のブロックを近づける改良配置手法がある。
また、配線混雑度を緩和するために空きセル等を挿入す
る手法も考えられる（例えば、昭和６１年度電子通信学
会総合全国大会予稿集、ｐ３９４参照）。
る手法も考えられる（例えば、昭和６１年度電子通信学
会総合全国大会予稿集、ｐ３９４参照）。
上述した従来の配置改良方式は、配置改良時に総線長等
を評価尺度としてそれを短くするために初期配置後のブ
ロックを近づける改良配置手法では、接続強度の強いブ
ロック同士が接近して総線長が短くなるが、チャネルレ
ス型ゲートアレイでは従来型ゲートアレイと異なり必要
な配線チャネルがセル列間に準備されていないので、配
線収容不能となる場合が生しる欠点がある。
を評価尺度としてそれを短くするために初期配置後のブ
ロックを近づける改良配置手法では、接続強度の強いブ
ロック同士が接近して総線長が短くなるが、チャネルレ
ス型ゲートアレイでは従来型ゲートアレイと異なり必要
な配線チャネルがセル列間に準備されていないので、配
線収容不能となる場合が生しる欠点がある。
また、配線混雑度を緩和するために空きセル等を挿入す
る手法では、空きセル等を人手で挿入し７なければなら
ないので、配線領域（空きセル）を挿入する作業に多大
な工数を要する上に配線アルゴリズムを熟知した熟練し
たレイアウト設計者でなければ配線収容性の高い配置設
計を行うことができないという欠点がある。
る手法では、空きセル等を人手で挿入し７なければなら
ないので、配線領域（空きセル）を挿入する作業に多大
な工数を要する上に配線アルゴリズムを熟知した熟練し
たレイアウト設計者でなければ配線収容性の高い配置設
計を行うことができないという欠点がある。
本発明の目的は、上述の点に鑑み、チャネルレス型ゲー
トアレイの配置設計において配線混雑度を考慮した配線
収容性の高い配置結果を自動的に得ることができるよう
にした配置改良方式を提供することにある。
トアレイの配置設計において配線混雑度を考慮した配線
収容性の高い配置結果を自動的に得ることができるよう
にした配置改良方式を提供することにある。
本発明の配置改良方式は、チャネルレス型ゲートアレイ
において配線収容性の高い配置結果を得るために、配置
領域の最小単位となるセルがマトリクス状に敷き詰めら
れた下地を持ち１つ以上のセルからなるブロックの配置
されないセル頭載を配線チャネルとして用いるチャネル
レス型ゲートアレイの配置設計において、配置領域のセ
ル間に仮想配置禁止セルを挿入し配置領域を仮想配置禁
止セルおよび全体の配置領域の周辺で囲まれた部分領域
に区切る配置領域区切り手段と、この配置領域区切り手
段によって区切られた部分領域内でブロックを配置すべ
きセルを列単位に決定する配置用セル列決定手段と、こ
の配置用セル列決定手段により決定された配置用セル列
上にブロックを配置する配置手段と、この配置手段によ
るブロックの配置後にブロック間の接続関係からブロッ
ク間配線の概略経路を決定し配置用セル列間の配線混雑
度を前記配置領域区切り手段によって区切られた部分領
域毎に算出する配線混雑度算出手段と、この配線混雑度
算出手段により求められた配線混雑度をもとに混雑度を
緩和するようにブロックを前記配置領域区切り手段によ
って区切られた部分領域毎に列単位の移動によって修正
するブロック移動手段と、このブロック移動手段による
ブロックの移動後に前記配置領域区切り手段によって挿
入された仮想配置禁止セルを削除する仮想配置禁止セル
削除手段とを有する。
において配線収容性の高い配置結果を得るために、配置
領域の最小単位となるセルがマトリクス状に敷き詰めら
れた下地を持ち１つ以上のセルからなるブロックの配置
されないセル頭載を配線チャネルとして用いるチャネル
レス型ゲートアレイの配置設計において、配置領域のセ
ル間に仮想配置禁止セルを挿入し配置領域を仮想配置禁
止セルおよび全体の配置領域の周辺で囲まれた部分領域
に区切る配置領域区切り手段と、この配置領域区切り手
段によって区切られた部分領域内でブロックを配置すべ
きセルを列単位に決定する配置用セル列決定手段と、こ
の配置用セル列決定手段により決定された配置用セル列
上にブロックを配置する配置手段と、この配置手段によ
るブロックの配置後にブロック間の接続関係からブロッ
ク間配線の概略経路を決定し配置用セル列間の配線混雑
度を前記配置領域区切り手段によって区切られた部分領
域毎に算出する配線混雑度算出手段と、この配線混雑度
算出手段により求められた配線混雑度をもとに混雑度を
緩和するようにブロックを前記配置領域区切り手段によ
って区切られた部分領域毎に列単位の移動によって修正
するブロック移動手段と、このブロック移動手段による
ブロックの移動後に前記配置領域区切り手段によって挿
入された仮想配置禁止セルを削除する仮想配置禁止セル
削除手段とを有する。
本発明の配置改良方式では、配置領域区切り手段が配置
領域のセル間に仮想配置禁止セルを挿入し配置領域を仮
想配置禁止セルおよび全体の配置領域の周辺で囲まれた
部分領域に区切り、配置用セル列決定手段が配置領域区
切り手段によって区切られた部分領域内でブロックを配
置すべきセルを列単位に決定し、配置手段が配置用セル
列決定手段により決定された配置用セル列上にブロック
を配置し、配線混雑度算出手段が配置手段によるブロッ
クの配置後にプロ、り間の接続関係からフロック間配線
の概略経路を決定し配置用セル列間の配線混雑度を配置
領域区切り手段によって区切られた部分領域毎に算出し
、ブロック移動手段が配線混雑度算出手段により求めら
れた配線混雑度をもとに混雑度を緩和するようにブロッ
クを配置領域区切り手段によって区切られた部分領域毎
に列単位の移動によって修正し、仮想配置禁止セル削除
手段がブロック移動手段によるブロックの移動後に配置
領域区切り手段によって挿入された仮想配置禁止セルを
削除する。
領域のセル間に仮想配置禁止セルを挿入し配置領域を仮
想配置禁止セルおよび全体の配置領域の周辺で囲まれた
部分領域に区切り、配置用セル列決定手段が配置領域区
切り手段によって区切られた部分領域内でブロックを配
置すべきセルを列単位に決定し、配置手段が配置用セル
列決定手段により決定された配置用セル列上にブロック
を配置し、配線混雑度算出手段が配置手段によるブロッ
クの配置後にプロ、り間の接続関係からフロック間配線
の概略経路を決定し配置用セル列間の配線混雑度を配置
領域区切り手段によって区切られた部分領域毎に算出し
、ブロック移動手段が配線混雑度算出手段により求めら
れた配線混雑度をもとに混雑度を緩和するようにブロッ
クを配置領域区切り手段によって区切られた部分領域毎
に列単位の移動によって修正し、仮想配置禁止セル削除
手段がブロック移動手段によるブロックの移動後に配置
領域区切り手段によって挿入された仮想配置禁止セルを
削除する。
次に、本発明について図面を参照して詳細に説明する。
第１図は、本発明の一実施例に係るチャネルレス型ゲー
トアレイの配置改良方式の構成を示すブロック図である
。本実施例のチャネルレス型ゲートアレイの配置改良方
式は、配置領域のセル間に仮想配置禁止セルを挿入し配
置領域を仮想配置禁止セルおよび全体の配置領域の周辺
で囲まれた部分領域に区切る配置領域区切り手段１０１
と、配置領域区切り手段１０１によって区切られた部分
領域内でブロックを配置すべきセルを列単位に決定する
配置用セル列決定手段１０２と、配置用セル列決定手段
１０２により決定された配置用セル列上にフロックを配
置する配置手段１０３と、配置手段１０３によるブロッ
クの配置後にブロック間の接続関係からブロック間配線
の概略経路を決定し配置用セル列間の配線混雑度を配置
領域区切り手段１０１によって区切られた部分領域毎に
算出する配線混雑度算出手段１０４と、配線混雑度算出
手段１０４により求められた配線混雑度をもとに混雑度
を緩和するようにブロックを配置領域区切り手段１０１
によって区切られた部分領域毎に列単位の移動によって
修正するブロック移動手段１０５と、ブロック移動手段
１０５によるブロックの移動後に配置領域区切り手段１
０１によって挿入された仮想配置禁止セルを削除する仮
想配置禁止セル削除手段１０６とから構成されている。
トアレイの配置改良方式の構成を示すブロック図である
。本実施例のチャネルレス型ゲートアレイの配置改良方
式は、配置領域のセル間に仮想配置禁止セルを挿入し配
置領域を仮想配置禁止セルおよび全体の配置領域の周辺
で囲まれた部分領域に区切る配置領域区切り手段１０１
と、配置領域区切り手段１０１によって区切られた部分
領域内でブロックを配置すべきセルを列単位に決定する
配置用セル列決定手段１０２と、配置用セル列決定手段
１０２により決定された配置用セル列上にフロックを配
置する配置手段１０３と、配置手段１０３によるブロッ
クの配置後にブロック間の接続関係からブロック間配線
の概略経路を決定し配置用セル列間の配線混雑度を配置
領域区切り手段１０１によって区切られた部分領域毎に
算出する配線混雑度算出手段１０４と、配線混雑度算出
手段１０４により求められた配線混雑度をもとに混雑度
を緩和するようにブロックを配置領域区切り手段１０１
によって区切られた部分領域毎に列単位の移動によって
修正するブロック移動手段１０５と、ブロック移動手段
１０５によるブロックの移動後に配置領域区切り手段１
０１によって挿入された仮想配置禁止セルを削除する仮
想配置禁止セル削除手段１０６とから構成されている。
次に、このように構成された本実施例のチャネルレス型
ゲートアレイの配置改良方式の動作について説明する。
ゲートアレイの配置改良方式の動作について説明する。
なお、ここでは、例えば第２図（ａ）に示すようなＸ方
向に３７、Ｙ方向に２１のセルマトリクスで構成される
チャネルレス型ゲートアレイの下地上にブロック（ブロ
ックは１つ以上のセルより構成される）を配置する場合
を例に説明する。セルマトリクスのＸ方向に並べた高さ
１セルの長方形をセル列と呼び、その各々に図のように
番号を付与する（セル列番号）。また、空きセル列上は
Ｘ方向に通過できる配線本数がＮ（正整数）本、ブロッ
クの配置されたセル列上はＸ方向には配線が通過できず
、Ｙ方向にはどのセル列上でも配線が通過できると想定
する。配置後は、ＸＹ原則に基づく配線が行われるもの
とする。
向に３７、Ｙ方向に２１のセルマトリクスで構成される
チャネルレス型ゲートアレイの下地上にブロック（ブロ
ックは１つ以上のセルより構成される）を配置する場合
を例に説明する。セルマトリクスのＸ方向に並べた高さ
１セルの長方形をセル列と呼び、その各々に図のように
番号を付与する（セル列番号）。また、空きセル列上は
Ｘ方向に通過できる配線本数がＮ（正整数）本、ブロッ
クの配置されたセル列上はＸ方向には配線が通過できず
、Ｙ方向にはどのセル列上でも配線が通過できると想定
する。配置後は、ＸＹ原則に基づく配線が行われるもの
とする。
まず、配置領域区切り手段１０１により、例えば第２図
（ｂ）に示すように、配置領域のセル間に仮想配置禁止
セル２０１〜２４２を挿入し、配置領域を部分領域３０
６〜３０８に区切る。この例では、Ｙ方向に２本の区切
り線を発生し、配置領域を３領域に分割したことになる
。
（ｂ）に示すように、配置領域のセル間に仮想配置禁止
セル２０１〜２４２を挿入し、配置領域を部分領域３０
６〜３０８に区切る。この例では、Ｙ方向に２本の区切
り線を発生し、配置領域を３領域に分割したことになる
。
次に、配置用セル列決定手段１０２により、部分領域３
０６〜３０８毎に割り当てられる配置対象ブロックの総
セル数等を元にして、例えば第２図（ｃ）に示すような
部分配置用セル列２７９〜３０５が決定される。このと
き、残った配置領域が配線用の部分空きセル列２４３〜
２７８となる。
０６〜３０８毎に割り当てられる配置対象ブロックの総
セル数等を元にして、例えば第２図（ｃ）に示すような
部分配置用セル列２７９〜３０５が決定される。このと
き、残った配置領域が配線用の部分空きセル列２４３〜
２７８となる。
次に、配置手段１０３により、配置対象となるフロック
３０９〜３８７が、ブロック間の接続関係を元にして部
分配置用セル列２７９〜３０５上に、例えば第２図（ｄ
）に示すように配置される。
３０９〜３８７が、ブロック間の接続関係を元にして部
分配置用セル列２７９〜３０５上に、例えば第２図（ｄ
）に示すように配置される。
このとき、ブロックが仮想配置禁止セル２０１〜２４２
で構成される区切り線を跨いで配置されることはない。
で構成される区切り線を跨いで配置されることはない。
この場合の配置アルゴリズムについては、従来型ゲート
アレイの配置アルゴリズムでもよい。また、初期配置の
際にグルーピング等を行い、区切り線を跨がないように
グループの配置領域を割り付ける等して、区切り線を横
切る配線の本数を減らす工夫をしておくとよい。
アレイの配置アルゴリズムでもよい。また、初期配置の
際にグルーピング等を行い、区切り線を跨がないように
グループの配置領域を割り付ける等して、区切り線を横
切る配線の本数を減らす工夫をしておくとよい。
次に、配線混雑度算出手段１０４により、配線の概略経
路を決定し、しかる後に各部分配置用セル列および千ノ
ブの上下端に挾まれた空きセル列に割り当てられたＸ方
向の配線本数の最大値が部分領域毎に算出される。
路を決定し、しかる後に各部分配置用セル列および千ノ
ブの上下端に挾まれた空きセル列に割り当てられたＸ方
向の配線本数の最大値が部分領域毎に算出される。
例えば、部分領域３０６において、
部分空きセル列２４３ （配線許容本数はＮ本）では、
ｎ１本（０＜ｎｌ≦Ｎ）、 部分空きセル列２４４ （配線許容本数はＮ本）では、
０２本（０＜ｎ２≦Ｎ）、 部分空きセル列２４５ （配線許容本数はＮ本）では、
ｎ３本（０＜ｎ３≦Ｎ１ 部分空きセル列２４６ （配線許容本数はＮ本）では、
ｎ４本（０＜ｎ４≦Ｎ）、 部分空きセル列２４７＋２４８ （配線許容本数は２Ｎ
本）では、０５本（０＜ｎ５≦Ｎ）、部分空きセル列２
４９＋２５０ （配線許容本数は２Ｎ本）では、ｎ６
本（０＜ｎ６≦２Ｎ）、部分空きセル列２５１ （配線
許容本数はＮ本）では、ｎ７本（Ｑ＜ｎ５≦Ｎ）、 部分空きセル列２５２（配線許容本数はＮ本）では、０
８本（０＜ｎ８≦２Ｎ）、 部分空きセル列２５３（配線許容本数はＮ本）では、０
９本（０＜ｎ９≦Ｎ）、 部分空きセル列２５４（配線許容本数はＮ本）では、ｎ
１０本（０＜ｎｌｏ≦Ｎ） であったとすると、部分領域３０６の混雑度として、 部分配置用セル列２８２−２８３間に、１空きセル列の
過剰、 部分配置用セル列２８５−２８６間に、１空きセル列の
不足 という情報が算出される。
ｎ１本（０＜ｎｌ≦Ｎ）、 部分空きセル列２４４ （配線許容本数はＮ本）では、
０２本（０＜ｎ２≦Ｎ）、 部分空きセル列２４５ （配線許容本数はＮ本）では、
ｎ３本（０＜ｎ３≦Ｎ１ 部分空きセル列２４６ （配線許容本数はＮ本）では、
ｎ４本（０＜ｎ４≦Ｎ）、 部分空きセル列２４７＋２４８ （配線許容本数は２Ｎ
本）では、０５本（０＜ｎ５≦Ｎ）、部分空きセル列２
４９＋２５０ （配線許容本数は２Ｎ本）では、ｎ６
本（０＜ｎ６≦２Ｎ）、部分空きセル列２５１ （配線
許容本数はＮ本）では、ｎ７本（Ｑ＜ｎ５≦Ｎ）、 部分空きセル列２５２（配線許容本数はＮ本）では、０
８本（０＜ｎ８≦２Ｎ）、 部分空きセル列２５３（配線許容本数はＮ本）では、０
９本（０＜ｎ９≦Ｎ）、 部分空きセル列２５４（配線許容本数はＮ本）では、ｎ
１０本（０＜ｎｌｏ≦Ｎ） であったとすると、部分領域３０６の混雑度として、 部分配置用セル列２８２−２８３間に、１空きセル列の
過剰、 部分配置用セル列２８５−２８６間に、１空きセル列の
不足 という情報が算出される。
同様にして、部分空きセル列に割り当てられたＸ方向の
配線本数の最大値から部分領域３０７および３０８の混
雑度について、まず部分領域３０７について、 部分配置用セル列２８９−２９０間に、１空きセル列の
過剰、 部分配置用セル列２９３−２９４間に、１空きセル列の
不足 という情報が算出され、次に部分領域３０８について、 部分配置用セル列３００−３０１間に、１空きセル列の
過剰、 部分配置用セル列３０２−３０３間に、１空きセル列の
不足 という情報が算出されたとする。
配線本数の最大値から部分領域３０７および３０８の混
雑度について、まず部分領域３０７について、 部分配置用セル列２８９−２９０間に、１空きセル列の
過剰、 部分配置用セル列２９３−２９４間に、１空きセル列の
不足 という情報が算出され、次に部分領域３０８について、 部分配置用セル列３００−３０１間に、１空きセル列の
過剰、 部分配置用セル列３０２−３０３間に、１空きセル列の
不足 という情報が算出されたとする。
上記情報に基づいて、ブロック移動手段１０５が、部分
領域３０６内の部分配置用セル列２８３上のブロック３
２２〜３２６と、部分配置用セル列２８４上のブロック
３２７〜３２９と、部分配置用セル列２８５上のブロッ
ク３３０〜３３２とを配線収容可能なように部分領域３
０６内で列単位に移動し、部分領域３０７内の部分配置
用セル列２９０上のブロック３４３〜３４５と、部分配
置用セル列２９１上のブロック３４６〜３４９と、部分
配置用セル列２９２上のブロック３５０〜３５３と、部
分配置用セル列２９３上のブロック３５４〜３５７とを
配線収容可能なように部分領域３０７内で列単位に移動
し、部分領域３０８内の部分配置用セル列３０１上のブ
ロック３７３〜３７５と、部分配置用セル列３０２上の
ブロック３７６〜３７９とを配線収容可能なように部分
領域３０８内で列単位に移動する。この結果、第２図（
ｅ）に示すような配置結果を得る。ここで、求められた
混雑度の情報から部分空きセル列が不足となるような場
合にも、部分配置用セル列間に挿入すべき部分空きセル
列の数を部分配置用セル列間の通過配線オーバーフロラ
数の比等で割り振り、その後に改良概略配線を行って配
線すれば収容性が高まることは明白である。
領域３０６内の部分配置用セル列２８３上のブロック３
２２〜３２６と、部分配置用セル列２８４上のブロック
３２７〜３２９と、部分配置用セル列２８５上のブロッ
ク３３０〜３３２とを配線収容可能なように部分領域３
０６内で列単位に移動し、部分領域３０７内の部分配置
用セル列２９０上のブロック３４３〜３４５と、部分配
置用セル列２９１上のブロック３４６〜３４９と、部分
配置用セル列２９２上のブロック３５０〜３５３と、部
分配置用セル列２９３上のブロック３５４〜３５７とを
配線収容可能なように部分領域３０７内で列単位に移動
し、部分領域３０８内の部分配置用セル列３０１上のブ
ロック３７３〜３７５と、部分配置用セル列３０２上の
ブロック３７６〜３７９とを配線収容可能なように部分
領域３０８内で列単位に移動する。この結果、第２図（
ｅ）に示すような配置結果を得る。ここで、求められた
混雑度の情報から部分空きセル列が不足となるような場
合にも、部分配置用セル列間に挿入すべき部分空きセル
列の数を部分配置用セル列間の通過配線オーバーフロラ
数の比等で割り振り、その後に改良概略配線を行って配
線すれば収容性が高まることは明白である。
次に、仮想配置禁止セル削除手段１０６が、挿入されて
いた仮想配置禁止セル２０１〜２４２を削除することに
より、第２図（ｆ）に示すような目的とする配置結果を
得る。
いた仮想配置禁止セル２０１〜２４２を削除することに
より、第２図（ｆ）に示すような目的とする配置結果を
得る。
以上説明したように本発明は、チャネルレス型ゲートア
レイの配置設計において、配置領域区切り手段、配室用
セル列決定手段、配置手段、配線混雑度算出手段、ブロ
ック移動手段および仮想配置禁止セル削除手段を設けた
ことにより、従来型ゲートアレイの配置アルゴリズムで
は実現できなかった配線混雑度を考慮した配線収容性の
高い配置結果を自動的に得ることができるという効果が
ある。
レイの配置設計において、配置領域区切り手段、配室用
セル列決定手段、配置手段、配線混雑度算出手段、ブロ
ック移動手段および仮想配置禁止セル削除手段を設けた
ことにより、従来型ゲートアレイの配置アルゴリズムで
は実現できなかった配線混雑度を考慮した配線収容性の
高い配置結果を自動的に得ることができるという効果が
ある。
また、配線混雑度緩和のための配線領域（空きセル）を
あらかしめ設定する作業を省略することができるという
効果がある。
あらかしめ設定する作業を省略することができるという
効果がある。
第１図は本発明の一実施例に係るチャネルレス型ゲート
アレイの配置改良方式の構成を示すブロック図・ 第２図（ａ）はブロックの配置を行うＸ方向に３７、Ｙ
方向に２１のセルマトリクスで構成されるチャネルレス
型ゲートアレイの下地の一例を示す図、 第２図（ｂ）は第１図中の配置領域区切り手段により配
Ｗ領域のセル間に挿入された仮想配置禁止セルとそれら
によって区切られた部分領域の一例を示す図、 第２図（Ｃ）は第１図中の配置用セル列決定手段により
配置対象ブロックの総セル数等を元に部分領域毎に決定
された部分配置用セル列とその間の部分空きセル列の一
例を示す図、 第２図（ｄ）は第１図中の配置手段により配置対象とな
るブロックがブロック間の接続関係を元にして部分配置
用セル列上に配置された配置結果の一例を示す図、 第２図（ｅ）は第Ｉ図中の配線混雑度算出手段により配
線の概略経路決定後に混雑度情報に基づいて第１図中の
ブロック移動手段が部分領域内の部分配置用セル列上の
ブロックを配線収容可能なように部分領域内で列単位に
移動した配置結果の一例を示す図、 第２図（ｆ）は第１図中の仮想配置禁止セル削除手段が
挿入されていた仮想配置禁止セルを削除することにより
得られた配置結果の一例を示す図である。 図において、 １０１・・・配置領域区切り手段、 １０２・・・配置用セル列決定手段、 １０３・・・配置手段、 １０４・・・配線混雑度算出手段、 １０５・・・ブロック移動手段、 １０６・・・仮想配置禁止セル削除手段である。
アレイの配置改良方式の構成を示すブロック図・ 第２図（ａ）はブロックの配置を行うＸ方向に３７、Ｙ
方向に２１のセルマトリクスで構成されるチャネルレス
型ゲートアレイの下地の一例を示す図、 第２図（ｂ）は第１図中の配置領域区切り手段により配
Ｗ領域のセル間に挿入された仮想配置禁止セルとそれら
によって区切られた部分領域の一例を示す図、 第２図（Ｃ）は第１図中の配置用セル列決定手段により
配置対象ブロックの総セル数等を元に部分領域毎に決定
された部分配置用セル列とその間の部分空きセル列の一
例を示す図、 第２図（ｄ）は第１図中の配置手段により配置対象とな
るブロックがブロック間の接続関係を元にして部分配置
用セル列上に配置された配置結果の一例を示す図、 第２図（ｅ）は第Ｉ図中の配線混雑度算出手段により配
線の概略経路決定後に混雑度情報に基づいて第１図中の
ブロック移動手段が部分領域内の部分配置用セル列上の
ブロックを配線収容可能なように部分領域内で列単位に
移動した配置結果の一例を示す図、 第２図（ｆ）は第１図中の仮想配置禁止セル削除手段が
挿入されていた仮想配置禁止セルを削除することにより
得られた配置結果の一例を示す図である。 図において、 １０１・・・配置領域区切り手段、 １０２・・・配置用セル列決定手段、 １０３・・・配置手段、 １０４・・・配線混雑度算出手段、 １０５・・・ブロック移動手段、 １０６・・・仮想配置禁止セル削除手段である。
Claims (1)
- 【特許請求の範囲】 配置領域の最小単位となるセルがマトリクス状に敷き
詰められた下地を持ち１つ以上のセルからなるブロック
の配置されないセル領域を配線チャネルとして用いるチ
ャネルレス型ゲートアレイの配置設計において、 配置領域のセル間に仮想配置禁止セルを挿入し配置領域
を仮想配置禁止セルおよび全体の配置領域の周辺で囲ま
れた部分領域に区切る配置領域区切り手段と、 この配置領域区切り手段によって区切られた部分領域内
でブロックを配置すべきセルを列単位に決定する配置用
セル列決定手段と、 この配置用セル列決定手段により決定された配置用セル
列上にブロックを配置する配置手段と、この配置手段に
よるブロックの配置後にブロック間の接続関係からブロ
ック間配線の概略経路を決定し配置用セル列間の配線混
雑度を前記配置領域区切り手段によって区切られた部分
領域毎に算出する配線混雑度算出手段と、 この配線混雑度算出手段により求められた配線混雑度を
もとに混雑度を緩和するようにブロックを前記配置領域
区切り手段によって区切られた部分領域毎に列単位の移
動によって修正するブロック移動手段と、 このブロック移動手段によるブロックの移動後に前記配
置領域区切り手段によって挿入された仮想配置禁止セル
を削除する仮想配置禁止セル削除手段と を有することを特徴とする配置改良方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2156383A JP2629407B2 (ja) | 1990-06-14 | 1990-06-14 | 配置改良方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2156383A JP2629407B2 (ja) | 1990-06-14 | 1990-06-14 | 配置改良方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0448651A true JPH0448651A (ja) | 1992-02-18 |
| JP2629407B2 JP2629407B2 (ja) | 1997-07-09 |
Family
ID=15626554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2156383A Expired - Lifetime JP2629407B2 (ja) | 1990-06-14 | 1990-06-14 | 配置改良方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2629407B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63100744A (ja) * | 1986-10-17 | 1988-05-02 | Hitachi Ltd | ゲ−ト敷き詰め形マスタスライスｌｓｉ設計方式 |
-
1990
- 1990-06-14 JP JP2156383A patent/JP2629407B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63100744A (ja) * | 1986-10-17 | 1988-05-02 | Hitachi Ltd | ゲ−ト敷き詰め形マスタスライスｌｓｉ設計方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2629407B2 (ja) | 1997-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5898597A (en) | Integrated circuit floor plan optimization system | |
| Sechen et al. | The TimberWolf placement and routing package | |
| EP0133466B1 (en) | Simultaneous placement and wiring for vlsi chips | |
| US5930499A (en) | Method for mixed placement of structured and non-structured circuit elements | |
| Suaris et al. | A quadrisection-based combined place and route scheme for standard cells | |
| JPH03188650A (ja) | 配線経路処理方法、配線経路処理システム、及び半導体集積回路 | |
| KR910002139B1 (ko) | 반도체집적회로장치의 배선방법 | |
| US6397375B1 (en) | Method for managing metal resources for over-the-block routing in integrated circuits | |
| Deutsch et al. | An over-the-cell router | |
| US4975854A (en) | Method of improving a placement in layout design | |
| Hightower et al. | A generalized channel router | |
| Krohn | An over-cell gate array channel router | |
| Igusa et al. | ORCA A sea-of-gates place and route system | |
| Greenberg et al. | MulCh: A multi-layer channel router using one, two, and three layer partitions | |
| JPH0448651A (ja) | 配置改良方式 | |
| KR100576987B1 (ko) | 전자 소자 및 전자 장치의 설계 및 제조 방법 | |
| JP3184420B2 (ja) | 論理分割装置および方法 | |
| JPH04160570A (ja) | 配置改良方式 | |
| JP2000100951A (ja) | 半導体集積回路の設計方法及び設計装置 | |
| EP0218420A2 (en) | Constrained optimization component placement system | |
| Madhwapathy et al. | A unified approach to multilayer over-the-cell routing | |
| JP3060609B2 (ja) | 集積回路の配線設計方法 | |
| JP3512757B2 (ja) | レイアウト設計における最適化方法 | |
| Lin et al. | Enhanced heuristic for multichannel optimization in gate array layout | |
| JP3068492B2 (ja) | 自動配置配線方法 |