JPH044747B2 - - Google Patents

Info

Publication number
JPH044747B2
JPH044747B2 JP56063636A JP6363681A JPH044747B2 JP H044747 B2 JPH044747 B2 JP H044747B2 JP 56063636 A JP56063636 A JP 56063636A JP 6363681 A JP6363681 A JP 6363681A JP H044747 B2 JPH044747 B2 JP H044747B2
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
thin film
silicon thin
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56063636A
Other languages
Japanese (ja)
Other versions
JPS57178318A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP56063636A priority Critical patent/JPS57178318A/en
Publication of JPS57178318A publication Critical patent/JPS57178318A/en
Publication of JPH044747B2 publication Critical patent/JPH044747B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24Deposition of silicon only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Photovoltaic Devices (AREA)

Description

【発明の詳細な説明】[Detailed description of the invention]

本発明は、グロー放電やアーク放電等の放電エ
ネルギーを利用して、シリコン原子を母体とする
多結晶シリコン薄膜を所定の基板上に形成するに
有効な多結晶シリコン薄膜の製造法に関する。 最近、画像読取用としての、長尺化一次元フオ
トセンサや大面積化二次元フオトセンサ等の画像
読取装置の走査回路部、或いは液晶(LCと略記
する)や、エレクトロクローミー材料(ECと略
記する)或いはエレクトロルミネツセンス材料
(ELと略記する)を利用した画像表示デバイスの
駆動回路部を、これ等の大型化に伴つて所定の基
板上に形成したシリコン薄膜を素材として形成す
ることが提案されている。 斯かるシリコン薄膜は、より高速化、より高機
能化された大型の画像読取装置や画像表示装置の
実現から、非晶質であるよりも多結晶であること
が望まれている。その理由の1つとして上記の如
きの高速、高機能の読取装置の走査回路部や画像
表示装置の駆動回路部を形成する為の素材となる
シリコン薄膜の実効キヤリア移動度(effective
carrier mobility)μeffとしては、大きいことが
要求されるが、通常の放電分解法で得られる非晶
質シリコン薄膜に於いては精々0.1cm2/V・sec程
度であつて、単結晶シリコンに較べて遥かに劣
り、所望の要求を満たすものでないことが挙げら
れる。この移動度μeffの小ささは、非晶質シリコ
ン薄膜個有の特性であることから、非晶質シリコ
ン薄膜は薄膜作成上の容易さと生産コストの安価
を生かし切れないという不都合さを内在してい
る。 これに対して、多結晶シリコン薄膜は、実際に
測定されたデータからも非晶質シリコン薄膜に較
べて、その移動度μeffが遥かに大きく、理論的に
は現在得られている値よりも、更に大きな値の移
動度μeffを有するものが作成され得る可能性を有
している。 而乍ら、多結晶シリコン薄膜を所定の基板上に
大面積に亘つて作成するには、可成りの高温、例
えば化学的堆積膜形成法(Chemical Vapour
Deposition:CVDと略記)の場合には約900℃以
上低圧化学的堆積膜形成法(Low presure
Chemical Vapour Deposition:LPCVDと略記)
の場合には約650℃以上の温度に保持された基板
上に、斯かる温度を膜形成終了まで全基板面積に
亘つて一様均一に維持し乍ら膜形成を行う必要が
あるが、この様な高温を可成りの時間精度良く一
様均一に大面積に亘つて保持することは、加熱の
為に消費する電力が大きく、省エネルギー向きで
ないこと、大電力消費型指向である為に装置自体
が大型化し設備上不都合である。 更に、殊にLPCVDの場合には、反応室内を減
圧にする為に、その減圧保持の為の手段を上記の
高温より保護する意味で冷却装置を付加する必要
があるので、装置全体としては複雑となり、装置
コスト的にも高価となつて好ましくない。 又、上記の様に可成りの高温状態に、然も長時
間膜形成用の基板を保つ為に、その温度による履
歴的影響を受けない様な耐熱性に優れた基板材料
が要求される為に、基板材料の選択に著しい制限
が加えられていた。 この様に高温度領域で、先の走査回路部や駆動
回路部を構成する薄膜トランジスタ(TFTと略
記する)素子を形成する為の素材となる多結晶シ
リコン薄膜を形成することは、装置自体が大型
化、複雑化すること、膜形成用の基板材料の選択
に著しい制約が加わつて、例えば一般ガラス、耐
熱プラスチツクス等の安価な材料が使用出来ず、
製品の材料上からのコストダウンが計れず工業的
には好ましいものではない。 これに対して、上記温度領域に較べて、比較的
低温度領域で多結晶シリコン薄膜を作成し得る方
法として、グロー放電等の放電を利用した膜作成
法(放電分解法)がある。 斯かる放電分解法によつて、多結晶シリコン薄
膜が作成されたとする報告の中で、基板温度の低
いものとしては、400℃程度のものが挙げられる。
この様に基板温度が400℃程度であれば膜形成用
の基板材料の選択の中に、先の一般ガラスや耐熱
性プラスチツクス等も加えることが出来るので、
基板材料の選択上に於ける制約は拡大される。 而乍ら、従来、放電分解法で基板温度を400℃
程度にして作成した多結晶シリコン薄膜は、結晶
性が悪く、結晶粒径が不揃いであつて、結晶の配
向性も悪く、TFT素子形成用の薄膜素材として
の半導体特性に不満足な点があり、TFT素子形
成用の素材としては問題が残されている。 この解決の為には、基板温度を上げることが考
えられるが、基板温度を上げることは先と同様の
問題を内在させる結果となつて好ましくない。 更に、グロー放電等を利用する放電分解法に於
いては、400℃程度に基板温度を保持して多結晶
シリコン薄膜を形成することは、大面積に亘つて
膜特性の一様均一化を図ることが極めて難しく生
産的、量産的には芳しいことではない。この為に
放電分解法に於いても、更に基板温度の低下を計
つて所望特性を有する、大面積化された多結晶シ
リコン薄膜が得られる製造法が熱望されている。 又、より高速、より高機能の走査回路や駆動回
路を作成する素材となり得、而も商業品として競
争力のある多結晶シリコン薄膜の製造法としては
所定の基板上に膜を作成する場合に上記の問題を
解決しなければならない他に、前記の様な移動度
μeffの大きい(通常、前記した走査回路部や駆動
回路部を作成する為には、0.5cm2/V・sec以上の
実効移動度μeffが要求される)ものを得る様な膜
作成条件を満たさなければならない。 而乍ら、0.5cm2/V・sec以上の移動度μeffを有
する多結晶シリコン薄膜を得る為の膜作成条件
は、極めて厳格であり、従つて、大面積に亘つて
斯かる膜作成条件を一定に保持するのは至難であ
つて、従来法は生産的、量産的には不向きであつ
た。 本発明は、斯かる点に鑑み成されたものであつ
て、所望の特性の多結晶シリコン薄膜を従来に較
べて、一層低温側領域に於いて、比較的緩やかな
膜作成条件の下に作成し得、得られる膜は大面積
に亘つて半導体特性が均一一様である多結晶シリ
コン薄膜の製造法を提供することを主たる目的と
する。 本発明の別の目的は、結晶性に優れ、結晶粒径
が揃つており、その配向性が良好である多結晶シ
リコン薄膜が容易に得ることの出来る多結晶シリ
コン薄膜の製造法を提供することである。 更にもう1つの目的としては0.5cm2/V・sec以
上の移動度を有し、高速、高機能の走査回路や駆
動回路を構成する薄膜トランジスター(TFTと
略記する)の多数が同一膜を素材として精度良く
形成され得る多結晶シリコン薄膜を製造する為の
多結晶シリコン薄膜の製造法を提供することでも
ある。 本発明の多結晶シリコン薄膜の製造法は、多結
晶シリコン薄膜を形成する為のシリコン原子を構
成原子とする主原料物質をガス状態で所望の圧力
に減圧されている堆積室内に導入し、予め前記堆
積室内に配設され350℃以上400℃以下の基板温度
に加熱されている基板上に、放電パワーによつて
前記原料物質を放電分解し、多結晶シリコン薄膜
を製造する多結晶シリコン薄膜の製造法に於い
て、該製造法に於ける多結晶シリコン薄膜の堆積
速度を飽和させるのに必要な最小の放電パワーを
P minとすると、前記放電パワーを、該P
minの10分の1以上であつて且つP minに満た
ない放電パワーに設定して多結晶シリコン薄膜を
形成することを特徴とする。 この様に、多結晶シリコン薄膜形成用の真空堆
積室中に導入される薄膜形成用のシリコン原子を
構成原子とする主原料物質のガス流量と放電パワ
ーとの関係を設定して、該原料物質を放電分解す
ることによつて所定の基板上に形成される多結晶
シリコン薄膜は、後に具体的に示される様に前記
した走査回路や駆動回路を構成するTFT用の素
材として極めて有効であり、而も、本発明の方法
に依れば、膜形成の際の基板温度(Ts)を同等
の特性を有する膜を得る場合に限らず一段と優れ
た特性の膜を得る場合にも従来法に較べて著しく
低温にすることが出来る為に基板材料の選択範囲
が拡大され、より安価な走査回路や駆動回路を提
供することが出来る。 本発明に於いては、膜形成用の主原料物質のガ
ス流量と放電パワーとの関係を前記の様に設定し
た範囲の中に於いて、原料物質の放電分解を行う
ものであるが、好適にはP minの5分の1以上
とするのが望ましいものである。 従来法が基板温度Tsを400℃程度とすると粗悪
な多結晶シリコン薄膜しか作成されず、前記した
TFT用の素材としては、全く適用され得ないの
に対して、本発明の条件下に於いては基板温度
Tsを350℃としても前記走査回路や駆動回路を構
成するTFT用素材として充分使用に耐える多結
晶シリコン薄膜が形成され得る。従つて、本発明
に於いては勿論、基板温度Tsを従来法の様に、
高温(550℃程度以上)にしても差支えないが、
大面積の基板を均一に加熱でき、かつ、消費電力
面、真空保持部材(バイトン等のOリング等)の
冷却面を考慮するとなるべく低温が好しく、最適
には400℃以下とすることが望しい。 この様に基板温度Tsをより低温側に設定出来
ることは、基板材料の選択範囲に、より一層の拡
大が望める保障となり、材料コスト面の低下に貢
献することが出来る他、低温度領域での膜作成の
為に、加熱や温度制御の為の装置が簡便小型化出
来るので、膜形成装置自体も小型で簡素化出来る
という利点が生ずる。 本発明に於いて、膜形成用の堆積室中に導入さ
れる膜形成用の主原料ガスのガス流量としては、
放電パワーとの関係に於いて、先の条件を満足す
る様に適宜決められて良いものであるが、より一
層優れた膜特性と膜堆積速度の向上、原料ガスの
経済性等の要素より決められる。 本発明の方法によれば、得られる多結晶シリコ
ン薄膜自体の膜特性としては、その結晶構造学的
には、結晶粒径が揃つており、その大きさも
TFT素子用の素材として適切なサイズを有し、
結晶配向性等で表わされる多結晶化度に優れてい
るものである。 例えば、本発明の方法によつて得られる多結晶
シリコン薄膜は、その結晶粒径のバラツキが±50
%以内であつて、極めて粒径が揃つており、又、
結晶粒径のサイズそのものも約400〜1300Å内に
あつて、TFT用素材向きである。 次に、第1図に従つて本発明の製造法に於ける
特徴的事項を具体的に述べる。 第1図は、本発明の特徴的事項となる膜作成条
件を具体的に示す為の説明図であつて、多結晶シ
リコンの析出速度を種々のモノシランガス(H2
で10vol%に希釈されたSiH4)ガス流量に就て、
RF放電パワー(グロー放電エネルギー)に対し
て図示したものである。 第1図中の線Bより低パワー領域においては、
結晶の配向性が乏しい微結晶シリコン膜が得られ
ることが電子線回析パターンから判明した。又、
線Aより高パワー領域においては、粒径及び配向
性は良好だが膜の導電率が10-4(Ω・cm)以下の
粒界に準位の多いと思われる膜が得られ半導体デ
バイス用の素材としては不適切である。 A〜B間(線A,Bで挟まれた領域)の条件に
おいて得られる膜は、電子のモビリテイーμeff
(MOSFETから得られた実効移動度)が、0.5
cm2/V・sec以上の特性を与える良好な多結晶シ
リコン薄膜である。第1図に示されたA〜B間
は、Ts=350℃において作製された膜について示
している。Ts=450℃においては、A〜B′間にお
いて、μeff>0.5(cm2/V・sec)の多結晶シリコ
ン膜が作製できる。 第1図に示されるように、基板温度Ts,RFパ
ワー、SiH4流量を選択することによつて良好に
配向した多結晶シリコン膜が得られ、電気的特性
においても、一般的に広く知られてきたCVD法
や蒸着法又はグロー放電では得られない350℃と
いう低温基板上においてもこれらの方法で知られ
てきた500℃以上の基板温度で作製される多結晶
シリコン膜と同程度かそれ以上の多結晶シリコン
薄膜を作製しうる。 多結晶シリコンの析出速度がRFパワーに対し
て飽和する領域(線Aより右)では、形成される
結晶粒界に準位を含む傾向を述べたが、一方RF
パワーの高い線A近傍ほど電子線回析のパターン
では配向性が強く、粒径がより成長したものが得
られ、線Aより左側(低RFパワー側)が良質な
半導体特性を与え、線Bより低パワー側は配向
性、粒径成長が不充分であり、線Bより高パワー
側が良質な半導体特性を与える多結晶シリコンが
得られる条件である。 本発明は、この様なシステマチツクに行われた
実験より得られたデータ群より、例えば第1図に
示す様にA〜B間に於ける膜作成条件下に於いて
作成される多結晶シリコン膜が前記した回路部を
構成するTFT用の素材として著しく有効である
ことを見出した点に基いている。即ち、A〜B間
の限られた条件下で多結晶シリコン膜を作製する
ことによつて、例えば従来達成されなかつた例え
ばTs=350℃においても良質の多結晶シリコン薄
膜を容易に且つ安価に作製することが可能になつ
たものである。 本発明においては、基板温度Tsを従来法に較
べて、低温度領域とすることが出来る為に、従来
法で使用されている高融点ガラス、硬ガラス等の
耐熱性ガラス、耐熱性セラミツクス、サフアイ
ヤ、スピネル、シリコンウエーハー等の他、一般
の低融点ガラス、耐熱性プラスチツクス、等も使
用され得る。 本発明の方法で得られる多結晶シリコン薄膜を
素材として作成されるアクテイブデバイスの1例
としてのTFTは半導体層、電極層、絶縁層を用
いた電界効果トランジスタとして知られている。
即ち、半導体層に隣接したオーミツクなコンタク
トを持つたソース電極ドレイン電極間に電圧を印
加し、そこを流れるチヤンネル電流を絶縁層を介
して設けたゲート電極をかけるバイアス電圧によ
り変調される。 第2図にはこのようなTFTの典型的な基本構
造の一例が示される。絶縁性基板201上に設け
られた半導体層202上にソース電極203、ド
レイン電極204が接して設けてあり、これ等を
被覆する様に絶縁層205が設けられ、該絶縁層
205上にゲート電極206がある。 第2図に示される構造を有するTFTに於いて
は、半導体層202は、多結晶シリコン薄膜で構
成され、半導体層202と2つの電極、即ち、ソ
ース電極203、ドレイン電極204の各々との
間には、非晶質シリコンで構成された第1のn+
層207、第2のn+層208が設けられ、オー
ミツクコンタクトを形成している。 絶縁層205はCVD又はPCVDで形成される
シリコンナイトライド、SiO2,Al2O3,等の材料
で構成される。多結晶シリコン膜の製造に用いる
反応性気体(シリコンを構成原子とする原料物
質)はシラン(SiH4),SiF4(フツ化珪素),
SiH2F2(ジフロルシラン),SiHCl3(トリクロルシ
ラン),四塩化珪素(SiCl4),ジシラン(Si2H6
等が挙げられ、これ等はH2,Ar,He,He等で
希釈されて用いることも出来る。 以下に本発明の製造法に従つて多結晶シリコン
薄膜を形成し、これを素材としてTFTを作成し
た実施例に就て具体的に説明する。 実施例 1 本実施例は多結晶シリコン薄膜を基板上に形成
しTFTを作成したもので第3図に示した装置を
用いたものである。基板300は基板温度Tsが
その軟化点より低く押えられるので、コーニング
ガラスを用いた。 先ず、基板300を洗浄した後、(HF+HNO3
+CH3COOH)の混合液でその表面を軽くエツ
チングし、乾燥した後、ベルジヤー真空堆積室3
01内のアノード側においた基板加熱ホルダー3
02に装着した。 その後ベルジヤー301を拡散ポンプ309で
バツクグランド真空度3×10-6Torr以下まで排
気を行つた。この時、この真空度が低いと反応性
ガスが有効に膜析出して働かないばかりか膜中に
O,Nが混入し、著しく膜の抵抗を変化させる。
次に基板温度Tsを上げて基板300の温度を500
℃に保持した。(基板温度は熱電対303で監視
する。)次に、H2ガスをマスフローコントローラ
ー306で制御し乍らベルジヤー301内に導入
して基板300表面をクリーニングした後、反応
性気体を導入する様にした。基板温度Tsは350℃
に設定した。放電時のベルジヤー301内の圧力
は0.1Torrに保持した。圧力が小さい場合にはプ
ラズマに与えるエネルギーが大きく、同じ基板温
度でも圧力が大きい場合より形成される多結晶シ
リコンの配向の度合が高いので、好ましくは
0.2Torr以下で行う方が望ましかつた。該実施例
に於いては導入する反応性気体としては取扱いの
容易なH2ガスで10vol%に希釈したSiH4ガス
(SiH4(10)/H2と略記する)を用いた。ガス流
量は30SCCMになる様にマスフローコントローラ
ー304でコントロールして導入した。ベルジヤ
ー301内の圧力はベルジヤー301の排気側の
圧力調整バルブ310を調節し、絶対圧力計31
2を用いて所望の圧力に設定した。ベルジヤー3
01内の圧力が安定した後、カソード電極313
に13.56MHzの高周波電界電源314によつて加
え、グロー放電を開始させた。この時の電圧は
1.0KV、電流は80mARF放電パワーは密度にし
て1.5×10-3W/cm3であつた。この条件下でのシ
リコンの膜析出速度は1Å/secであつた。形成
された膜の膜厚は4000Åでその均一性は円形リン
グ型吹き出し口を用いた場合には3インチ×3イ
ンチの基板の大きさに対して±10%内に収つてい
た。 又、この多結晶シリコン膜はn型で易動度は
0.8cm2/V・sec、抵抗値は〜107Ω・cmで、電子
線回析とX線回析で強く配向し、粒径の揃つたポ
リシリコンであることが確認された。 次にこの膜を素材として第4図に概略を示すプ
ロセスに従つてTFTを作成した。工程aに示す
ようにガラス基板300上に上記の様にして形成
した多結晶シリコン膜401を析出した後、水素
ガスで100volppmに希釈されたPH3ガス(PH3
(100ppm)/H2と略記する)をH2で10vol%に希
釈されたSiH4(SiH4(10)/H2と略記する)ガス
に対して、mol比にして5×10-3の割合でベルジ
ヤー301内に流入させ、ベルジヤー301内の
圧力を0.12Torrに調整してグロー放電を行いP
のドーブされたn+層402を500Åの厚さに形成
した〔工程b〕。次に工程cのようにフオトエツ
チングによりn+層402をソース電極403の
領域、ドレイン電極404の領域をのぞいて除去
した。次にゲート絶縁膜を形成すべくベルジヤー
301内に再び上記の基板が、アノード側の加熱
ホルダー302に装置された。多結晶シリコンを
作製する場合と同様にベルジヤー301が排気さ
れ、基板温度Tsを250℃としてNH3ガスを
20SCCM、SiH4(SiH4(10)/H2)ガスを
5SCCM導入してグロー放電を生起させてSiNH
膜405を2500Åの厚さに堆積させた。 次にフオトエツチング工程によりソース電極4
03、ドレイン電極404用のコンタクトホール
406−1,406−2をあけ、その後で、
SiNH膜405全面にAlを蒸着して電極膜407
を形成した後、ホトエツチング工程によりAl電
極膜407を加工してソース電極用取出し電極4
08,ドレイン電極用取出し電極409及びゲー
ト電極410を形成した。この後、H2雰囲気中
で250℃の熱処理を行つた。以上の条件とプロセ
スに従つて形成されたTFT(チヤンネル長L=
10μ・チヤンネル幅W=500μ)は安定で良好な特
性を示した。 第5図にこの様にして試作したTFTの特性例
を示す。第5図にはドレイン電流IDとドレイン電
圧VDの関係をゲート電圧VGをパラメータにした
TFT特性例が示されてある。ゲートのスレツシ
ヨールド電圧は5Vと低く、VG=20VでのVG=0
の電流値の比は3ケタ以上とれている。 本実施例では基板としてコーニング#7059ガラ
スを用いたが、熱処理温度や基板温度を高くして
も基板として超硬質ガラスや石英ガラスを採用す
ることにより同様の特性を出すことができた。従
つて、本発明によれば低温度側より高温度側まで
基板温度Tsを広範囲内から基板材料に従つて自
由に選択出来るという基板材料の選択範囲に著し
い自由度がある為に特性の優れたTFT集積回路
をより安価に、より簡便な装置を用いて容易に作
成することが出来る。 実施例 2 次に、実施例1と同様の手順によつて、種々の
条件を変化させて作成した多結晶シリコン薄膜の
特性及びそれを素材として作成したTFTの特性
に就て第1表から第3表に示す。 第1表は、RFパワー50W、シラン流量(SiH4
(10)/H2)20SCCM条件で、多結晶シリコン膜
作製時の基板温度Tsを250〜550℃に変化させた
場合、得られる多結晶シリコン膜の平均結晶粒径
と実施例1と同様の操作によつて各サンプルにつ
いてTFTを作成した時の実効キヤリア移動度
μeffを示す。 第2表は、基板温度350℃、シラン(SiH4
(10)/H2)流量20SCCMで一定である条件で
RFパワーを5〜200Wに変化させた場合の同様の
結果を示す。 第3表は、基板温度350℃、RFパワー50Wの条
件でシラン(SiH4(10)/H2)流量を5〜
60SCCMに変化させた場合の同様の結果を示す。 基板温度が350℃においても600〜900Åの平均
結晶粒径を有し、μeffも0.9〜1.6(cm2/V・sec)
の結果が、RFパワーとシラン流量の選択によつ
て作製可能であることが示されている。
The present invention relates to a method for manufacturing a polycrystalline silicon thin film, which is effective for forming a polycrystalline silicon thin film containing silicon atoms as a matrix on a predetermined substrate using discharge energy such as glow discharge or arc discharge. Recently, scanning circuit parts of image reading devices such as long one-dimensional photo sensors and large-area two-dimensional photo sensors, liquid crystals (abbreviated as LC), and electrochromic materials (abbreviated as EC) have recently been developed for image reading. ) Or, as the drive circuit section of image display devices using electroluminescent materials (abbreviated as EL) is becoming larger, it has been proposed to use a silicon thin film formed on a predetermined substrate as the material. has been done. Such a silicon thin film is desired to be polycrystalline rather than amorphous in order to realize large-scale image reading devices and image display devices with higher speed and higher functionality. One of the reasons for this is the effective carrier mobility (effective
carrier mobility) μeff is required to be large, but in amorphous silicon thin films obtained by normal discharge decomposition, it is at most about 0.1 cm 2 /V・sec, compared to single crystal silicon. However, it is far inferior and does not meet the desired requirements. This small mobility μeff is a characteristic unique to amorphous silicon thin films, so amorphous silicon thin films have the inherent disadvantage of not being able to take advantage of the ease of thin film production and low production costs. There is. On the other hand, the mobility μeff of a polycrystalline silicon thin film is much larger than that of an amorphous silicon thin film, based on actually measured data, and theoretically it has a much higher mobility μeff than the currently obtained value. There is a possibility that one having an even larger value of mobility μeff can be created. However, in order to create a polycrystalline silicon thin film over a large area on a given substrate, it is necessary to use a considerably high temperature, for example, a chemical vapor deposition method.
In the case of Deposition (abbreviated as CVD), low pressure chemical deposition film formation method (Low presure
Chemical Vapor Deposition: Abbreviated as LPCVD)
In this case, it is necessary to form a film on a substrate maintained at a temperature of approximately 650°C or higher while maintaining such a temperature uniformly over the entire substrate area until the film formation is completed. Maintaining such a high temperature uniformly over a large area with considerable time precision consumes a large amount of power for heating, so it is not suitable for energy saving, and the equipment itself is oriented towards high power consumption. However, this increases the size and is inconvenient in terms of equipment. Furthermore, especially in the case of LPCVD, in order to reduce the pressure inside the reaction chamber, it is necessary to add a cooling device to protect the means for maintaining the reduced pressure from the above-mentioned high temperatures, so the equipment as a whole is complicated. This is undesirable because it increases the cost of the device. In addition, as mentioned above, in order to maintain a substrate for film formation at a fairly high temperature for a long time, a substrate material with excellent heat resistance that is not affected by the historical temperature is required. This placed significant restrictions on the selection of substrate materials. Forming a polycrystalline silicon thin film, which is the material for forming the thin film transistor (abbreviated as TFT) elements that make up the scanning circuit section and drive circuit section, in such a high temperature region requires a large equipment. In addition, significant restrictions have been placed on the selection of substrate materials for film formation, making it impossible to use inexpensive materials such as general glass and heat-resistant plastics.
This is not desirable from an industrial perspective because it does not allow for cost reduction from the viewpoint of product materials. On the other hand, as a method for forming a polycrystalline silicon thin film in a relatively low temperature range compared to the above-mentioned temperature range, there is a film forming method (discharge decomposition method) that utilizes discharge such as glow discharge. Among the reports that say that polycrystalline silicon thin films have been created by such discharge decomposition methods, one with a low substrate temperature of about 400°C is mentioned.
In this way, if the substrate temperature is around 400℃, you can also include the aforementioned general glass and heat-resistant plastics in the selection of substrate materials for film formation.
The constraints on the selection of substrate materials are expanded. However, conventionally, the substrate temperature was reduced to 400℃ using the discharge decomposition method.
The polycrystalline silicon thin film prepared at a certain level has poor crystallinity, uneven crystal grain size, and poor crystal orientation, and has unsatisfactory semiconductor properties as a thin film material for forming TFT elements. Problems remain as a material for forming TFT devices. In order to solve this problem, it is conceivable to raise the substrate temperature, but raising the substrate temperature is not preferable because it causes the same problem as before. Furthermore, in the discharge decomposition method that uses glow discharge, etc., maintaining the substrate temperature at around 400°C to form a polycrystalline silicon thin film makes it possible to uniformize the film properties over a large area. This is extremely difficult and not good for productivity or mass production. For this reason, even in the discharge decomposition method, there is a desire for a manufacturing method that can further reduce the substrate temperature and obtain a polycrystalline silicon thin film having a large area and having desired characteristics. In addition, the method for manufacturing polycrystalline silicon thin films, which can be used as a material for creating faster, more highly functional scanning circuits and drive circuits, and is competitive as a commercial product, is when creating films on a given substrate. In addition to solving the above problems, it is necessary to have a large mobility μeff as described above (normally, in order to create the above-mentioned scanning circuit section and drive circuit section, an effective The film creation conditions must be met to obtain the required mobility μeff. However, the film formation conditions for obtaining a polycrystalline silicon thin film with a mobility μeff of 0.5 cm 2 /V・sec or more are extremely strict, and therefore, such film formation conditions must be met over a large area. It is extremely difficult to maintain a constant temperature, and conventional methods are not suitable for productivity or mass production. The present invention has been made in view of the above, and is capable of producing a polycrystalline silicon thin film with desired characteristics in a lower temperature region and under relatively mild film forming conditions than in the past. The main object of the present invention is to provide a method for manufacturing a polycrystalline silicon thin film, which can be produced and whose semiconductor properties are uniform over a large area. Another object of the present invention is to provide a method for producing a polycrystalline silicon thin film that can easily produce a polycrystalline silicon thin film that has excellent crystallinity, uniform crystal grain size, and good orientation. It is. Another purpose is to have a mobility of 0.5cm 2 /V・sec or more, and to make many of the thin film transistors (abbreviated as TFT) that constitute high-speed, high-performance scanning circuits and drive circuits made of the same film. Another object of the present invention is to provide a method for manufacturing a polycrystalline silicon thin film that can be formed with high precision as a polycrystalline silicon thin film. In the method for producing a polycrystalline silicon thin film of the present invention, a main raw material material whose constituent atoms are silicon atoms for forming a polycrystalline silicon thin film is introduced in a gaseous state into a deposition chamber that has been reduced to a desired pressure. A polycrystalline silicon thin film is deposited on a substrate disposed in the deposition chamber and heated to a substrate temperature of 350° C. or more and 400° C. or less, by discharging the raw material with discharge power to produce a polycrystalline silicon thin film. In a manufacturing method, if the minimum discharge power required to saturate the deposition rate of the polycrystalline silicon thin film in the manufacturing method is P min, then the discharge power is
The method is characterized in that a polycrystalline silicon thin film is formed by setting the discharge power to be one-tenth or more of min and less than P min. In this way, the relationship between the gas flow rate and discharge power of the main raw material material whose constituent atoms are silicon atoms for thin film formation introduced into the vacuum deposition chamber for polycrystalline silicon thin film formation is set, and the raw material material is A polycrystalline silicon thin film formed on a predetermined substrate by discharging and decomposing the polycrystalline silicon is extremely effective as a material for TFTs constituting the above-mentioned scanning circuit and drive circuit, as will be specifically shown later. However, according to the method of the present invention, the substrate temperature (Ts) during film formation can be lowered compared to the conventional method not only when obtaining a film with the same characteristics, but also when obtaining a film with even better characteristics. Since the temperature can be significantly lowered, the selection range of substrate materials is expanded, and cheaper scanning circuits and drive circuits can be provided. In the present invention, the discharge decomposition of the raw material is carried out within the range set as described above for the relationship between the gas flow rate of the main raw material for film formation and the discharge power. It is desirable to set it to one-fifth or more of P min. In the conventional method, when the substrate temperature Ts is about 400°C, only poor quality polycrystalline silicon thin films are produced, and the above-mentioned problems arise.
While it cannot be used as a material for TFT at all, under the conditions of the present invention, the substrate temperature
Even if Ts is set at 350° C., a polycrystalline silicon thin film that can be used sufficiently as a material for TFTs constituting the scanning circuit and drive circuit can be formed. Therefore, in the present invention, of course, the substrate temperature Ts is not changed as in the conventional method.
There is no problem even if the temperature is high (approximately 550℃ or higher), but
In order to uniformly heat a large area of the substrate, and considering power consumption and cooling of vacuum holding members (O-rings such as Viton), the temperature is preferably as low as possible, and optimally below 400°C. Yes. Being able to set the substrate temperature Ts to a lower temperature in this way guarantees that the selection range of substrate materials can be further expanded, contributing to a reduction in material costs, and also contributing to lower material costs. Since the apparatus for heating and temperature control for film formation can be easily and miniaturized, there is an advantage that the film forming apparatus itself can also be miniaturized and simplified. In the present invention, the gas flow rate of the main raw material gas for film formation introduced into the deposition chamber for film formation is as follows:
In relation to the discharge power, it may be determined as appropriate to satisfy the above conditions, but it may be determined based on factors such as better film properties, improved film deposition rate, and economical efficiency of raw material gas. It will be done. According to the method of the present invention, the film characteristics of the obtained polycrystalline silicon thin film itself are that, in terms of its crystal structure, the crystal grain sizes are uniform;
It has an appropriate size as a material for TFT elements,
It has excellent polycrystallinity expressed by crystal orientation. For example, the polycrystalline silicon thin film obtained by the method of the present invention has a variation of ±50 in crystal grain size.
%, the particle size is extremely uniform, and
The crystal grain size itself is within the range of about 400 to 1300 Å, making it suitable for TFT materials. Next, specific features of the manufacturing method of the present invention will be described with reference to FIG. FIG. 1 is an explanatory diagram specifically showing the film forming conditions that are characteristic of the present invention .
SiH diluted to 10 vol% with 4 ) gas flow rate,
It is illustrated against RF discharge power (glow discharge energy). In the power range lower than line B in Figure 1,
The electron beam diffraction pattern revealed that a microcrystalline silicon film with poor crystal orientation could be obtained. or,
In the higher power range than line A, a film with good grain size and orientation but with a film conductivity of 10 -4 (Ωcm) or less and which seems to have many levels at the grain boundaries is obtained, making it suitable for semiconductor devices. It is inappropriate as a material. The film obtained under the conditions between A and B (area between lines A and B) has electron mobility μeff
(effective mobility obtained from MOSFET) is 0.5
This is a good polycrystalline silicon thin film that provides characteristics of cm 2 /V·sec or higher. The period between A and B shown in FIG. 1 is for a film produced at Ts=350°C. At Ts=450°C, a polycrystalline silicon film with μeff>0.5 (cm 2 /V·sec) can be produced between A and B'. As shown in Figure 1, by selecting the substrate temperature Ts, RF power, and SiH 4 flow rate, a well-oriented polycrystalline silicon film can be obtained, and its electrical properties are generally well-known. Even on substrates as low as 350°C, which cannot be obtained using conventional CVD methods, vapor deposition methods, or glow discharge, the results are comparable to or higher than polycrystalline silicon films produced using these methods at substrate temperatures of 500°C or higher. polycrystalline silicon thin films can be produced. In the region where the precipitation rate of polycrystalline silicon is saturated with respect to RF power (to the right of line A), we have described a tendency to include levels in the grain boundaries formed;
The closer the power is to line A, the stronger the orientation in the electron beam diffraction pattern, and the larger the grain size. On the lower power side, orientation and grain size growth are insufficient, and on the higher power side than line B, polycrystalline silicon with good semiconductor properties can be obtained. The present invention is based on data obtained from such systematic experiments, for example, as shown in FIG. This is based on the fact that the material was found to be extremely effective as a material for TFTs constituting the above-mentioned circuit section. That is, by producing a polycrystalline silicon film under the limited conditions between A and B, it is possible to easily and inexpensively produce a high-quality polycrystalline silicon thin film even at Ts = 350°C, which has not been achieved in the past. It has now become possible to fabricate it. In the present invention, since the substrate temperature Ts can be kept in a lower temperature range than in the conventional method, heat-resistant glasses such as high melting point glass and hard glass, heat-resistant ceramics, and sapphire, which are used in the conventional method, can be used. , spinel, silicon wafer, etc., general low melting point glass, heat resistant plastics, etc. may also be used. A TFT, which is an example of an active device made from a polycrystalline silicon thin film obtained by the method of the present invention, is known as a field effect transistor using a semiconductor layer, an electrode layer, and an insulating layer.
That is, a voltage is applied between a source electrode and a drain electrode that have an ohmic contact adjacent to the semiconductor layer, and the channel current flowing therethrough is modulated by a bias voltage applied to a gate electrode provided through an insulating layer. FIG. 2 shows an example of a typical basic structure of such a TFT. A source electrode 203 and a drain electrode 204 are provided in contact with a semiconductor layer 202 provided on an insulating substrate 201, an insulating layer 205 is provided to cover these, and a gate electrode is provided on the insulating layer 205. There are 206. In the TFT having the structure shown in FIG. 2, the semiconductor layer 202 is composed of a polycrystalline silicon thin film, and is formed between the semiconductor layer 202 and two electrodes, namely, a source electrode 203 and a drain electrode 204. has a first n + composed of amorphous silicon.
A layer 207 and a second n + layer 208 are provided to form an ohmic contact. The insulating layer 205 is made of a material such as silicon nitride, SiO 2 , Al 2 O 3 , etc. formed by CVD or PCVD. The reactive gases (raw materials whose constituent atoms are silicon) used to manufacture polycrystalline silicon films include silane (SiH 4 ), SiF 4 (silicon fluoride),
SiH 2 F 2 (difluorosilane), SiHCl 3 (trichlorosilane), silicon tetrachloride (SiCl 4 ), disilane (Si 2 H 6 )
These can also be used diluted with H 2 , Ar, He, He, etc. An example in which a polycrystalline silicon thin film is formed according to the manufacturing method of the present invention and a TFT is created using this as a material will be specifically described below. Example 1 In this example, a TFT was fabricated by forming a polycrystalline silicon thin film on a substrate, and the apparatus shown in FIG. 3 was used. Corning glass was used for the substrate 300 because the substrate temperature Ts can be kept below its softening point. First, after cleaning the substrate 300, (HF+HNO 3
The surface was lightly etched with a mixed solution of +CH 3 COOH), dried, and then placed in the Bergier vacuum deposition chamber 3.
Substrate heating holder 3 placed on the anode side in 01
Installed on 02. Thereafter, the Belgear 301 was evacuated to a background vacuum of 3×10 -6 Torr or less using a diffusion pump 309. At this time, if the degree of vacuum is low, the reactive gas not only does not effectively deposit a film and work, but also causes O and N to be mixed into the film, significantly changing the resistance of the film.
Next, increase the substrate temperature Ts to bring the temperature of the substrate 300 to 500.
It was kept at ℃. (The substrate temperature is monitored by a thermocouple 303.) Next, H 2 gas is controlled by a mass flow controller 306 and introduced into the bell gear 301 to clean the surface of the substrate 300, and then a reactive gas is introduced. did. Substrate temperature Ts is 350℃
It was set to The pressure inside the bell jar 301 during discharge was maintained at 0.1 Torr. When the pressure is low, the energy given to the plasma is large, and the degree of orientation of the polycrystalline silicon formed is higher than when the pressure is high even at the same substrate temperature, so it is preferable.
It was preferable to conduct the test at 0.2 Torr or less. In this example, SiH 4 gas (abbreviated as SiH 4 (10)/H 2 ) diluted to 10 vol % with easily handled H 2 gas was used as the reactive gas to be introduced. The gas flow rate was controlled by a mass flow controller 304 so that it was 30 SCCM. The pressure inside the bell gear 301 is adjusted by adjusting the pressure regulating valve 310 on the exhaust side of the bell gear 301, and by using the absolute pressure gauge 31.
2 was used to set the desired pressure. bell gear 3
After the pressure inside 01 becomes stable, the cathode electrode 313
was applied by a 13.56 MHz high frequency electric field power source 314 to start glow discharge. The voltage at this time is
The voltage was 1.0 KV, the current was 80 m, and the ARF discharge power was 1.5 x 10 -3 W/cm 3 in density. The silicon film deposition rate under these conditions was 1 Å/sec. The thickness of the formed film was 4000 Å, and its uniformity was within ±10% for a substrate size of 3 inches by 3 inches when a circular ring-shaped outlet was used. Also, this polycrystalline silicon film is n-type and has a mobility of
It was confirmed by electron beam diffraction and X-ray diffraction that it was polysilicon with strong orientation and uniform grain size, with a resistance value of 0.8 cm 2 /V·sec and a resistance value of ˜10 7 Ω·cm. Next, a TFT was fabricated using this film as a material according to the process outlined in FIG. As shown in step a, after depositing the polycrystalline silicon film 401 formed as described above on the glass substrate 300, PH 3 gas (PH 3
(abbreviated as SiH 4 (100 ppm)/H 2 ) to SiH 4 (abbreviated as SiH 4 (10)/H 2 ) diluted to 10 vol% with H 2 in a molar ratio of 5 × 10 -3 . Flow into the bell gear 301 at a certain rate, adjust the pressure inside the bell gear 301 to 0.12 Torr, and perform glow discharge.
A doped n + layer 402 was formed to a thickness of 500 Å [Step b]. Next, as in step c, the n + layer 402 was removed except for the source electrode 403 region and the drain electrode 404 region by photoetching. Next, in order to form a gate insulating film, the above-mentioned substrate was again placed in the heating holder 302 on the anode side within the bell jar 301. As in the case of manufacturing polycrystalline silicon, the Bergier 301 is evacuated, the substrate temperature Ts is set to 250°C, and NH 3 gas is introduced.
20SCCM, SiH 4 (SiH 4 (10)/H 2 ) gas
Introducing 5SCCM to generate glow discharge to generate SiNH
Film 405 was deposited to a thickness of 2500 Å. Next, the source electrode 4 is etched by a photoetching process.
03. Open contact holes 406-1 and 406-2 for the drain electrode 404, and then,
Al is deposited on the entire surface of the SiNH film 405 to form an electrode film 407.
After forming, the Al electrode film 407 is processed by a photoetching process to form the source electrode extraction electrode 4.
08, a drain electrode extraction electrode 409 and a gate electrode 410 were formed. After this, heat treatment was performed at 250° C. in an H 2 atmosphere. TFT formed according to the above conditions and process (channel length L =
10μ・channel width W=500μ) showed stable and good characteristics. Figure 5 shows an example of the characteristics of the TFT prototyped in this manner. Figure 5 shows the relationship between drain current I D and drain voltage V D using gate voltage V G as a parameter.
Examples of TFT characteristics are shown. The gate threshold voltage is as low as 5V, and V G = 0 at V G = 20V.
The ratio of current values is more than three digits. In this example, Corning #7059 glass was used as the substrate, but similar characteristics could be achieved by using ultra-hard glass or quartz glass as the substrate even if the heat treatment temperature and substrate temperature were increased. Therefore, according to the present invention, the substrate temperature Ts can be freely selected from a wide range from a low temperature side to a high temperature side according to the substrate material. TFT integrated circuits can be easily produced at lower cost and using simpler equipment. Example 2 Next, the characteristics of a polycrystalline silicon thin film made by changing various conditions according to the same procedure as in Example 1, and the characteristics of a TFT made from the same are shown in Table 1. It is shown in Table 3. Table 1 shows RF power 50W, silane flow rate (SiH 4
(10)/H 2 ) When the substrate temperature Ts during polycrystalline silicon film fabrication is changed from 250 to 550°C under 20SCCM conditions, the average crystal grain size of the obtained polycrystalline silicon film and the same as in Example 1 are The effective carrier mobility μeff when a TFT is created for each sample by operation is shown. Table 2 shows that the substrate temperature is 350℃, silane (SiH 4
(10)/H 2 ) Under the condition that the flow rate is constant at 20SCCM
Similar results are shown when the RF power is varied from 5 to 200W. Table 3 shows that the silane (SiH 4 (10)/H 2 ) flow rate was 5 to 5 at the substrate temperature of 350℃ and RF power of 50W.
Similar results are shown when changing to 60SCCM. Even at a substrate temperature of 350℃, the average crystal grain size is 600 to 900 Å, and the μeff is 0.9 to 1.6 (cm 2 /V sec).
It has been shown that this result can be produced by selecting the RF power and silane flow rate.

【表】【table】

【表】【table】

【表】【table】 【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明を説明する為の説明図、第2図
はTFTの構造を説明する模式的構造断面図、第
3図は本発明を具現化する装置の模式的説明図、
第4図は本発明に係わるTFTの作成工程を説明
する為の工程図、第5図は本発明の実施態様例の
1つの結果を説明する為の説明図である。
FIG. 1 is an explanatory diagram for explaining the present invention, FIG. 2 is a schematic structural cross-sectional diagram for explaining the structure of a TFT, and FIG. 3 is a schematic explanatory diagram of a device embodying the present invention.
FIG. 4 is a process diagram for explaining the manufacturing process of a TFT according to the present invention, and FIG. 5 is an explanatory diagram for explaining one result of an embodiment of the present invention.

Claims (1)

【特許請求の範囲】 1 多結晶シリコン薄膜を形成する為のシリコン
原子を構成原子とする主原料物質をガス状態で所
望の圧力に減圧されている堆積室内に導入し、予
め前記堆積室内に配設され350℃以上400℃以下の
基板温度に加熱されている基板上に、放電パワー
によつて前記原料物質を放電分解し、多結晶シリ
コン薄膜を製造する多結晶シリコン薄膜の製造法
に於いて、 該製造法に於ける多結晶シリコン薄膜の堆積速
度を飽和させるのに必要な最小の放電パワーをP
minとすると、前記放電パワーを、該P min
の10分の1以上であつて且つP minに満たない
放電パワーに設定して多結晶シリコン薄膜を形成
することを特徴とする多結晶シリコン薄膜の製造
法。 2 前記主原料物質を堆積室内に導入する前に、
水素雰囲気中で前記基板を加熱することを特徴と
する特許請求の範囲第1項に記載の多結晶シリコ
ン薄膜の製造法。
[Scope of Claims] 1. A main raw material whose constituent atoms are silicon atoms for forming a polycrystalline silicon thin film is introduced in a gaseous state into a deposition chamber that is reduced to a desired pressure, and is placed in the deposition chamber in advance. In a method for producing a polycrystalline silicon thin film, the source material is discharge-decomposed by discharge power on a substrate which is heated to a substrate temperature of 350°C or more and 400°C or less, thereby producing a polycrystalline silicon thin film. , P is the minimum discharge power required to saturate the deposition rate of polycrystalline silicon thin film in the manufacturing method.
min, the discharge power is P min
1. A method for producing a polycrystalline silicon thin film, characterized in that the polycrystalline silicon thin film is formed by setting the discharge power to one-tenth or more of P min and less than P min. 2. Before introducing the main raw material into the deposition chamber,
2. The method of manufacturing a polycrystalline silicon thin film according to claim 1, wherein the substrate is heated in a hydrogen atmosphere.
JP56063636A 1981-04-27 1981-04-27 Manufacture of polycrystalline silicon thin film Granted JPS57178318A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56063636A JPS57178318A (en) 1981-04-27 1981-04-27 Manufacture of polycrystalline silicon thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56063636A JPS57178318A (en) 1981-04-27 1981-04-27 Manufacture of polycrystalline silicon thin film

Publications (2)

Publication Number Publication Date
JPS57178318A JPS57178318A (en) 1982-11-02
JPH044747B2 true JPH044747B2 (en) 1992-01-29

Family

ID=13235032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56063636A Granted JPS57178318A (en) 1981-04-27 1981-04-27 Manufacture of polycrystalline silicon thin film

Country Status (1)

Country Link
JP (1) JPS57178318A (en)

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
APPL.PHYS.LETT=1981 *
J.NON-CRYST.SOLEDS=1979 *
JAPAN.J.APPL.PHYS=1980 *

Also Published As

Publication number Publication date
JPS57178318A (en) 1982-11-02

Similar Documents

Publication Publication Date Title
US7754294B2 (en) Method of improving the uniformity of PECVD-deposited thin films
KR100327086B1 (en) Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal dispaly, and electronic device
US5879970A (en) Process of growing polycrystalline silicon-germanium alloy having large silicon content
KR100734393B1 (en) method for forming silicon film by Atomic Layer Deposition
JP4018625B2 (en) Multi-stage CVD method for thin film transistors
JPH0620122B2 (en) Semiconductor element
US9818606B2 (en) Amorphous silicon thickness uniformity improved by process diluted with hydrogen and argon gas mixture
JPH07176745A (en) Semiconductor element
JP3453214B2 (en) Method of manufacturing thin film transistor by catalytic CVD method and thin film transistor
US20050202653A1 (en) High density plasma process for silicon thin films
JP2002060945A (en) Deposition of teos oxide using pulse rf plasma
JP3320180B2 (en) Method for manufacturing thin film transistor
JP3281431B2 (en) Thin film transistor
JPH05335335A (en) Manufacture of amorphous hydride silicon thin-film transistor
JPH044747B2 (en)
JP4321925B2 (en) Manufacturing method of semiconductor substrate
JPH0341977B2 (en)
JP2000260997A (en) Manufacture of thin-film transistor
KR100341059B1 (en) A Method for Forming Poly-Crystalline Silicon Thin Film
JPH021365B2 (en)
JPH05259458A (en) Manufacture of semiconductor device
JPH1116838A (en) Growth of polycrystalline silicon film and cvd apparatus
JPH0562913A (en) Deposition film forming method
JPH05291220A (en) Manufacture of semiconductor device
JP2001237190A (en) Polycrystalline silicon thin film and forming method thereof