JPH044684A - 固体撮像素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ダイナミックレンジを拡大することのできる
固体撮像素子に関する。

〔従来の技術〕

従来、固体撮像素子のダイナ、ミックレンジを拡大する
手段として、各種の装置が考えられている。

例えば特願昭６３−２０１４０６号には、非破壊読出し
型の撮像素子から露光時間の異なる複数の画像を読出し
、撮像素子外に設けられた複数のメモリに記憶した後、
各画像を加算することによってダイナミックレンジの拡
大を図る撮像素子が記載されている。

この様な方式を通常のＣＯＤに適用した場合には、１枚
の広ダイナミツクレンジの画像を得るためには数フレー
ム分の時間が必要となる。例えば、露光時間を５回変え
て撮像すると、１枚の広ダイナミツクレンジの画像を得
るのに５フレ一ム分の時間が必要となり、画像を撮像素
子外へ読出すのに時間がかかるという欠点がある。

そこで、通常のテレビレートで露光時間の異なる複数の
画像を加算する方法として、例えば特開昭６３−２３２
５９１号に提案されている駆動方法がある。

この駆動方法は、撮像素子に蓄積された電荷を読出すた
めのトランスファゲートに、第６図に示すタイミングの
駆動パルスを印加する。パルスφ。

で撮像素子をリセットし、パルスφ１によってｔｌの間
露光して蓄積された電荷、を垂直シフトレジスタへ転送
する。次に、ｔ２の間露光しパルスφ２で垂直シフトレ
ジスタへ転送し、パルスφ１で転送された電荷とパルス
φ２で転送された電荷とを素子内に設けられた垂直シフ
トレジスタにて加算する。以後同様にして転送され、パ
ルスφ。

で最後の電荷が転送され垂直シフトレジスタで加算され
た後、その加算値がｔ。の間に素子外へ出力される。

〔発明が解決しようとする課題〕

上述したように、従来の固体撮像素子はダイナミックレ
ンジを拡大するために読出された電荷を各画素毎に複数
回加算しているため、垂直シフトレジスタ等の加算部は
転送電荷を複数回加算しても飽和しない大容量の電荷蓄
積部が必要となる。

ところが、上記したように加算部は素子内に作り込む必
要があることから電荷蓄積部の面積を大きくとって大容
量化を図るのは極めて困難であり、多数回の加算にも飽
和しない大容量の加算部が望まれていた。

本発明は以上のような実情に鑑みてなされたもので、転
送電荷を複数回加算しても飽和することのない大容量の
電荷蓄積部を素子内に作り込むことができ、高精度に画
像を復元できる固体撮像素子を提供することを目的とす
る。

〔課題を解決するための手段および作用〕本発明の固体
撮像素子は、２次元状に配列された複数の光電変換素子
と、これら複数の光電変換素子のうち垂直方向に配列さ
れた各光電変換素子に蓄積される電荷を転送する第１の
垂直シフトレジスタと、この第１の垂直シフトレジスタ
によって転送される電荷を各画素毎に一時的に記憶する
第２の垂直シフトレジスタと、この第２の垂直シフトレ
ジスタから出力される電荷を累積する強誘電体で形成さ
れた電荷蓄積部と、この電荷蓄積部に蓄積された電荷を
加算値として出力する手段と、この出力手段に出力され
た加算値を出力バッファへ転送する水平シフトレジスタ
とを備えたことを特徴とする。

本発明によれば、電荷蓄積部を強誘電体で形成したこと
により、転送電荷が累積されることにより蓄積電荷が大
きなものとなっても飽和することのない大容量の電荷蓄
積部を素子内に形成できる。

〔実施例〕

以下、本発明の実施例について説明する。

第１図は実施例となる固体撮像素子の全体的な構成を示
す図である。この固体撮像素子は、マトリクス状に配列
された複数のフォトセンサ１１と、これらのフォトセン
サ１１の各々に設けられ読出し用の駆動パルスが印加さ
れるトランスファゲート１２と、垂直方向に配列された
各フォトセンサ１１の個々のトランスファゲート１２に
沿って設けられフォトセンサ１１から読出された電荷を
転送する複数の第１の垂直シフトレジスタ１３とから受
光部が構成されている。

各垂直シフトレジスタ１３の一端は、それぞれフローテ
ィング・デイフュージョン・アンプからなる受光部出力
バッファ１４を介して信号処理回路１５に接続されてい
る。各信号処理回路１５の出力側は第２の垂直シフトレ
ジスタ１６の一端に接続されている。第２の垂直シフト
レジスタ１６は、各フォトセンサ１１から読出された電
荷が画素毎に一時記憶される複数のレジスタからなり、
各ヒジスタは蓄積部トランスファゲート１７を介して加
算部レジスタ１８に接続されている。加算部レジスタ１
８は、第２の垂直シフトレジスタ１６の各レジスタから
複数回にわたって読出される電荷を順次加算する電荷蓄
積部としての機能を有している。各加算部レジスタ１８
の一端はそれぞれ水平シフトレジスタ１９に接続されて
いて、この水平シフトレジスタ１９で転送される電荷は
出力バッファ２０から出力される構成となっている。

加算部シフトレジスタ１８は、各画素毎に順次加算され
ていく電荷を記憶するのに十分な容量とするために、第
２図に示す構成となっている。すなわち、ｎ形シリコン
基板２１上に強誘電体層２２が配置され、この強誘電体
層２２上に複数のポリシリコン電極２３が電荷転送方向
に沿って設けられている。なお、同図に示す例は三相Ｃ
ＣＤの場合であり、三極ごとに出力手段、から同じ電圧
を印加するために、同図において左から１番目と４番目
、２番目と５番目、３番目と６番目の各電極が接続され
、出力手段によって各組錘にφ１〜φ３の転送パルスが
印加される構成となっている。

ここで、シリコン基板上に形成される酸化膜層２２に強
誘電体を用いることにより電荷蓄積容量が増大すること
の基本概念について説明する。

電荷量をＱ、容量をＣ２印加電圧をＶとすると、Ｑ−Ｃ
Ｖ　　　　　　　・・・（１） といった関係が成り立つ。これは、容量Ｃと印加電圧を
増大すれば、蓄積電荷量が大きくなることを示している
。以下、三相ＣＣＤを例にして述べる。加算部レジスタ
の構造は第２図と同じものとする。この加算部レジスタ
の等価回路を第３図に示す。第３図において、ＣＯはｎ
形シリコン基板２１上に形成されるシリコン酸化膜層２
２の単位面積当たりの容量を示し、Ｃｓはｎ形シリコン
基板２１内の空乏層の単位面積当たりの容量を示す。

ポリシリコン電極２３に印加する電圧を制御してＣｏ、
Ｃｓに電荷を転送する。この時の、容量Ｃは次式で表さ
れる。

Ｃ−Ｃｏ−Ｃｓ／　（Ｃｏ十Ｃｓ）　　−（２）ここで
、ＣＯとＣｓは次式で与えられる。

Ｃｏ−（Ｋｏ　・ｃｏ）／Ｘｏ　　　　−（３）Ｃｓ　
−（Ｋｓ　φεｏ）／Ｘｄ　　　　−（４）なお、Ｋｏ
は酸化シリコンの比誘電率、Ｋｓはｎ形シリコンの比誘
電率、Ｃ０は真空中の比誘電率、Ｘｏは酸化シリコンの
厚み、Ｘｄはｎ形シリコンの空乏層の厚みをそれぞれ示
している。

（１）より、転送電荷を増やすためには、（２）式にお
けるＣの値と印加電圧を増大させれば良い。

容量Ｃを増大させるためには、ＣｏとＣｓを増大させれ
ばよいが、Ｘｄには次のような関係式が成り立つのが知
られている。

なお、ｖｏはゲート電圧、ｑは電子の電荷量、Ｎａはｎ
形シリコン内の不純物濃度をそれぞれ示している。した
がって、Ｘｄを減少させるためには、ＣｏとＮａを増大
させれば良いことがわかる。

よって、（１）式における容量Ｃを増大させるためには
、Ｃｏを増加させるのが最も効果的である。

また、強誘電体層２２の比誘電率はシリコン酸化膜に比
べて数倍から数百倍になる。例えば、比誘電率がシリコ
ン酸化膜の５０倍の材質のものを選んだとすると、第３
図に示すＣｏも５０倍となる。また、Ｃｓは上記（４）
式、（５）式より次のように展開できる。

Ｃｓ　＝　１／　（Ａ十ｖ’ワ＜”＋Ｂ）　　−（６）
ただし、Ａ　−１／　Ｃｏ　、　Ｂ　−２Ｖ　ｃ　／　
（Ｑ　Ｋ　ｓ　・εｏＱＮａ）である。（６）式におい
て、ＡはＣｏの関数であるので、Ｃｏを５０倍にすると
、Ａは１１５０になる。しかし、ＢはＣｏをパラメータ
に含んでいないので、ｃｏを変化させてもＢは変わらな
い。したがって、ＣｓはＣｏを大きくするのに伴って太
き（なるが同程度には大きくならない。Ｂを小さくする
ためには、不純物濃度Ｎａを大きくし、比誘電率Ｋｓの
大きな半導体を用いることが効果的である。シリコンよ
りも比誘電率が大きな半導体としては、ＩｎＡｓ、Ｉｎ
Ｐがあげられる。不純物濃度Ｎａと比誘電率Ｋｓを調整
して最適化を図ることにより、Ｂの値を小さくすること
ができる。よって、容量Ｃｏ、不純物濃度Ｎａ、比誘電
率Ｋｓの３つのパラメータを大きくすることにより、Ｃ
ｓを大きくすることができる。

そこで、本実施例では、不純物濃度Ｎａの高いシリコン
基板２１上に強誘電体層２２を配置している。

また、本実施例では信号処理回路１５が第４図に示すよ
うに構成されている。すなわち、信号処理回路１５はそ
の入力端子２４に受光部出力バッファ１４の出力が印加
される。入力端子２４は、２つのトランジスタの互いの
コレクタおよびエミッタを接続してなるスライストラン
ジスタ２５の一方のベースにクランプコンデンサＣを介
して接続されている。スライストランジスタ２５の他方
のベースには過剰電荷をスライスする時のしきい値とな
るスライスレベルの電圧が印加されている。また、互い
に接続されたコレクタには定電圧Ｖｃｃが印加されてい
る。スライストランジスタ２５のエミッタに現われる電
位が第２の垂直シフトレジスタ１６に出力される。なお
、信号処理回路１５ではクランプレベルも設定される。

そのため、クランプトランジスタ２６のベースに第５図
（ｂ）に示すフィードスルークランプパルスが印加され
、エミッタにクランプレベルの電圧が印加され、コレク
タがスライストランジスタ２５のベースに接続されてい
る。

次に、この様に構成された本実施例の作用について説明
する。

各フォトセンサ１１に蓄積される電荷は各受光部トラン
スファゲート１２に印加される読出しパルスによって順
次節１の垂直シフトレジスタ１３に読出され、第１の垂
直シフトレジスタ１３によって転送されて受光部出力バ
ッファ１４に入力する。受光部出力バッファ１４に入力
した電荷は電荷転送周期に同期して出力され順次信号処
理回路１５に入力する。信号処理回路１５に入力した信
号は、第５図（ａ）（ｂ）に示すように、入力信号のフ
ィードスルー期間に合わせてクランプトランジスタ２６
のベースにフィードスルークランプパルス（ｂ）が印加
され、フィードスルーレベルがクランプトランジスタ２
６にて設定されているクランプレベルにクランプされる
。この様なりランプはフィードスルーレベルが現れる度
に行われる。この様にしてクランプされた信号は、スラ
イストランジスタ２５によって、スライスレベルでスラ
イスされた後に、第２の垂直シフトレジスタ１６に入力
される。

受光部から全ての電荷が第２の垂直シフトレジスタ１６
へ転送されると、蓄積部トランスファゲート１７に駆動
パルスが印加され、第２の垂直シフトレジスタ１６の電
荷が加算部シフトレジスタ１８へ転送されて蓄積される
。同様に、各フォトセンサ１１から順次読出され、第２
の垂直シフトレジスタ１６へ転送されてきた電荷が、加
算部レジスタ１８へ転送され、そこで各画素毎に順次加
算されて蓄積される。これによってダイナミックレンジ
が拡大される。

加算部レジスタ１８のさらに詳細な動作について説明す
る。例えば、第２図に示す第−相φ１のポテンシャルレ
ベルを下げると、第２の垂直シフトレジスタ１６からφ
１の電極下に電荷が転送される。露光と加算部レジスタ
１８への電荷転送を繰り返すことにより、第１相φ１の
電極下には各画素毎の電荷が順次加算されて蓄積される
。次に、第二相φ２のポテンシャルレベルを下げると同
時に第−相φ１のポテンシャルレベルを上げることによ
り、φ１の電極下の電荷（加算値）がφ２の電極下へ転
送され、順次電荷を図中左から右へ転送して水平シフト
レジスタ１９へ導く。

そして、水平シフトレジスタ１９に導かれた電荷は出力
バッファ２０より映像信号として出力される。

この様に本実施例によれば、不純物濃度Ｎａの高いｎ形
シリコン基板２１上に強誘電体層２２を配置し、この強
誘電体層２２上に複数のポリシリコン電極２３を設けて
加算部レジスタ１８を構成したので、電荷蓄積容量を増
大でき、電荷の飽和を確実に防止できる。その結果、飽
和による画像の劣化を伴うことなくダイナミックレンジ
を拡大でき、高精度に画像を復元できる。

また、複数のフォトセンサ１１から読出される電荷を信
号処理回路１５に入力して、ここでクランプレベルを設
定すると共に、スライストランジスタ２５により過剰電
荷をスライスレベルでスライスして読出された電荷に含
まれている過剰電荷をカットするようにしたので、各フ
ォトセンサ１１から読出される電荷に固定パターンノイ
ズが含まれていてもそのノイズ成分をカットすることが
できる。

さらに、素子内部に設けられた加算部レジスタ１８で、
複数の画像を加算するようにしたので、複数枚の画像を
素子外部に取り出してから加算するのに比べて読出し時
間を大幅に短縮できる。

〔発明の効果〕 以上詳記したように本発明によれば、転送電荷を複数回
加算しても飽和することのない大容量の電荷蓄積部を素
子内に作り込むことができ、高速の読出しを実現でき、
かつ高精度に画像を復元できる固体撮像素子を提供でき
る。

【図面の簡単な説明】

第１図は本発明の実施例となる固体撮像素子の構成図、
第２図は加算部レジスタの構成図、第３図は加算部レジ
スタの等価回路図、第４図は信号処理回路の構成図、第
５図は信号処理回路の動作説明図、第６図は従来の固体
撮像素子に印加された駆動パルスを示す図である。 １１・・・フォトセンサ、１３・・・第１の垂直シフト
レジスタ、１５・・・信号処理回路、１６・・・第２の
垂直シフトレジスタ、１８・・・加算部レジスタ、１９
・・・水平シフトレジスタ、２０・・・出力バッファ、
２１・・・ｎ形シリコン基板、２２・・・強誘電体層、
２３・・・ポリシリコン電極。 出願人代理人　弁理士　坪井　　淳 】！：ｌ 第１図 第２図 笥３図

Claims (1)

【特許請求の範囲】
1. 　２次元状に配列された複数の光電変換素子と、これら
   複数の光電変換素子のうち垂直方向に配列された各光電
   変換素子に蓄積される電荷を転送する第１の垂直シフト
   レジスタと、この第１の垂直シフトレジスタによって転
   送される電荷を各画素毎に一時的に記憶する第２の垂直
   シフトレジスタと、この第２の垂直シフトレジスタから
   出力される電荷を累積する強誘電体で形成された電荷蓄
   積部と、この電荷蓄積部に蓄積された電荷を加算値とし
   て出力する手段と、この出力手段に出力された加算値を
   出力バッファへ転送する水平シフトレジスタとを備えた
   固体撮像素子。