JPH0442212A - アクティブマトリクス液晶ディスプレイ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、Ｔ　Ｐ　Ｔ　（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒ
ａｎｓｉｓｔｏｒ）アクティブマトリクス液晶ディスプ
レイに関するものである。

〔従来の技術〕

第１３図は従来におけるＴＰＴアクティブマトリクス液
晶ディスプレイの概略構成を示し、信号処理部２は信号
源１からビデオ信号Ｓ−Ｖ　Ｉ　ＤＥＯ１水平同期信号
ＨＤ及び垂直同期信号ＶＤを受は取り、ソースライント
ライバ３に対してソース側データ信号ＳＤ、ソース側ク
ロック信号ＳＣ１ビデオ信号Ｐ−ＶＩＤＥＯ及びドライ
ブ制御信号ＯＢを生成して供給するとともに、ゲートラ
イントライバ４に対してゲート側データ信号ＧＤ及びゲ
ート側クロック信号ＧＣを生成して供給し、さらにＴＰ
Ｔアクティブマトリクス液晶パネル５に対してコモン信
号Ｖ　ＣＯＭを生成して供給している。又、ソースライ
ントライバ３はＴＰＴアクティブマトリクス液晶パネル
５のソースラインに接続され、ゲートライントライバ４
はＴＰＴアクティブマトリクス液晶パネル５のゲートラ
インに接続され、電源部６は信号処理部２に電源電圧■
。、　ソースライントライバ３に電源電圧Ｖ５、ゲート
ライントライバ４に電源電圧Ｖ、を供給している。

第１４図はソースライントライバ３、ゲートライントラ
イバ４及びＴＰＴアクティブマトリクス液晶パネル５の
詳細な構成を示し、図面の簡略化のためＴＰＴアクティ
ブマトリクス液晶パネル５の画素構成は３行４列を仮定
している。ＴＰＴアクティブマトリクス液晶パネル５は
スイッチング用ＦＥＴであるＴＦＴ８、蓄積キャパシタ
９、画素電極１０、液晶セル１１及びコモン電極１２よ
り構成されている。各画素の液晶セル１１は画素電極１
０とコモン電極１２により挾まれており、各画素電極１
０は各画素の蓄積キャパシタ９及びＴＦＴ８のドレイン
に接続されている。各画素のＴＦＴ８のゲートは各行に
おいて共通に接続されて３行のゲートラインを構成し、
各ゲートラインはゲートライントライバ４の３ビツトシ
リアルイン／パラレルアウト（以下Ｓ／Ｐと呼ぶ。）シ
フトレジスタの３ビツトのパラレルアウト端子にそれぞ
れ接続されている。一方、各画素のＴＦＴ８のソースは
各列において共通に接続されて４列のソースラインを構
成し、各ソースラインはソースライントライバ３内の４
ビツトサンプル／ホールド（以下Ｓ／Ｈと呼ぶ。）回路
の４ビツトの各出力端子にそれぞれ接続されている。さ
らに、この４ビットＳ／Ｈ回路のサンプルタイミングを
指定する４ビツトのサンプルパルス入力端子にはソース
ライントライバ３内の４ビツトＳ／Ｐシフトレジスタの
４ビツトのパラレルアうト端子がそれぞれ接続されてお
り、Ｓ／ＰシフトレジスタとＳ／Ｈ回路によりソースラ
イントライバ３が構成されている。又、各画素のコモン
電極１２はすべての画素にわたり共通に接続され、コモ
ン信号入力端子１９として引き出され、端子１９には信
号処理部２からのコモン信号Ｖ　ＣＯＭが供給される。

又、ソースライントライバ３内のＳ／Ｐシフトレジスク
のシリアルデータ入力端子は端子１３に引き出され、同
じ＜　Ｓ／Ｐシフトレジスタのシフト用クロック入力端
子は端子１４に引き出され、同じ＜Ｓ／Ｈ回路の信号入
力端子は端子１５に引き出され、同じ＜　Ｓ／Ｈ回路の
出力のオン／オフを制御するアウトプットイネーブル入
力端子は端子１６に引き出されており、信号処理部２か
らのソース側データ信号ＳＤが端子１３に供給され、ソ
ース側のクロック信号ＳＣが端子１４に供給され、ビデ
オ信号Ｐ−ＶＩＤＥＯが端子１５に供給され、ドライブ
制御信号○Ｅが端子Ｊ６に供給されている。又、ゲート
ライントライバ４のＳ／Ｐシフトレジスタのシリアルデ
ータ入力端子は端子■７に引き出され、シフト用クロッ
ク入力端子は端子１８に引き出され、信号処理部２から
のゲート側データ信号ＣＤが端子１７に供給され、ケー
ト側クロック信号ＧＣが端子１８に供給されている。

さらに、ソースライントライバ３の電源供給端子は端子
２１に引き出され、ゲートライントライバ４の電源供給
端子は端子２０に引き出されており、電源部６からの電
源電圧Ｖ、、Ｖ、はそれぞれ端子２１．２０に供給され
ている。

次に、動作について説明する。いま、信号源ｌからのビ
デオ信号Ｓ−Ｖ　Ｉ　ＤＥＯ１垂直同期信号ＶＤ及び水
平同期信号ＨＤがそれぞれ第１５図（ａｌ〜（Ｃ）のよ
うな波形及びタイムチャートのとき、ノンインクレース
走査でＴ　ＦＴアクティブマトリクス液晶パネル５に縦
縞のダレイスケールを表示する過程を説明する（通常の
ノンインクレース走査のＣＲＴディスプレイの場合も、
第１５図（ａｌのビデオ信号Ｓ−Ｖ　Ｉ　ＤＥＯ，第１
５図（ｂｌの垂直同期信号ＶＤ、第１５図（Ｃ１の水平
同期信号ＨＤが入力されれば縦縞のダレイスケールを表
示することになる。） まず、信号処理部２では信号源１から受げ取った第１５
図（ａ）〜（Ｃ）に示す信号５−ＶＩＤＥＯ。

ＶＤ、ＨＤから、第１５図（Ｃ）のゲート側りロック信
号ＧＣ１第１５図Ｆｄｌのゲート側データ信号ＣＤ、第
１５図（ｉ＋及び第１６図（ａ）のビデオ信号Ｐ−Ｖｒ
ＤＦ、Ｏ，，ＶＣからなる直流電圧のコモン信号■、。

１、第１６図（ｂｌのソース側データ信号ＳＤ及びドラ
イブ制御信号ＯＥ、第１６図（ｅ）のソース側クロック
信号ＳＣの各信号を生成する。

ここで、第１５図ｆｉ）のビデオ信ＭＰ−ＶＩＤＥＯは
第１５図（ｈｌのような信号処理部２内で発生される１
フレ一ム周期で変化する制御信号により極性反転されて
おり、その電圧レベルは第１６図（ａｌに示すように■
、という電圧レベルをセンタとして反転された関係とな
っている。又、ブレスケールの各１段の振幅差は■８で
あるとし、ソース側データ信号ＳＤとドライブ制御信号
ＯＲは第１６図Ｆｋｌ＋に示すように同じ波形となって
いる。

次に、信号処理部２で発生されたこれらの信号において
、ゲート側データ信号ＣＤはデー１−ライントライバ４
のＳ／Ｐシフトレジスタのデータ入力端子１７に入力さ
れ、ゲート側クロック信号ＧＣは同じくシフトクロック
入力端子１８に入力される。この結果、ゲートライント
ライバ４の３ビツトＳ／Ｐシフトレジスタは入力データ
をシフトクロックの立上りで逐次データをシフトし、第
１〜第３ビツトのパラレルアウト出力端子には第１５図
ｔｅ＋〜（ｇｌに示すような信号が得られ、これらの信
号はそれぞれＴＰＴアクティブマトリクス液晶ハネル５
の第１〜第３行のゲートラインに加えられる。

一方、信号処理部２で発生されたソース側データ信号Ｓ
Ｄ、ソース側クロック信号ＳＣはそれぞれソースライン
トライバ３内のＳ／Ｐシフトレジスタのデータ入力端子
１３及びシフトクロック入力端子１４に入力され、ソー
スライントライバ３内の４ビツトＳ／Ｐシフトレジスタ
は入力データをシフトクロックの立−１ユリで逐次デー
タをシフトし、第１〜第４ビツトのそれぞれのパラレル
アラ［・出力端子には第１６図Ｆｄｌ〜（ｇ）に示す信
号が得られ、これらの信号はそれぞれソースライントラ
イバ３内の４ヒツトＳ／Ｈ回路の第１〜第４ビツトのサ
ンプルパルスとして加えられる。このＳ　／　Ｈ回路で
は信号入力端子１５に第１６図ｔａｌに示ずビデオ信号
Ｐ−ＶＩＤＥＯが加えられており、このビデオ信号を上
記サンプルパルスによりサンプリングし、ホールドする
ため、ビデオ信号ＰＶ　Ｉ　ＤＥＯが正極性時には第１
ビツトでは　Ｖ、＋Ｖｌ１１第２ビットではｖ、＋２ｖ
い第３ビツトではｖｃ＋３　ｖ、、第４ビツトではｖｃ
＋　４　ｖ、の電位が保持される。又、ビデオ信号Ｐ−
ＶＩＤＥＯが負極性時には、第１ビツトではｖｃ−■３
、第２ビツトではＶｃ　　２Ｖ−１第３ビツトではＶｃ
　　３Ｖ、、第４ビツトでは■。−４Ｖａの電位が保持
され、Ｓ／Ｈ回路のアウトプットイネーブル入力端子１
６に入力されているドライブ制御信号ＯＢにより、この
信号即ち水平ブランキング期間時にＩＨ分（４ビット分
）のデータがホールドされた上記各電位をＴＰＴアクテ
ィブマトリクス液晶パネル５の第１〜第４列のソースラ
インにドライブする。

又、信号処理部２で発生されるコモン信号■。ＯＮは第
１６図＋８１に示すように電位がＶＣの直流電圧であり
、このコモン信号■ｃｏ＋４はＴＰＴアクティブマトリ
クス液晶パネル５のコモン信号入力端子１９に加えられ
る。

以上の過程によりＴＰＴアクティブマトリクス液晶パネ
ル５内では、その各ゲートラインには第１５図ｔｅ＋〜
（ｇ）に示す信号が加えられているため、これらの信号
がハイレベルのとき、そのゲートラインに接続されてい
るＴＦＴ８はすべてオンとなる。又、オンとなるゲート
ラインがＩＨ同周期順次、次のゲートラインへ移行して
いることになる。

一方、ソースラインにはＩ　Ｈ分のビデオ信号ＰＶＩＤ
ＥＯに応じた電位が各画素に対応して供給されており、
オンとなっているＴＦＴ８のドレインに接続されている
蓄積キャパシタ９は各ソースラインの電位レベルに応じ
た電圧レベルまで充電され、次にこのゲートラインがオ
ンとなるまでこの電圧レベルを１フレ一ム間蓄積キャパ
シタ９により保持する。この結果、ＴＰＴアクティブマ
トリクス液晶パネル５の各画素の液晶セル１１には画素
電極１０及びコモン電極１２を通じて第１表に示される
ような電圧が加えられる。

液晶セル１１はその両端に加えられている電位差に応じ
て透過光あるいは反射光を制御し、また液晶セル１１は
その極性にかかわらずその両端に加えられる電位差の絶
対値が等しければ透過、反射光量に関してはほぼ同じ特
性を示すため、ＴＰＴアクティブマトリクス液晶パネル
５には縦縞のダレイスケールが表示されることになる。

ここで、上記のように１フレ一ム周期で液晶セルＩＩに
加える信号の極性を反転している理由は、液晶セル１１
に同極性の信号を加え続けると液晶セル１１が電気分解
を起こし、転移温度の変化やしきい値特性の変化を招き
、表示特性に悪影響を与えるためである。この現象は不
可逆的であるため、−度液晶セル１１が電気分解を起こ
すと半永久的に元の特性を示す状態に戻らないので、上
記のような駆動により液晶セル１１の寿命を延ばすこと
ができる。

ここで、上記のような従来の駆動法による問題点につい
て説明する。今、第１４図の１２個のＴＦＴ８のうちの
１つに着目してその動作を見てみると、上記したように
ソースライントライバ３において１ライン分の映像信号
を有効映像期間にＳ　／　ＨＬ、帰線期間にドライブさ
れ、そのとき選択されているゲートラインの各画素に映
像信号に応じたレベルにチャージ又はディスチャージさ
れるが、１個のＴＦＴ８が自分の画素に対して書込みを
行なうためにゲートをハイレベルにする期間はＩＨであ
り、その周期は１フレームである。■フレーム中におけ
るＩＨ回期間割合は上記説明ではそれほど小さくないが
、これば液晶パネル５の画素構成が３行４列で１フレー
ム中３ＨＬかないと仮定しているためであり、実際の画
素構成では割合はかなり小さくなる。即ち、ＴＦＴ８の
ゲートは大部分の期間ローレベルになっていることにな
り、この影響で徐々にＴＦＴ８のゲート絶縁膜中への電
荷注入が生じる。その結果、ＴＦＴ８のしきい値電圧■
いのシフトが生じるので、一定の電圧値でＴＦＴ８のゲ
ートを制御しているにもかかわらず、ＴＦＴ８の動作が
不安定になる。

ＴＦＴ８の信頼性及び寿命における主要素の−・つは■
いの安定性であるので、上記のような現象は液晶パネル
５のＴＦＴ８の特性劣化による画質劣化や寿命短縮等の
問題が生じる原因となる。

次に、ビデオ信号Ｐ−ＶＩＤＥＯの極性を反転する交流
駆動方式について説明する。ここでは、説明の都合上、
液晶パネル５の画素構成は６行８列と仮定し、信号源１
からは第１７図に示すようなビデオ信号Ｓ’−ＶＩＤＥ
Ｏが供給され、信号処理部２ではこの信号を極性反転し
、ソースライントライバ３には第１８図に示すビデオ信
号Ｐ′Ｖ　Ｉ　ＤＥＯを供給することとする。このとき
、液晶パネル５には、基本的動作原理として、上記と同
様の過程により、画面左半分が灰色、画面右半分が白の
画像を表示することになる。又、このビデオ信号Ｓ”Ｖ
ＩＤＥＯは第ｉフレームと第ｉ＋１フレームで同じ信号
であるため、画像の時間的特徴としては静止画となる。

上記の様子を液晶セル１１に加えられる信号の極性に着
目して横軸に時間、縦軸にラインアドレスをとった２次
元図で表わすと、第１９図に示す】　６ ようになる。例えば第１ラインに着目すると、１フレ一
ム周期でその極性が反転していることがわかる。これは
第２〜第６ラインにおいても同様である。又、液晶パネ
ル５に表示される２次元画像をその極性に着目して時間
的推移をながめてみると、ある瞬間（第ｉフレームの第
６走査時）には全画面が正極性画面となり、またある瞬
間（第ｉ＋１フレームの第６走査時）には全画面が負極
性画面となり、その他の時間では上から順次正極性から
負極性、あるいは負極性から正極性の画面へと推移する
こととなる。このことは、正極性画面と負極性画面が２
次元の表示画面上で各領域が集中しており、この集中領
域が時間的にはフレーム周期で推移するという特徴を有
していることになる。

前述では液晶セル１１に印加される電圧の極性が変って
もほぼ同じ透過率特性であると述べたが、液晶セル１１
をＴＰＴ駆動する場合種々の原因により正極性時と負極
性時で若干の透過率特性の差が存在する。従って、上記
のような交流駆動を行なうと、２次元画面上で各極性で
ドライブされる画面領域が集中し、時間的にフレーム周
期で輝度の変化が発生するため、視覚特性的見地からフ
リソｐ（特に大画面の場合）を惑しるなどの問題が生じ
る。このような問題を解決するため、一般にソースライ
ントライバ３に第２０図に示すようなビデオ信号Ｐ’−
ＶＩＤＥＯを供給することが行なわれている。この場合
、液晶パネル５には、基本的動作原理として、従来例と
同様の過程で画面左半分が灰色、画面右半分が白の静止
画を表示することになる。ここで、液晶セル１１に加え
られる信号の極性に着目して横軸に時間、縦軸にアドレ
スをとった２次元図を第２１図に示す。例えば、第１ラ
インに着目すると１フレ一ム周期で極性が反転されてお
り、液晶の交流駆動を実現していることがわかる。第２
〜第６ラインについても同様である。又、液晶パネル５
に表示される２次元画像をその極性に着目して時間的推
移をながめるとどの瞬間においても正極性表示ラインと
負極性表示ラインが画面全体に分散されることになる。

従って、パネルの特性上の問題でビデオ信号の極性によ
り異なった透過光特性を有している場合でもその相違に
よる輝度変化は表示画面全体に一様に分割され、時間が
推移しても画面全体にわたる平均輝度が変化しないため
、大画面フリッカを軽減することができる。

次に、上記のような交流駆動方式を用いた場合の問題点
について説明する。第２２図に示すようにゲートライン
トライバ４は一般に液晶パネル５を正面から直視したと
き、その左側に実装されている。又、蓄積キャパシタ９
はその対向側を第１４図ではグランドとしているが、実
際にはゲートラインを対向側として作られる。従って、
液晶パネル５が大形化されるに伴ないゲートライン長も
長くなり、その配線抵抗も無視できる程小さくないため
、ゲートラインに加えられるパルスは画面の左側から右
側にいくに従って上記したＣとＲによる分布定数回路の
影響で遂次なまっていく。

この影響を第２３図、第２４図によって説明する。

今、説明の都合上、Ｐ’−ＶＩＤＥＯは第２３図（ａｌ
、第２４図（ａｌに示すような正極性側ＳＮ、負極性側
ＳＬ（全自画面）で１ライン周期で反転する信号とする
。第２３図は画面左端近傍、第２４図は画面右端近傍の
各部の信号を表わしており、第２３図（ｂ）、　（ｄｌ
及び第２４図ｆｂｌ、　（ｄ）がゲート選択パルス、第
２３図（Ｃ１，ｔｅｌ及び第２４図ｔｅｌ、　（ｅ）が
画素電位を示している。又、第２３図ｆｂ１．　（Ｃ１
及び第２４図（ｂ）（Ｃ１は第ｉラインの状況、第２３
図（ｄｉ　、　（ｅｌ及び第２４図Ｆｄｌ、　ｔｅｌは
第ｉ＋ｌラインの状況を示している。第２３図に示すよ
うに、画面左端では（ｂ）、　（ｄｉのようにゲート選
択パルスが理想的に加えられるため、（Ｃ１，ｔｅｌの
ように画素電位は各極性に応じてそれぞれＳＬ、Ｓ、ま
で充電され、保持される。しかしながら、画面右端近傍
では第２４図に示すように、ゲート選択パルスがゲート
ラインのＣＲ分布定数回路の影響で（ｂ）、　（ｄｌの
ようにその立上り、立下り特性がなまってしまう。この
影響で画素電極１０の電位は負極性で書込まれるべき所
では（Ｃ）のように１度Ｓ、まで充電されるがゲートが
オフとなるタイミングが若干遅れるため、次のラインの
正極性信号で若干の時間充電されることになる。

この結果、充電レベルはＳＬ＋ΔＬとなり、このレベル
が保持されることになる。一方、正極性で書込まれるべ
き所では、ｔｅｌのように上記と同し過程により画素電
位はＳＨ−ΔＨのレベルで保持されることになる。

〔発明が解決しようとする課題〕

上記した従来のＴＰＴアクティブマトリクス液晶ディス
プレイにおいては、上記したようにＴＰＴ８のゲート絶
縁膜中への電荷注入が徐々に進行して蓄積され、■いシ
フトが起こってＴＰＴ８の特性が劣化し、これに伴なっ
て液晶パネル５の画質劣化や寿命短縮等の問題が生じた
。

又、第２４図に示したΔＬ、ΔＨの値は画面左端から画
面右端に行くに従って大きくなり、また画素電位のシフ
ト方向は液晶セル１１の両端の実効電圧が減少する方向
で応答し、液晶セル１１は実際にはその実効値で応答す
るため、画面左側から右側に行くに従って輝度傾斜が発
生することになり、画質劣化が生じることとなった。

さらに、第２４図に示すようにゲート選択パルスの遅延
により次のラインのソース信号に出る影響は、該信号レ
ベル即ち本来書き込まれるべき画素電位とその画素の１
ライン下の本来書き込まれるべき電位との差にも依存す
る。このようなライン間での画素電位の相違は第２１図
に示したフリッカ対策駆動の場合のみに限らず、第１９
図で述べたような通常駆動の場合にも生じ、左右方向に
沿って次のラインのソース信号の影響の出方が異なり、
左右方向に沿って垂直解像度が変化するという課題が生
じた。

この発明は上記のような課題を解決するために成された
ものであり、液晶パネルのＴＰＴの特性劣化の防止がで
き、画質劣化の防止をすることができるアクティブマト
リクス液晶ディスプレイを得ることを目的とする。

又、この発明は、画面左右の輝度傾斜による画質劣化を
防止することができるアクティブマトリクス液晶ディス
プレイを得ることを目的とする。

さらに、この発明は左右方向の輝度傾斜とともに垂直解
像度の劣化も改善することができるアクティブマトリク
ス液晶ディスプレイを得ることを目的とする。

〔課題を解決するための手段〕

この発明に係るアクティブマトリクス液晶ディスプレイ
は、液晶パネルの非表示状態を検知した際に電界効果ト
ランジスタのゲート電位をドレイン、ソース電位より高
くする電源監視制？ｆｆ１部を設けたものである。

又、この発明に係るアクティブマトリクス液晶ディスプ
レイは、電界効果トランジスタ′の入力端子に対して映
像信号を並列化して印加する直並列変換回路への映像信
号のコントラスト又は輝度を補正する補正手段を設けた
ものである。

又、この発明に係るアクティブマトリクス液晶ディスプ
レイは、オーバドライブした交流化後の映像信号をハイ
パスフィルタを介して直並列回路に印加する補正手段を
設けたものである。

又、この発明に係るアクティブマトリクス液晶ディスプ
レイは、ゲート選択パルスの遅延量ｔこ応じたライン共
通補正信号を交流化映像信号の隣接ライン間の差分によ
り変調した補正信号により交流化映像信号を補正して直
並列変換回路に印加する補正手段を設けた。ものである
。

〔作　用〕 この発明における液晶パネルの電界効果トランジスタは
、液晶パネルの非表示状態においてそのゲート電位をソ
ース、ドレイン電位より高くされ、非表示状態において
ケート絶縁膜中への電荷注入が防止され、時間の（ｉｌ
＋移に伴なう特性劣化が防止される。

又、この発明においては、直並列回路へ印加される映像
信号のコントラスト又は輝度が補正され、液晶パネルの
左右方向の輝度傾斜が補正される。

又、この発明においては、オーバドライブした交流化後
の映像信号をハイパスフィルタを通すことにより、液晶
パネルの左右方向の輝度傾斜が補正される。

又、この発明においては、ゲート選択パルスの遅延量に
応じてライン共通補正信号により交流化映像信号が補正
され、輝度傾斜が改善される。又、映像信号の隣接ライ
ン間の差分により上記ライン共通補正信号が変調され、
映像信号レベルに応じた補正が行なわれ、画面左右方向
に沿った垂直解像度が改善される。

〔実施例〕

以下、この発明の第１の実施例を図面とともに説明する
。第１図はこの実施例によるＴＰＴアクティブマトリク
ス液晶ディスプレイの概略構成を示し、７は電源監視制
御部であり、電源部６からソースライントライバ３及び
ゲートライントライバ４へ供給されるべき電源電圧Ｖ５
．Ｖ、は電源監視制御部７で−たん中継される。又、信
号処理部２で生成されたコモン信号ＶＣＯＭ　も直接Ｔ
ＰＴアクティブマトリクス液晶パネル５へ供給される前
に電源監視制御部７を経由する。さらに、電源監視制御
部７からは、ゲートライントライバ４を制御する信号Ｃ
Ｇが出力される。他の構成は従来と同様である。

第２図はソースライントライバ３、ゲートライントライ
バ４、液晶パネル５及び電源監視制御部７の部分の詳細
な構成を示し、画素構成は従来同様に３行４列を仮定し
ている。第２図において、電源監視制御部７からは端子
２３〜２５が引出されており、端子２３．２４にはそれ
ぞれ電源部６からソースライントライバ３及びケートラ
イントライバ４の電源電圧Ｖ３．Ｖ、が供給されている
。

又、端子２５には信号処理部２からコモン信号Ｖ　ＣＯ
Ｍが供給される。この電源電圧Ｖ、、Ｖ、は電源監視制
御部７からそれぞれ端子２１．２０に供給され、同しく
コモン信号■、。８は電源監視制御部７内のスイッチ７
ａに供給されている。又、ゲートライントライバ４の端
子２２に電源監視制御部７から制御信号ＣＧが供給され
る。２６は電源監視制御部７内に設けられた直流電源で
あり、その正極側は端子２０に接続され、負極側はスイ
ッチ７ａに接続される。スイッチ７ａの出力は端子１９
に供給される。

次に、動作について説明するが、映像を表示するための
動作は従来と同様である。端子２３２４に信号Ｖ、、Ｖ
、が供給されている状態では、電源監視制御部７は端子
２０．２１に電源電圧ＶＧ＋　ｖｓを供給するとともに
、スイッチ７ａを介して端子１９にコモン信号Ｖ　ＣＯ
Ｍを供給する。従って、動作は従来と同様である。次に
、端子２０゜２１に電源電圧ＶＧ、Ｖ、が供給されなく
なった場合について考えると、この場合は液晶パネル５
により画像を見ることをやめたものと考えられ、ソース
ライントライバ３及びゲートライントライバ４に入力さ
れていた他の入力信号もオフとなり、従ってその出力も
オフとなる。このとき、電源監視制御部７のスイッチ７
ａにより直流電源２６の負極側と端子１９が接続されて
端子１９．２０間に直流電源■が供給され、また端子２
２に電源監視制御部７から制御信号ＣＧが供給される。

これによって、ゲートライントライバ４の出力信号は第
３　図（ｅｌ〜（ｇｌに示すようにすべてハイレベルの
信号となり、液晶パネル５のＴＦＴ８のゲート電位はソ
ース、ドレイン電位より高電位となり、ゲート絶縁膜中
への電荷注入が解消される。なお、第３図において電源
オフ以前の状態は従来と同じであり、グレイスケ゛−ル
表示を行なっている。ここで、１つのＴ　Ｆ’Ｔ　８を
とり出して見ると、原理的には第４図に示すようになる
。ソースライントライバ３及びゲートライントライバ４
への電源電圧Ｖ、、ＶＧが供給されなくなると、スイッ
チ７ａの切換によりＴＦＴ８のゲート電極とコモン電極
１２の間に電圧が印加され、ゲート電位がソース、ドレ
イン電位より高電位となる。

上記実施例ではゲートライントライバ４を制御すること
によりＴＦＴ８のゲート絶縁膜中への電荷注入を防ぐよ
うにしているが、ソースライントライバ３を制御するよ
うにしても同様の効果があり、このときの全体構成を第
５図に示す。第１図と異なるのは、電源監視制御部７か
らソースライントライバ３へ制御信号Ｃ８が供給されて
いることである。又、第６図の詳細図に示すように、ソ
ースライントライバ３の電源端子２１には直流電源２６
の正極側が接続されており、制御信号ＣＳは端子２７に
入力される。

第５図に示した第２の実施例の動作においては、端子２
３．２４に信号Ｖ、、Ｖ、が供給されなくなった場合、
スイッチ７ａの切換によって直流電源２６の負極側が端
子１９に接続され、端子２０２１に電圧■が供給される
。又、電源監視制御部７から端子２７に制御信号Ｃ８が
供給される。これによって、ソースライントライバ３の
入力信号は第７図＋ａｌに示すようにロウとなってサン
プル信号が全てハイになるため、出力信号も全てロウに
なる。一方、ゲートライントライバ４の出力信号は上記
したように全てハイになり、液晶パネル５のＴＦＴ８の
ゲート電位はソース電位と比べて高電位となる。従って
、ゲート絶縁膜中への電荷注入は解消される。第７図の
電源オフ以前の各信号はダレイスケール表示の際の状態
を示す。ここで、１つのＴＦＴ８について考えると、原
理的には第８図に示すようになり、各ドライバ３．４へ
信号ｖｓ、ＶＧが供給されなくなったとき、スイッチ７
ａの切換によりＴＦＴ８のゲート電極とソース電極の間
に電圧が印加され、ゲート電位がソース、ドレイン電位
より高電位となる。なお、ソースとコモンは同電位であ
る。

又、上記第１及び第２の実施例においては電源監視制御
部７を付加したが、これにさらにタイマを付加してもよ
い。ＴＦＴ８のゲート電位をコントロールする場合は第
９図及び第１０図に示すようになり、ソース電位をコン
トロールする場合は第１１図及び第１２図に示すように
なる。第９図において、タイマ７ｂは電源監視制御部７
内に設けられ、このタイマ７ｂによって端子２３．２４
に信号Ｖ、、ＶＧが供給されていた時間に見合った期間
だけスイッチ７ａを切換え、ゲートライントライバ４の
出力を第３図（ｅ）〜（川のようにすべてハイレベルと
なるよう制御し、その後完全な電源オフの状態にする。

この場合の１つのＴＦＴ８についての原理図を第１０図
に示す。又、第１１図においては、タイマ７ｂによって
端子２３．２４に信号Ｖｓ、ＶＧが供給されていた時間
に見合った期間だけスイッチ７ａを切換え、ソースライ
ントライバ３の出力をすべてロウレベルとなるように制
御し、ゲートライントライバ３の出力を第３図（ｅｌ〜
（ｇｌのようにすべてハイレベルとなるように制御し、
その後完全な電源オフの状態にする。この場合のＴＦＴ
８の１つについての原理図は第１２図に示すようになる
。

次に、第５の実施例について説明する。概略構成は第１
３図及び第１４図と同様であり、従来とはソースライン
トライバ３へ与えるビデオ信号Ｐ”ＶＩＤＥＯの信号形
態が異なる。第２５図ｆａｌはこの信号形態を得るため
の信号処理部２内の回路であり、信号源１からのビデオ
信号５ＶＩＤＥＯと補正信号が乗算器２８で乗算され、
その結果の信号がＰ″−Ｖ　Ｉ　Ｄ　Ｅ　Ｏとしてソー
スライントライバ３に加えられる。例えば、信号源１よ
り第２５図（ｂｌに示す直流電位（全白色面）が与えら
れ、ｆＣ１図に示す補正信号を乗算するとｆｄｉ図に示
すＰ”−ＶＩＤＥＯ信号となってソースライントライバ
３に加えられる。ここで、（６１図のセンタ電位は従来
例で述べたコモン電位■、に相当している。第２５図で
は映像信号を交流化する際（（Ｃ）（ｄｌの反転周期が
１ライン周期の交流化周期に相当している。）、乗算を
用いているため、ライン内でゲイン（コン１−ラスト相
当）を変えていることになる。

又、第２６図はこの発明の第６の実施例を示し、Ｐ”　
−Ｖ　Ｉ　Ｄ　Ｅ　Ｏ信号を得るための信号処理部２内
の回路を示す。交流化後のＰ’−ＶＩＤＥＯ信号と補正
信号とを加算器２９で加算し、その結果をＰ″−Ｖ　Ｉ
　Ｄ　Ｅ　Ｏとしてソースライントライバ３に加える。

例えば、交流化後の信号Ｐ′−ＶＩＤＥＯがＦｂ１図に
示すような全自画面に相当する信号であるとすると、（
Ｃ）図のような補正信号が加算され、（ｄ）図に示すよ
うなＰ“−Ｖ　Ｉ　ＤＥＯ信号となってソースライント
ライバ３に加えられる。この第２６図では加算を用いて
いるため、ライン内で交流化後のオフセット値（輝度相
当）を変えていることになる。

次に、第５及び第６の実施例の全体的な動作について説
明する。信号処理部２より供給される交流化映像信号Ｐ
″−ＶＩＤＥＯはそのピーク値としては従来例で述べた
画面右端部の画素電位の実効値の低下分ΔＬ、Δ■（を
オーバドライブされた信号であり、この信号は第２５図
（ａ）、第２６図（ａｌに示した回路の特性に基づいた
波形である。Ｐ″Ｖ　Ｉ　ＤＥＯが第２３図及び第２４
図の（ａｌに対応するような信号の場合、ソースライン
トライバ３に供給される信号Ｐ”　−Ｖ　Ｉ　Ｄ　Ｅ　
Ｏは第２７図（ａｌ及び第２８図（ａ）に示す信号とな
り、ピーク値としては正極側の電位レベルがＳ　Ｉｔ＋
ΔＨ１負極側の電位レベルがＳ、−ΔＬ　となるオーバ
ドライブされたライン反転信号であるが、この信号は補
正信号により画面右端に相当する部分の映像信号の正極
側電位がＳＨ１負極側電位がＳＬとなるように即ち第２
７図（ａｌ及び第２８図＋ａｌとなるようにされている
。

ここで、第２７図は画面右端に相当する部分の、第２８
図は画面左端に相当する部分のゲート選択パルスと画素
電位の様子を示しており、第２３図及び第２４図に対応
するものである。ただし、ゲートライントライバ４はこ
こでは第２９図に示すように液晶パネル５を正面から直
視したとき、右側に実装されていると仮定する、第２７
図及び第２８図の（ｂｌ、　（ｄｌに示ずゲート選択パ
ルスはゲートライントライバ４が右側に位置しているた
め、右端では理想波形であり、左端では立上り、立下り
がなまっている。又、画面右端部では負極に書き込まれ
るべきラインではソース信号の電位はＳＬであり、ゲー
ト選択パルスが理想的に印加されるため、その画素電位
は第２７図（Ｃ）に示すようにＳ、の電位に充電され、
保持される。一方、正極に書き込まれるべきラインでは
そのソース信号の電位はＳ、であり、ゲート選択パルス
が同様に理想的に印加されるため、その画素電位は第２
７図［ｅｌに示すようにＳ　Ｈの電位に充電され、保持
される。

又、画面左端部では、負極に書き込まれるべきラインの
ソース信号の電位はＳＬ−ΔＬ　であるため、その画素
電位はまたんＳ、−ΔＩ、のレベルに充電される。しか
し、ゲートオフとなるタイミングが若干遅れるため次の
ラインの正極性信号により結局第２８図（Ｃ１に示すよ
うにその画素電位はＳＬのレベルまで戻り、このレベル
に保持される。

又、正極性で書き込まれるべき所では第２８図（ｅ）の
ように上記と同じ過程により、画素電位はＳ□のレベル
で保持される。従って、全自画面の場合には、画面の左
端と右端で同一の実効値で液晶セル１１をドライブする
ことができる。

第２５図及び第２６図に示す補正信号の生成に当っては
、第３０図ｆｂｌに示ずく形波を第３０図（ａｌに示す
ようにＣ，Ｒよりなるハイパスフィルタ３０に通すこと
により第３０図ｔＣ）に示す信号が得られ、これを補正
信号として用いることによりライン方向の輝度傾斜特性
に見合った補正を簡単に実施することができる。即ち、
ゲート方向の位置が推移するに従い、ゲート選択パルス
はＣＲの分布定数回路特性に従ってなまっていくが、第
３０図＋ａ＋に示す補正信号生成手段を用いれば同じく
ＣＲの時定数により定まる特性の波形が得られるため、
比較的良好にマツチした補正を施すことができる。

なお、第５及び第６の実施例においては、ゲートライン
トライバ４が液晶パネル５を直視したときの右側に実装
した場合について説明したが、左側に実装した場合でも
補正信号の波形をそれに対応した逆特性にすれば、同様
の効果を奏することができる。

次に、第７の実施例について説明する。第３１図はこの
実施例による要部回路図を示し、信号処理部２からのオ
ーバドライブしたライン反転交流化信号Ｐ’−ＶＩＤＥ
Ｏはカップリングコンデンサ３１とバイアス用抵抗３２
．３３からなる固定バイアス付ハイパスフィルタを介し
た後、ｐＨＶＩＤＥＯ信号となってソースライントライ
バ３に供給される。その他の構成は従来と同様である。

なお、ゲートライントライバ４は第２９図に示すように
液晶パネル５を正面から視認した場合その右側に実装さ
れている。

次に、第７の実施例の動作について説明する。

信号処理部２から供給された交流化映像信号Ｐ′ＶＩＤ
Ｅ○は、従来例で述べたような画面右端部の画素電位の
実効値の低下分（ΔＨ１ΔＬ）を第一バドライブされた
信号であり、この信号がコンデンサ３１と抵抗３２．３
３からなる固定バイアス付ハイパスフィルタ３４を介し
てソースライントライバ３に供給される。固定バイアス
点は従来例で述べた■。なる電位である。この信号が第
２３図（ａ）、第２４図（ａｌに示すようなく形波信号
である場合、ソースライントライバ３に供給される信号
Ｐ”　−Ｖ　Ｉ　Ｄ　Ｅ　Ｏが第２７図（ａ）及び第２
８図（ａｌに示されるような信号となるようにハイパス
フィルタ３４の特性が調整されている。即ち、ハイパス
フィルタ３４に入力される前は正極側の電位レベルがＳ
ＩＩ＋ΔＨ８負極側の電位レベルがＳＬΔＬというオー
バドライブされたライン反転信号（く形波）であるが、
この信号がハイパスフィルタ３４を通過するとサグを発
生し、この信号が■ｏの固定電位にバイアスされること
により画面右端に相当する部分の映像信号の正極性電位
がＳ□、負極性電位がＳＬとなるようにハイパスフィル
タ３４の特性が調整される。その他の動作波形も第２７
図及び第２８図に示す通りである。

次に、この発明の第８の実施例について説明する。この
実施例の基本構成は第１３図及び第１４図に示した従来
例と同様である。従来例と異なる点は、ソースライント
ライバ３へ与えるビデオ信号Ｐ−Ｖ　Ｉ　ＤＥＯの信号
形態である。第３２図はこの信号形態を得るために信号
処理部２内に設けられた補正回路であり、信号処理部２
で得られた交流化後の映像信号はＩＨ（１水平期間）遅
延線３５と減算器３６に供給される。又、ライン共通の
補正信号は乗算器３７に供給される。減算器３６のもう
一方の入力にはＩＨ遅延綿３５の出力が供給され、その
減算結果は乗算器３７のもう一方の入力に供給される。

又、乗算器３７の出力とＩＨ遅延線３５の出力は加算器
３８に供給され、加算器３８の出力Ｐ“−ＶＩＤＥＯが
ソースライントライバ３に加えられる。

次に、第８の実施例の動作について説明する。

ただし、基本動作は従来と同様である。従来と同様に得
られる交流化後の映像信号Ｐ−ＶＩＤＥＯが第３２図の
入力端子３９に加えられ、この信号は通常第１８図のよ
うなフレーム周期で反転する信号でもよいし、第１８図
に示すようなライン周期で反転する信号でもよい。この
交流化映像信号ａはＩＨ遅延線３５を介することにより
Ｉ　Ｈ遅延された信号すとなる。信号ａ、ｂは減算器３
６で減算され、その出力Ｃには実質的には次のラインの
ソース信号との差分が得られる。一方、入力端子４０か
ら入力されるライン共通の補正信号は、液晶パネル５の
左右方向の平均的な輝度傾斜量を補正するだめのゲート
選択パルスの遅延に応じた信号であり、第２５図及び第
２６図の補正信号に相当する。ただし、第２５図及び第
２６図の場合にはライン反転周期の場合の平均的な補正
信号であるため、該補正信号は鋸歯状波となっていたが
、フレーム反転の場合には平均的な画面左右方向の輝度
傾斜はなくなるため、ある一定のＤＣ信号となる。ライ
ン共通補正信号ｄは差分信号Ｃと乗算器３７で乗算され
、この信号が最終的な補正信号ｅとなり、Ｉ　Ｈ遅延信
号すと加算器３８で加算され、この加算結果がソースラ
イントライバ３に惧３つ 給される信号Ｐ″−Ｖ　Ｉ　Ｄ　Ｂ　Ｏｆとなる。

」−記の過程で最終的な補正信号ｅをライン共通補正信
号ｄと差分信号Ｃとの積により得ているのが、この実施
例の特徴である。即ち、補正信号ｄにより補正する場合
はソース信号レベルの差に基づいて誤差が発生し、画面
左右方向に沿った垂直解像度の劣化現像が生じるが、こ
の実施例では予め次のラインとの差分Ｃを計算し、この
差分Ｃも考慮して補正信号ｅを得ており、輝度傾斜と垂
直解像度の劣化の両方の課題を解決することができる。

他の動作は従来例や他の実施例と同様である。

なお、第７の実施例においては、第２９図に示すように
ゲートライントライバ４を液晶パネル５の右側に実装し
たが、左側に実装してもライン共通補正信号ｄの波形を
逆特性とすれば、同様の効果が得られる。

〔発明の効果〕

以上のようにこの発明によれば、液晶パネルの非表示状
態においてその電界効果トランジスタのゲー１、電位を
ソース及びドレイン電位より高くしたのでゲート絶縁膜
中への電荷注入を防止することができ、時間推移に伴な
う電界効果Ｉ・ランシスタの特性劣化を防止し、液晶パ
ネルの画質劣化や寿命短縮を防止することができる。

又、この発明によれば、映像信号のコントラスト又は輝
度を補正するようにしたので、液晶パネルの左右方向の
輝度傾斜が防止され、画質劣化が防止される。

又、この発明によれば、直並列変換回路に印加する映像
信号をオーバドライブした交流化後の１３号をハイパス
フィルタを通すことにより得ており、画面右側と左側で
ゲーＩ・パルスの遅延による影響をキャンセルすること
ができ、左右方向の輝度傾斜を改善して良好な画質を得
ることができる。

又、この発明によれば、液晶パネルの左右方向の輝度傾
斜を補正するとともに、その補正量を映像信号のライン
間の差分に応じて変調しており、左右方向に沿った垂直
解像度も改善することができる。

【図面の簡単な説明】

第１図及び第２図はこの発明の第１の実施例による液晶
ディスプレイの概略構成図及び要部詳細構成図、第３図
及び第４図はこの発明の第１の実施例による液晶ディス
プレイの動作を示すタイムチャート及び１つのＴ　Ｐ　
Ｔの動作原理説明図、第５図及び第６図はこの発明の第
２の実施例による液晶ディスプレイの概略構成図及び要
部詳細構成図、第７図及び第８図はこの発明の第２の実
施例による液晶ディスプレイの動作を示すタイＪ、チャ
ート及び１つのＴＰＴの動作原理説明図、第９図及び第
１０図はこの発明の第３の実施例による液晶ディスプレ
イの要部詳細構成図及び動作原理説明図、第１１図及び
第１２図はこの発明の第４の実施例による液晶ディスプ
レイの要部詳細構成図及び動作原理説明図、第１３図及
び第１４図は従来の液晶ディスプレイの概略構成図及び
要部詳細構成図、第１５図及び第１６図は従来の液晶デ
ィスプレイの動作を示ずタイムチャー１・、第１７図は
信号源から供給されるビデオ信号の１例を示す図、第１
８図は従来の信号処理部から供給されるビデオ信号を示
す図、第１９図は従来の液晶パネルへ供給される映像信
号の極性を示す図、第２０図は従来の信号処理部から供
給される映像信号を示す図、第２１図は従来の液晶パネ
ルへ供給される映像信号の極性を示す図、第２２図は液
晶パネルに対するゲートライントライバの実装位置を示
す図、第２３図及び第２４図は従来の画面左右方向の輝
度傾斜を説明する動作波形図、第２５図及び第２６図は
この発明の第５及び第６の実施例によるアクティブマト
リクス液晶ディスプレイの要部回路図とその動作波形図
、第２７図及び第２８図はこの発明の第５〜第７の実施
例による液晶ディスプレイの動作波形図、第２９図はこ
の発明の第５〜第７の実施例による液晶パネルに対する
ゲートライントライバの実装位置を示す図、第３０図は
この発明の第５及び第６の実施例による補正信号生成回
路図及びその動作波形図、第３１図はこの発明の第７の
実施例による要部回路図、第３２図はこの発明の第８の
実施例による要部回路図である。 ２・・・信号処理部、３・・・ソースライントライバ、
４・・・ゲートライントライバ、５・・・液晶パネル、
６・・・電源部、７・・・電源監視制御部、７ａ・・・
スイ・ノチ、８・・・ＴＦＴＸｌｌ・・・液晶セル、２
６・・・直流電源、２８・・・乗算器、２９・・・加算
器、３０．３４・・・Ａイパスフィルタ、３５・・用Ｈ
遅延線、３６・・・減算器、３７・・・乗算器、３８・
・・加算器。 なお、図中同一符号は同−又は相当部分を示す。 代理人　　　大　　岩　　増　　雄 （ｂ） ２９：加算春 （ａノ ３０：ハイパ０スフ（ｌＬ／り 第３０図 書（自をｐ

Claims (4)

【特許請求の範囲】
1. （１）マトリクス状に配された液晶セルと各液晶セルの
   一端に接続された電界効果トランジスタからなる液晶パ
   ネルと、上記マトリクスの各行毎に共通に接続された電
   界効果トランジスタのゲートに順次走査パルスを印加す
   る走査回路と、上記マトリクスの各列毎に共通に接続さ
   れた電界効果トランジスタの入力端子に対して映像信号
   をサンプリングホールドすることにより並列化して印加
   する直並列変換回路を備えたアクティブマトリクス液晶
   ディスプレイにおいて、上記液晶パネルの非表示状態を
   検知した際に電界効果トランジスタのゲート電位をドレ
   イン、ソース電位より高くする電源監視制御部を設けた
   ことを特徴とするアクティブマトリクス液晶ディスプレ
   イ。
2. （２）マトリクス状に配された液晶セルと各液晶セルの
   一端に接続された電界効果トランジスタからなる液晶パ
   ネルと、上記マトリクスの各行毎に共通に接続された電
   界効果トランジスタのゲートに順次走査パルスを印加す
   る走査回路と、上記マトリクスの各列毎に共通に接続さ
   れた電界効果トランジスタの入力端子に対して映像信号
   をサンプリングホールドすることにより並列化して印加
   する直並列変換回路を備えたアクティブマトリクス液晶
   ディスプレイにおいて、上記直並列変換回路に印加され
   る映像信号のコントラスト又は輝度を補正する補正手段
   を設けたことを特徴とするアクティブマトリクス液晶デ
   ィスプレイ。
3. （３）マトリクス状に配された液晶セルと各液晶セルの
   一端に接続された電界効果トランジスタからなる液晶パ
   ネルと、上記マトリクスの各行毎に共通に接続された電
   界効果トランジスタのゲートに順次走査パルスを印加す
   る走査回路と、上記マトリクスの各列毎に共通に接続さ
   れた電界効果トランジスタの入力端子に対して映像信号
   をサンプリングホールドすることにより並列化して印加
   する直並列変換回路を備えたアクティブマトリクス液晶
   ディスプレイにおいて、オーバドライブした交流化後の
   映像信号をハイパスフィルタを介して直並列回路に印加
   する補正手段を設けたことを特徴とするアクティブマト
   リクス液晶ディスプレイ。
4. （４）マトリクス状に配された液晶セルと各液晶セルの
   一端に接続された電界効果トランジスタからなる液晶パ
   ネルと、上記マトリクスの各行毎に共通に接続された電
   界効果トランジスタのゲートに順次走査パルスを印加す
   る走査回路と、上記マトリクスの各列毎に共通に接続さ
   れた電界効果トランジスタの入力端子に対して映像信号
   をサンプリングホールドすることにより並列化して印加
   する直並列変換回路を備えたアクティブマトリクス液晶
   ディスプレイにおいて、ゲート選択パルスの遅延量に応
   じたライン共通補正信号を交流化映像信号の隣接ライン
   間の差分により変調した補正信号により交流化映像信号
   を補正して直並列変換回路に印加する補正手段を設けた
   ことを特徴とするアクティブマトリクス液晶ディスプレ
   イ。