JPH0441832B2 - - Google Patents
Info
- Publication number
- JPH0441832B2 JPH0441832B2 JP58239224A JP23922483A JPH0441832B2 JP H0441832 B2 JPH0441832 B2 JP H0441832B2 JP 58239224 A JP58239224 A JP 58239224A JP 23922483 A JP23922483 A JP 23922483A JP H0441832 B2 JPH0441832 B2 JP H0441832B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- area
- display area
- information
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 5
- 238000000605 extraction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、表示装置にマルチウインドウを表示
する場合、ウインドウの表示領域判別しウインド
ウの属性情報を生成する表示領域判別回路に関す
るものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a display area determination circuit that determines the display area of a window and generates window attribute information when displaying multiple windows on a display device.
従来例の構成とその問題点
近年、デイスプレイ画面「ウインドウ」と呼ぶ
幾つかの表示領域に分割，管理することにより複
数の文書・図形情報を比較照合あるいは、暗記編
集する操作を容易に行なう方法が注目されてい
る。Structure of conventional examples and their problems In recent years, a method has been developed to easily compare, collate, or memorize and edit multiple pieces of document/graphic information by dividing and managing the display screen into several display areas called "windows." Attention has been paid.
以下に従来のビツトマツプ表示装置について説
明する。 A conventional bitmap display device will be explained below.
第１図は従来のビツトマツプ表示装置の構成図
を示すものであり、１はCPU、２は主記憶、３
は表示装置、４は画像データを記憶する画像メモ
リ、５は表示装置の表示内容と１対１に対応した
画像データを記憶するフレームメモリ、６は画像
メモリ４の内容をフレームメモリ５へ転送する
DMAコントローラである。 Figure 1 shows the configuration of a conventional bitmap display device, in which 1 is a CPU, 2 is a main memory, and 3 is a block diagram of a conventional bitmap display device.
is a display device, 4 is an image memory for storing image data, 5 is a frame memory for storing image data in one-to-one correspondence with the display contents of the display device, and 6 is for transferring the contents of the image memory 4 to the frame memory 5
It is a DMA controller.
以上のように構成された従来のビツトマツプ表
示装置について、以下その動作について説明す
る。第１図において、表示装置３にマルチウイン
ドウを表示する場合、主記憶２にウインドウ管理
情報をもち、CPU１がこの内容に従つてDMAコ
ントローラ６に転送動作を指示する。DMAコン
トローラ６はこの指示に従つて、画像メモリ４の
データをフレームメモリ５に転送する。この転送
動作を制御する主記憶２上のウインドウ管理情報
は、ウインドウ間の表示優先度とウインドウの表
示内容である。 The operation of the conventional bitmap display device configured as described above will be explained below. In FIG. 1, when displaying a multi-window on the display device 3, the main memory 2 has window management information, and the CPU 1 instructs the DMA controller 6 to perform a transfer operation according to this content. The DMA controller 6 transfers the data in the image memory 4 to the frame memory 5 in accordance with this instruction. The window management information in the main memory 2 that controls this transfer operation is the display priority between windows and the display content of the windows.
複数のウインドウが重なつて設定された場合の
スクリーン上の表示を第２図に示す。ウインドウ
間の表示優先度の上位のウインドウＡを下位のウ
インドウＢに優先して表示する。このために
DMAコントローラ６によつて画像メモリ４から
フレームメモリ５にデータを転送する際に、ウイ
ンドウＡとウインドウＢを夫々、A1，A2，A3，
B1，B2，B3，B4の領域に分割する。重なりのな
い領域A1，A3，B1，B2，B4は画像メモリ４のデ
ータをフレームメモリ５へ転送するが、重なりの
ある領域A2とB3は、ウインドウＡとウインドウ
Ｂの表示優先度の上位のウインドウＡの領域A2
を画像メモリ４からフレームメモリ５へ転送す
る。以上の動作によつて表示画面上にウインドウ
ＡがウインドウＢに重なつて表示することができ
る。 FIG. 2 shows the display on the screen when multiple windows are set to overlap. Window A, which has a higher display priority among windows, is displayed with priority over window B, which has lower display priority. For this
When data is transferred from the image memory 4 to the frame memory 5 by the DMA controller 6, the windows A and B are respectively A 1 , A 2 , A 3 ,
Divide into areas B 1 , B 2 , B 3 , and B 4 . Non-overlapping areas A 1 , A 3 , B 1 , B 2 , B 4 transfer data from the image memory 4 to the frame memory 5, but overlapping areas A 2 and B 3 transfer data between window A and window B. Area A 2 of window A with higher display priority
is transferred from the image memory 4 to the frame memory 5. By the above operations, window A can be displayed on the display screen so as to overlap window B.
しかしながら上記のような構成でか、画像メモ
リからの表示データの切出しやフレームメモリへ
の表示データの合成は、CPU1によつてプログラ
ム制御され、表示装置への表示は必ずフレームメ
モリへ表示データを書込まなければならないとい
う欠点を有していた。 However, with the above configuration, the extraction of display data from the image memory and the composition of display data into the frame memory are program-controlled by CPU 1 , and the display data must be transferred to the frame memory for display on the display device. It had the disadvantage that it had to be written.
発明の目的
本発明は上記従来の問題を解消するもので、表
示装置の表示画面上の複数の重畳した領域のうち
表示優先度が最上位の表示領域の属性情報を出力
する表示領域判別回路を提供することを目的とす
る。OBJECTS OF THE INVENTION The present invention solves the above-mentioned conventional problems, and provides a display area discrimination circuit that outputs attribute information of a display area with the highest display priority among a plurality of overlapping areas on a display screen of a display device. The purpose is to provide.
発明の構成
本発明は、表示装置の画面走査線の位置を示す
カウンタと、表示画画面上の任意の位置に設定さ
れる領域の位置情報と属性情報と表示優先情報と
を記憶する記憶装置と、上記カウンタの内容と上
記記憶装置の位置情報を比較する比較器と、上記
比較器により識別された領域の属性情報を表示優
先情報に従がつて選択し出力する選択回路を備え
た表示領域判定回路であり、表示画面上の領域の
属性情報を出力することにより、表示画面上の任
意の領域の表示と同期して、その領域のもつ属性
情報を得ることができるものである。Composition of the Invention The present invention includes a counter that indicates the position of a screen scanning line of a display device, and a storage device that stores position information, attribute information, and display priority information of an area set at an arbitrary position on the display screen. , a display area determination device comprising: a comparator that compares the contents of the counter with position information of the storage device; and a selection circuit that selects and outputs attribute information of the area identified by the comparator in accordance with display priority information. It is a circuit that outputs the attribute information of an area on the display screen, and can obtain the attribute information of any area on the display screen in synchronization with the display of that area.
実施例の説明
第３図は本発明の一実施例における表示領域判
別回路の構成図で、表示領域“０”から“３”の
４つの長方形の表示領域で表示優先度は表示領域
０が最上位，以下３が最下位の場合を例を示す。
第３図において、７はシステムバス、８は記憶装
置、９は表示領域０のもつ属性情報を記憶するメ
モリ、１０は表示領域０の水平方向の表示開始位
置を記憶するメモリ、１１は表示領域０の垂直方
向の表示開始位置を記憶するメモリ、１２は表示
領域０の水平方向の表示終了位置を記憶するメモ
リ、１３は表示領域０の垂直方向の表示終了位置
を記憶するメモリ、１４は走査線が走査している
画素の位置を示す水平方向のカウンタ、１５は走
査線が走査している画素の位置を示す垂直方向の
カウンタ、１６は１０の水平方向表示開始位置と
１４の水平方向のカウンタと比較する比較器、１
７は１１の垂直方向表示開始位置と１５の垂直方
向のカウンタと比較する比較器、１８は１２の水
平方向表示終了位置と１４の水平方向のカウンタ
と比較する比較器、１９は１３の垂直方向表示終
了位置と１５の垂直方向のカウンタと比較する比
較器、２０は各表示領域の比較結果の論理積で真
となつているもののうち最も表示優先度が高いも
のを判定する優先判定回路、２１は優先判定回路
２０の判定結果に従つて各表示領域の属性情報を
選択する選択回路である。DESCRIPTION OF EMBODIMENTS FIG. 3 is a configuration diagram of a display area discriminating circuit according to an embodiment of the present invention, in which display area 0 has the highest display priority in four rectangular display areas from display area "0" to "3". An example is shown in which the highest rank and the following 3 are the lowest rank.
In FIG. 3, 7 is a system bus, 8 is a storage device, 9 is a memory that stores attribute information of display area 0, 10 is a memory that stores the horizontal display start position of display area 0, and 11 is a display area. 12 is a memory that stores the horizontal display end position of display area 0. 13 is a memory that stores the vertical display end position of display area 0. 14 is a scanning memory. 15 is a horizontal counter indicating the position of the pixel being scanned by the line; 15 is the vertical counter indicating the position of the pixel being scanned by the scanning line; 16 is the horizontal display start position of 10 and the horizontal direction of 14. Comparator to compare with counter, 1
7 is a comparator that compares the vertical display start position of 11 with the vertical counter of 15; 18 is a comparator that compares the horizontal display end position of 12 with the horizontal counter of 14; and 19 is a comparator for the vertical direction of 13. A comparator that compares the display end position with a vertical counter 15, a priority determination circuit 20 that determines which one has the highest display priority among those that are true in the AND of the comparison results of each display area, 21 is a selection circuit that selects the attribute information of each display area according to the determination result of the priority determination circuit 20.
以上のように構成された本実施例の表示領域判
別回路について以下その動作を説明する。 The operation of the display area determination circuit of this embodiment configured as described above will be described below.
システムバス７を通じて各表示領域の水平及び
垂直方向の表示開始位置及び表示終了位置と各表
示領域の属性情報を記憶装置８に書込む。 The display start position and display end position in the horizontal and vertical directions of each display area and the attribute information of each display area are written into the storage device 8 through the system bus 7.
表示領域０の場合は、属性情報を９に、水平方
向の表示開始位置XS Oを１０に、垂直方向の表示
開始位置YS Oを１１に、水平方向の表示終了位置
XE Oを１２に、垂直方向の表示終了位置YE Oを１
３に書込む。比較器１６では１０のXS Oと水平方
向カウンタ１４と比較し後者が大のとき真を出力
する。比較器１７では１１のYS Oと垂直方向のカ
ウンタ１５と比較し後者が大のとき真を出力す
る。比較器１８では１２のXE Oと水平方向のカウ
ンタ１４と比較し前者が大のとき真を出力する。
比較器１９では１３のYE Oと垂直方向のカウンタ
１５と比較し前者が大のとき真を出力する。比較
器１６，１７，１８，１９の結果の論理積をと
る。この論理積が真のとき表査点が表示領域０に
存在していることを示す。他の表示領域１，２，
３についても同様に論理積をとる。これらの４つ
の論理積を優先判定回路２０に入力し論理積が真
であるもののうち表示優先度が最上位の表示領域
を判定し、選択回路２１により最上位の表示領域
の属性情報を選択し出力する。 If the display area is 0, set the attribute information to 9, the horizontal display start position XSO to 10, the vertical display start position YSO to 11, and the horizontal display end position
X E O is set to 12, vertical display end position Y E O is set to 1
Write in 3. The comparator 16 compares XSO of 10 with the horizontal counter 14 and outputs true when the latter is large. The comparator 17 compares Y SO 11 with the vertical counter 15 and outputs true when the latter is large. The comparator 18 compares 12 X E O with the horizontal counter 14 and outputs true when the former is large.
Comparator 19 compares Y E O of 13 with vertical counter 15 and outputs true when the former is large. The results of comparators 16, 17, 18, and 19 are ANDed. When this AND is true, it indicates that the surface point exists in display area 0. Other display areas 1, 2,
3 is also logically ANDed in the same way. These four logical products are input to the priority determination circuit 20, which determines the display area with the highest display priority among those whose logical product is true, and the selection circuit 21 selects the attribute information of the highest display area. Output.
以上のように本実施例によれば、表示領域に走
査線の走査点が存在することを示す回路と表示可
能な表示領域のなかで表示優先度の最上位の表示
領域の属性情報を選択し出力することにより、走
査線に同期して実時間で複数の表示領域が重畳し
ているなかから表示優先度が最上位の表示領域の
属性情報を出力する。この属性情報によりマルチ
ウインドウの各ウインドウの表示内容を選択した
り、各ウインドウ内の表示領域の色情報指定など
をフレームメモリに書込むことなしに行なうこと
ができる。 As described above, according to this embodiment, the circuit indicating that a scanning point of a scanning line exists in the display area and the attribute information of the display area with the highest display priority among the display areas that can be displayed are selected. By outputting, the attribute information of the display area having the highest display priority among the plurality of display areas superimposed in real time in synchronization with the scanning line is output. Using this attribute information, it is possible to select the display contents of each window of the multi-window, specify color information for the display area in each window, etc. without writing it into the frame memory.
発明の効果
本発明の表示領域判別回路は、表示装置の画面
走査線の位置をカウンタと、表示画面上の任意の
位置に設定される領域の位置情報と属性情報と表
示優先情報とを記憶する記憶装置と、上記カウン
タの内容と上記記憶装置の位置情報を比較する比
較器と、上記比較器により識別された領域の属性
情報を表示優先情報に従がつて選択し出力する選
択回路を備えることにより、表示装置の走査線に
同期して表示画面上の複数の重畳した表示領域の
うち表示優先度が最上位の表示領域の属性情報を
出力する。この属性情報を使用することにより、
各表示領域の表示内容を選択したり、各表示領域
内の表示領域の色情報指定などをフレームメモリ
に書込むことなしに行なうことができ、その実用
的効果は大きい。Effects of the Invention The display area determination circuit of the present invention stores the position of a screen scanning line of a display device as a counter, and the position information, attribute information, and display priority information of an area set at an arbitrary position on the display screen. A storage device, a comparator that compares the contents of the counter with position information of the storage device, and a selection circuit that selects and outputs attribute information of the area identified by the comparator in accordance with display priority information. The attribute information of the display area with the highest display priority among the plurality of overlapping display areas on the display screen is output in synchronization with the scanning line of the display device. By using this attribute information,
It is possible to select the display contents of each display area, specify the color information of the display area within each display area, etc. without writing it into the frame memory, and this has a great practical effect.
第１図は従来のビツトマツプ表示装置のブロツ
ク図、第２図はマルチウインドウの表示例を示す
模式図、第３図は本発明の一実施例における表示
領域判別回路のブロツク図である。
１……CPU、２……主記憶、３……表示装置、
４……画像メモリ、５……フレームメモリ、６…
…DMAコントローラ、７……システムバス、８
……記憶装置、９……表示領域の属性情報を記憶
するメモリ、１０……表示領域の水平方向表示開
始位置を記憶するメモリ、１１……表示領域の垂
直方向表示開始位置を記憶するメモリ、１２……
表示領域の水平方向表示終了位置を記憶するメモ
リ、１３……表示領域の垂直方向表示終了位置を
記憶するメモリ、１４……走査線の水平方向の位
置を示すカウンタ、１５……走査線の垂直方向の
位置を示すカウンタ、１６〜１９……比較器、２
０……優先判定回路、２１……選択回路。
FIG. 1 is a block diagram of a conventional bitmap display device, FIG. 2 is a schematic diagram showing an example of a multi-window display, and FIG. 3 is a block diagram of a display area discriminating circuit in an embodiment of the present invention. 1...CPU, 2...Main memory, 3...Display device,
4... Image memory, 5... Frame memory, 6...
...DMA controller, 7...System bus, 8
...Storage device, 9...Memory for storing attribute information of the display area, 10...Memory for storing the horizontal display start position of the display area, 11...Memory for storing the vertical display start position of the display area, 12...
13...Memory for storing the vertical display end position of the display area, 14...Counter indicating the horizontal position of the scanning line, 15...Vertical of the scanning line Counter indicating position in direction, 16 to 19...Comparator, 2
0...Priority determination circuit, 21...Selection circuit.
Claims (1)
を示すカウンタと、表示画面上の任意の位置に設
定される領域の位置情報と属性情報と複数個の領
域間で重畳が生じた場合にどの領域を優先して表
示するかの判定に用いる表示優先情報とを記憶す
る記憶装置と、上記カウンタの内容と上記記憶装
置の位置情報を比較する比較器と、上記比較器に
より識別された領域に対応する上記記憶装置の属
性情報を上記記憶装置の表示優先情報に従がつて
選択し出力する選択回路とから構成されたことを
特徴とする表示領域判別回路。1. When overlap occurs between a counter indicating the position of a pixel scanned by a display device's scanning line, and position information and attribute information of an area set at an arbitrary position on the display screen, and multiple areas. a storage device that stores display priority information used to determine which area should be displayed with priority; a comparator that compares the contents of the counter with position information of the storage device; and an area identified by the comparator. and a selection circuit that selects and outputs attribute information of the storage device corresponding to the storage device according to display priority information of the storage device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58239224A JPS60130794A (en) | 1983-12-19 | 1983-12-19 | Display area discriminator circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58239224A JPS60130794A (en) | 1983-12-19 | 1983-12-19 | Display area discriminator circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60130794A JPS60130794A (en) | 1985-07-12 |
| JPH0441832B2 true JPH0441832B2 (en) | 1992-07-09 |
Family
ID=17041590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58239224A Granted JPS60130794A (en) | 1983-12-19 | 1983-12-19 | Display area discriminator circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60130794A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0743582B2 (en) * | 1985-08-30 | 1995-05-15 | 株式会社日立製作所 | Multi-screen display computing system |
| JP2801218B2 (en) * | 1988-09-29 | 1998-09-21 | キヤノン株式会社 | Display device |
-
1983
- 1983-12-19 JP JP58239224A patent/JPS60130794A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60130794A (en) | 1985-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69735975T2 (en) | System and method for superimposing images optionally stored in different native formats | |
| JPS6329290B2 (en) | ||
| JPH0863135A (en) | Information processing device | |
| JPS582874A (en) | Picture structure alteration circuit for full graphic display unit | |
| JPH0441832B2 (en) | ||
| JPS6267632A (en) | Method and apparatus for transferring data to display unit from memory | |
| JP2737898B2 (en) | Vector drawing equipment | |
| JPS60129789A (en) | Display address managing apparatus | |
| JP2554631B2 (en) | Object selection method | |
| JPH06149533A (en) | Segment quick plotting system for reducing plotting processing for segment outside display area | |
| JPS6033591A (en) | Partial expansion display system for graphics | |
| JPS6325784A (en) | Computer graphics method and apparatus | |
| JPH10510634A (en) | Circuit, system and method for controlling display of a block of data on a display screen | |
| JPH02120791A (en) | Ferroelectric liquid crystal controller | |
| JPS5835592A (en) | Display picture divider | |
| JP2821121B2 (en) | Display control device | |
| JPH0715014Y2 (en) | Display device | |
| JP2861159B2 (en) | Window display control device | |
| JPS61290486A (en) | Display controller | |
| JPH0869368A (en) | Image output device | |
| JP2829051B2 (en) | Character display method | |
| JPH0743582B2 (en) | Multi-screen display computing system | |
| JPS6159484A (en) | Segment control system | |
| JPH07182534A (en) | Three-dimensional computer graphics system | |
| JPS6011891A (en) | Display control system |