JPH04417Y2 - - Google Patents

Info

Publication number
JPH04417Y2
JPH04417Y2 JP1984132652U JP13265284U JPH04417Y2 JP H04417 Y2 JPH04417 Y2 JP H04417Y2 JP 1984132652 U JP1984132652 U JP 1984132652U JP 13265284 U JP13265284 U JP 13265284U JP H04417 Y2 JPH04417 Y2 JP H04417Y2
Authority
JP
Japan
Prior art keywords
cpu
capacitor
voltage
reset signal
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1984132652U
Other languages
Japanese (ja)
Other versions
JPS6151533U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1984132652U priority Critical patent/JPH04417Y2/ja
Publication of JPS6151533U publication Critical patent/JPS6151533U/ja
Application granted granted Critical
Publication of JPH04417Y2 publication Critical patent/JPH04417Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、CPUの暴走または電源電圧の異常
をコンデンサによつて監視し、その端子電圧から
暴走または異常と判定された場合に所定幅のリセ
ツト信号を送出してCPUを強制的にリセツトさ
せる、CPUのリセツト信号送出回路に関するも
のである。
[Detailed description of the invention] [Industrial application field] The present invention uses a capacitor to monitor runaway of the CPU or an abnormality in the power supply voltage. This invention relates to a CPU reset signal sending circuit that sends out a reset signal to forcibly reset the CPU.

〔従来の技術〕[Conventional technology]

従来CPUに所定幅のリセツト信号を送出する
この種のリセツト信号送出回路では、コンデンサ
の端子電圧を判定する電圧判定回路の次段にワン
シヨツト回路を挿入することによつて、所定幅の
信号を得ていた。
Conventionally, in this type of reset signal sending circuit that sends a reset signal of a predetermined width to the CPU, a signal of a predetermined width is obtained by inserting a one-shot circuit at the next stage of the voltage judgment circuit that judges the terminal voltage of the capacitor. was.

〔考案が解決しようとする問題点〕[Problem that the invention attempts to solve]

しかしながら、このようなワンシヨツト回路を
用いる方式では、ノイズにより誤動作するおそれ
があるとともに、回路を構成する素子数が多くな
るという欠点があつた。
However, the system using such a one-shot circuit has the disadvantage that there is a risk of malfunction due to noise and that the number of elements constituting the circuit increases.

本考案は、このような欠点を解決するためにな
されたものである。
The present invention has been made to solve these drawbacks.

〔問題点を解決するための手段〕[Means for solving problems]

そのために、本考案は、CPUの暴走または電
源電圧の異常を監視するコンデンサの端子電圧を
判定した結果に基づいて所定幅のリセツト信号を
CPUに送出するCPUのリセツト信号送出回路に
おいて、CPUからの周期的パルスによつてオン
するスイツチング素子と、このスイツチング素子
のオンによつてコンデンサを電源により充電しか
つオフによつて放電する充放電回路と、コンデン
サの端子電圧を基準電圧と比較し端子電圧が基準
電圧を下回つた場合にCPUにリセツト信号を送
出する比較器と、この比較器のリセツト信号出力
時に基準電圧を第1の基準電圧からより高い第2
の基準電圧に切り換える基準電圧発生回路と、電
源電圧がコンデンサの端子電圧より低下した時に
オンしてコンデンサの電荷を急速放電する整流素
子とを備えたものである。
To this end, the present invention generates a reset signal of a predetermined width based on the result of determining the terminal voltage of a capacitor that monitors CPU runaway or power supply voltage abnormality.
In the CPU reset signal sending circuit that sends out the CPU reset signal, there is a switching element that is turned on by periodic pulses from the CPU, and a charging/discharging device that charges the capacitor with the power supply when the switching element is turned on and discharges it when it is turned off. A circuit, a comparator that compares the terminal voltage of the capacitor with a reference voltage and sends a reset signal to the CPU when the terminal voltage falls below the reference voltage, and a comparator that compares the terminal voltage of the capacitor with a reference voltage and sends a reset signal to the CPU when the reset signal of this comparator is output. Voltage to higher second
The device is equipped with a reference voltage generation circuit that switches to a reference voltage of 1, and a rectifier that turns on when the power supply voltage drops below the terminal voltage of the capacitor to rapidly discharge the charge in the capacitor.

〔作用〕[Effect]

すなわち、リセツト信号出力時に基準電圧を引
き上げることにより、充電を開始したコンデンサ
の端子電圧がその引き上げられた第2の基準電圧
を上回るまでの間、リセツト信号が送出される。
また、コンデンサはCPUからの周期的パルスに
制御されたスイツチング素子のオンによつて充電
され、かつオフによつて放電される。この結果、
CPUが暴走しCPUから周期的パルスが途絶えた
場合はCPUがリセツトされる。さらに、電源に
異常が発生し電源電圧がコンデンサの端子電圧よ
り低下した場合は、コンデンサの電荷が急速放電
される。この結果、CPUを速やかにリセツトで
きる。
That is, by raising the reference voltage when outputting the reset signal, the reset signal is sent until the terminal voltage of the capacitor that has started charging exceeds the raised second reference voltage.
Further, the capacitor is charged by turning on the switching element controlled by periodic pulses from the CPU, and discharged by turning it off. As a result,
If the CPU goes out of control and the periodic pulses from the CPU are cut off, the CPU will be reset. Furthermore, if an abnormality occurs in the power supply and the power supply voltage drops below the terminal voltage of the capacitor, the charge in the capacitor is rapidly discharged. As a result, the CPU can be reset quickly.

〔実施例〕〔Example〕

第1図は本考案の一実施例を示す回路図であ
る。同図において、C1,C2はコンデンサD1,D2
はダイオード、R0〜R9は抵抗、Trはトランジス
タであり、1はCPUである。このCPU1からは
それが正常な動作を継続している間は、一定周期
のパルス信号Pが送出される。このパルス信号P
は、インバータ2により反転された後、コンデン
サC1および抵抗R2からなる微分回路により微分
されてトランジスタTrのベース入力となる。ト
ランジスタTrのエミツタ端子には抵抗R4を介し
て電源電圧Vが印加され、コレクタ端子はコンデ
ンサC2を介して接地されている。このため、ト
ランジスタTrは上記微分回路の定数によつて決
まる間だけオンし、抵抗R4によつて決まる大き
さの電流が流れてコンデンサC2を充電する。上
記パルス信号Pが来ない間は、トランジスタTr
はオフとなり、コンデンサC2に蓄積された電荷
は、この間に比較的高い抵抗値を有する抵抗R5
を介して放電され、その端子電圧は徐々に低下す
る。
FIG. 1 is a circuit diagram showing an embodiment of the present invention. In the same figure, C 1 and C 2 are capacitors D 1 and D 2
is a diode, R 0 to R 9 are resistors, Tr is a transistor, and 1 is a CPU. While the CPU 1 continues its normal operation, a pulse signal P of a constant period is sent out. This pulse signal P
is inverted by the inverter 2, then differentiated by a differentiating circuit consisting of a capacitor C1 and a resistor R2 , and becomes the base input of the transistor Tr. A power supply voltage V is applied to the emitter terminal of the transistor Tr via a resistor R4 , and the collector terminal is grounded via a capacitor C2 . Therefore, the transistor Tr is turned on only for a period determined by the constant of the differentiating circuit, and a current of a magnitude determined by the resistor R4 flows to charge the capacitor C2 . While the above pulse signal P does not come, the transistor Tr
is turned off, and the charge stored in capacitor C 2 is transferred to resistor R 5 which has a relatively high resistance value during this time.
is discharged through the terminal, and its terminal voltage gradually decreases.

コンデンサC2の端子電圧は比較器3の入力と
なる。比較器3はこの端子電圧V+を、電源電圧
Vを抵抗R6と抵抗R7および抵抗8の並列接続回
路とで分割して得た基準電圧V-の第1の設定値
V1と比較する。CPU1が正常に動作し、一定周
期でパルス信号Pを送出している間は、コンデン
サC2の充電が繰り返し行なわれ、その端子電圧
は常に上記基準電圧を十分に上回る値にあるが、
CPU1が暴走して上記パルス信号Pの送出が行
なわれなくなると、第2図aに示すように端子電
圧V+は徐々に低下し、遂には基準電圧V-の設定
値V1を切る。この時t1、比較器3からは、第2図
bに示すように“L”レベルの出力がリセツト信
号RESETとしてCPU1に送出される。
The terminal voltage of capacitor C2 becomes the input of comparator 3. Comparator 3 divides this terminal voltage V + into a first setting value of reference voltage V - obtained by dividing power supply voltage V by a parallel connection circuit of resistor R 6 , resistor R 7 , and resistor 8.
Compare with V 1 . While the CPU 1 is operating normally and sending out the pulse signal P at a constant cycle, the capacitor C 2 is repeatedly charged, and its terminal voltage is always at a value well above the reference voltage.
When the CPU 1 goes out of control and the pulse signal P is no longer sent, the terminal voltage V + gradually decreases as shown in FIG. 2a, and finally drops below the set value V1 of the reference voltage V- . At this time t 1 , the comparator 3 sends an "L" level output to the CPU 1 as a reset signal RESET, as shown in FIG. 2b.

一方、このリセツト信号はアナログスイツチ4
に制御信号として加えられ、アナログスイツチ4
をオフ状態とする。この結果、抵抗R6と電源電
圧Vを分割する抵抗R7に対して、並列に接続さ
れていた抵抗R8がはずされるため、比較器3の
基準電圧V-は第1の設定値V1からより高い第2
の設定値V2へ上昇する。そこで、再び充電を開
始したコンデンサC2の端子電圧V+が上記第2の
設定値V2に達するまでは、リセツト信号RESET
が送出され続けるが、V+がV2を上回つた時点t2
で、比較器3の出力は再び“H”レベルとなり、
リセツトが解除される。同時にアナログスイツチ
4もオフすることから上記基準電圧V-は低レベ
ルの第1の設定値V1に復帰する。つまり、t1から
t2幅のリセツト信号が送出されたことになる。
On the other hand, this reset signal is sent to analog switch 4.
is added as a control signal to analog switch 4.
is in the off state. As a result, the resistor R 8 connected in parallel with the resistor R 6 and the resistor R 7 that divides the power supply voltage V is removed, so the reference voltage V - of the comparator 3 is set to the first set value V 1 to 2nd higher
increases to the set value V 2 . Therefore, the reset signal RESET is not activated until the terminal voltage V + of the capacitor C2 , which has started charging again, reaches the second set value V2 .
continues to be sent out, but at the time t 2 when V + exceeds V 2
Then, the output of comparator 3 becomes "H" level again,
Reset is canceled. Since the analog switch 4 is also turned off at the same time, the reference voltage V - returns to the first set value V 1 at a low level. That is, from t 1
This means that a reset signal with a width of t2 has been sent.

ところで、本実施例では、コンデンサC1と抵
抗R2との接続点と、比較器3の出力端子との間
に、前者をアノード側としてダイオードD1を接
続したことにより、電源投入時に、第3図bに示
すように比較器3の“L”レベル出力、つまりリ
セツト信号出力が送出されている間は、トランジ
スタTrは強制的にオン状態とされ、コンデンサ
C2に充電が行なわれる。そして第3図aに示し
たようにコンデンサC2の端子電圧V+が基準電圧
V-の設定値V2を上回つた時点で比較器3の出力
は“H”レベルとなりリセツトが解除される。こ
の時、基準電圧は第1の設定値V1に切換わる。
通常、前述したような周期的パルスを検知して異
常時にリセツトを行なうウオツチドツグ回路と、
電源投入時のパワーオンリセツト回路とは別個に
設けられ、両回路の論理和出力をとつてリセツト
信号RESETとされるが、本実施例では上述した
ようにダイオードD1を設け、比較器3からのリ
セツト信号出力によつてトランジスタTrを強制
的にオンするようにしたことにより、ウオツチド
ツグ回路をパワーオンリセツト回路としても兼用
している。
By the way, in this embodiment, the diode D1 is connected between the connection point of the capacitor C1 and the resistor R2 and the output terminal of the comparator 3, with the former being on the anode side. As shown in Figure 3b, while the "L" level output of the comparator 3, that is, the reset signal output is being sent, the transistor Tr is forcibly turned on, and the capacitor
C2 is charged. As shown in Figure 3a, the terminal voltage V + of capacitor C 2 is the reference voltage.
When V - exceeds the set value V 2 , the output of the comparator 3 becomes "H" level and the reset is released. At this time, the reference voltage is switched to the first set value V1 .
Usually, there is a watchdog circuit that detects periodic pulses as described above and resets when an abnormality occurs;
It is provided separately from the power-on reset circuit when the power is turned on, and the OR output of both circuits is used as the reset signal RESET. In this embodiment, the diode D1 is provided as described above, and the By forcibly turning on the transistor Tr by outputting a reset signal from the watchdog circuit, the watchdog circuit can also be used as a power-on reset circuit.

なお、電源に異常があつてその電圧がコンデン
サC2の端子電圧を下回つたときには、当然にコ
ンデンサC2は放電を開始し、前述したCPU1の
暴走の場合と同様に、その端子電圧V+が基準電
圧の第1の設定値V1を下回つた時にリセツト信
号RESETが出力されると同時に基準電圧が第2
の設定値V2に切り換えられ、コンデンサC2の端
子電圧V+がV2を上回つた時に、上記リセツト信
号の出力は停止する。この場合、ダイオードD2
がなければ、コンデンサC2の放電は前述したと
同様に比較的高抵抗の抵抗R5を通じて徐々に行
なわれる。しかし、このような電源電圧の低下の
場合には、上述したようにコンデンサC2の放電
が徐々に行なわれてその端子電圧V+が比較器3
の第1の設定値V1に達するまでの間に、CPU1
が誤動作するおそれがある。そこで、本実施例で
はこれを防ぐためにコンデンサC2と電源との間
にダイオードD2を、前者をアノード側として接
続してある。これにより、電源電圧Vがコンデン
サC2の端子電圧V+を下回つた場合には、このダ
イオードD2を介して急速に放電が行なわれ、速
やかにリセツトが行なわれる。なお、本実施例で
はトランジスタTrのオンによりコンデンサC2
充電するようにしているが、他のスイツチング素
子を用いこの素子のオンによりコンデンサC2
充電するようにしても良い。
Note that when there is an abnormality in the power supply and its voltage drops below the terminal voltage of capacitor C 2 , capacitor C 2 naturally starts discharging, and the terminal voltage V + When the reference voltage falls below the first set value V1 of the reference voltage, the reset signal RESET is output and at the same time the reference voltage becomes the second set value V1.
is switched to the set value V2 , and when the terminal voltage V + of the capacitor C2 exceeds V2 , the output of the reset signal is stopped. In this case, the diode D 2
Otherwise, the discharge of capacitor C 2 would take place gradually through the relatively high resistance resistor R 5 as before. However, in the case of such a drop in the power supply voltage, the capacitor C2 is gradually discharged and its terminal voltage V + is increased to the comparator 3 as described above.
Until the first setting value V 1 is reached, CPU1
may malfunction. Therefore, in this embodiment, in order to prevent this, a diode D2 is connected between the capacitor C2 and the power supply, with the former serving as the anode side. As a result, when the power supply voltage V falls below the terminal voltage V + of the capacitor C 2 , discharge occurs rapidly through the diode D 2 and reset is quickly performed. In this embodiment, the capacitor C2 is charged by turning on the transistor Tr, but other switching elements may be used to charge the capacitor C2 by turning on this element.

〔考案の効果〕[Effect of idea]

以上説明したように、本考案によれば、コンデ
ンサの端子電圧を基準電圧と比較して、前者が後
者を下回つたときにCPUにリセツト信号を送出
する電圧判定回路の比較器に対し、上記リセツト
信号出力時にその基準電圧をより高い値に切り換
える基準電圧発生回路を設けたことにより、ワン
シヨツト回路を用いず、簡単な回路構成でノイズ
に強い安定したリセツト信号出力を得ることがで
きる。
As explained above, according to the present invention, the comparator of the voltage judgment circuit that compares the terminal voltage of the capacitor with the reference voltage and sends a reset signal to the CPU when the former falls below the latter, By providing a reference voltage generation circuit that switches the reference voltage to a higher value when outputting a reset signal, it is possible to obtain a stable reset signal output that is resistant to noise with a simple circuit configuration without using a one-shot circuit.

また、コンデンサはCPUからの周期的パルス
に制御されたスイツチング素子のオンによつて充
電され、かつオフによつて放電されるため、
CPUが暴走しCPUから周期的パルスが途絶えた
場合はCPUがリセツトされる。さらに、電源に
異常が発生し電源電圧がコンデンサの端子電圧よ
り低下した場合は、コンデンサの電荷が急速放電
されるため、CPUを速やかにリセツトできる。
In addition, the capacitor is charged when the switching element is turned on controlled by periodic pulses from the CPU, and discharged when the switching element is turned off.
If the CPU goes out of control and the periodic pulses from the CPU are cut off, the CPU will be reset. Furthermore, if an abnormality occurs in the power supply and the power supply voltage drops below the terminal voltage of the capacitor, the charge in the capacitor is rapidly discharged, allowing the CPU to be reset quickly.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の一実施例を示す回路図、第2
図および第3図は動作を示すタイミングチヤート
である。 1……CPU、3……比較器、4……基準電圧
切り換え用アナログスイツチ、C2……コンデン
サ、R6〜R8……基準電圧設定用抵抗。
Figure 1 is a circuit diagram showing one embodiment of the present invention, Figure 2 is a circuit diagram showing an embodiment of the present invention.
3 and 3 are timing charts showing the operation. 1...CPU, 3...Comparator, 4...Analog switch for switching reference voltage, C2 ...Capacitor, R6 to R8 ...Resistance for setting reference voltage.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] CPUの暴走または電源電圧の異常を監視する
コンデンサの端子電圧を判定した結果に基づいて
所定幅のリセツト信号をCPUに送出するCPUの
リセツト信号送出回路において、CPUからの周
期的パルスによつてオンするスイツチング素子
と、このスイツチング素子のオンによつて前記コ
ンデンサを前記電源により充電しかつオフによつ
て放電する充放電回路と、前記コンデンサの端子
電圧を基準電圧と比較し端子電圧が基準電圧を下
回つた場合にCPUにリセツト信号を送出する比
較器と、この比較器のリセツト信号出力時に前記
基準電圧を第1の基準電圧からより高い第2の基
準電圧に切り換える基準電圧発生回路と、電源電
圧が前記コンデンサの端子電圧より低下した時に
オンして前記コンデンサの電荷を急速放電する整
流素子とを備えることにより電源電圧の異常時に
CPUをリセツトするようにしたことを特徴とす
るCPUのリセツト信号送出回路。
In the CPU reset signal sending circuit that sends a reset signal of a predetermined width to the CPU based on the result of determining the terminal voltage of a capacitor that monitors CPU runaway or power supply voltage abnormality, the reset signal is turned on by periodic pulses from the CPU. a charging/discharging circuit that charges the capacitor with the power source when the switching element is turned on and discharges it when the switching element is turned off; a comparator that sends a reset signal to the CPU when the voltage drops below the voltage level; a reference voltage generation circuit that switches the reference voltage from the first reference voltage to a higher second reference voltage when the comparator outputs the reset signal; and a power supply. and a rectifying element that turns on when the voltage drops below the terminal voltage of the capacitor to quickly discharge the charge in the capacitor, so that the power supply voltage can be adjusted even when the power supply voltage is abnormal.
A CPU reset signal sending circuit characterized in that the CPU is reset.
JP1984132652U 1984-09-03 1984-09-03 Expired JPH04417Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1984132652U JPH04417Y2 (en) 1984-09-03 1984-09-03

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1984132652U JPH04417Y2 (en) 1984-09-03 1984-09-03

Publications (2)

Publication Number Publication Date
JPS6151533U JPS6151533U (en) 1986-04-07
JPH04417Y2 true JPH04417Y2 (en) 1992-01-08

Family

ID=30691214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1984132652U Expired JPH04417Y2 (en) 1984-09-03 1984-09-03

Country Status (1)

Country Link
JP (1) JPH04417Y2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5837724A (en) * 1981-08-28 1983-03-05 Toshiba Corp Reset circuit for microprocessor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5837724A (en) * 1981-08-28 1983-03-05 Toshiba Corp Reset circuit for microprocessor

Also Published As

Publication number Publication date
JPS6151533U (en) 1986-04-07

Similar Documents

Publication Publication Date Title
US5757214A (en) PWM driver for an inductive load with detector of a not regulating PWM condition
US5426776A (en) Microprocessor watchdog circuit
CA2013296C (en) Memory drive device and method
JPH04417Y2 (en)
JPS62188420A (en) Ac contactless switch
JPH04418Y2 (en)
US5804995A (en) Monitoring circuit for a supply voltage
JPH08223017A (en) Power-on and power-off reset device
JPS63256015A (en) Reset circuit for microcomputer
JPS5838435Y2 (en) Reset signal generation circuit
KR920003541Y1 (en) Reset circuit of elevator
JPH0435942Y2 (en)
KR890006608Y1 (en) Error movement protect circuits of micom
JPS6023733Y2 (en) Power supply voltage monitoring circuit
JP2504003Y2 (en) Reset circuit of controller
JPH0389845A (en) Slow start circuit
JP2601724Y2 (en) Starting circuit
KR920002337Y1 (en) Timer reset circuit using condensors
KR19990024442A (en) Reset signal generator
JPS625726Y2 (en)
JPH063454Y2 (en) Memory backup circuit
KR920004986Y1 (en) Watch dog timer w/resetting circuit
JP2596134Y2 (en) Switching power supply
JPH0595632A (en) Overcharge prevention system
JPS5952327A (en) Reset circuit of microcomputer