JPH0438515A - 故障検出機能を有する記憶制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、コンピュータシステムに使用される外部記憶
装置を制御する故障検出機能を有する記憶制御装置に関
する。

（従来の技術） 従来、コンピュータシステムにおいて、例えばハードデ
ィスク装置（ＨＤＤ）等の外部記憶装置を二重化して、
故障の発生に対処する技術（フォールト・トレランス技
術）が開発されている。

具体的には、例えば２台のＨＤＤを用意し、各ＨＤＤに
は同一データを同一位置に記憶し、一方が故障して回復
不可能な場合に、他方を使用する方式である。

（発明が解決しようとする課題） 従来の外部記憶装置を二重化する方式では、通常の記憶
動作に必要な記憶容量の二倍の記憶容量を有する記憶装
置が要求されることになる。このため、システム全体の
大規模化及び高コスト化を招く要因となる。

本発明の目的は、最小限の記憶容量により、外部記憶装
置のフォールト・トレランス機能を実現し、システム全
体の小型化及び低コスト化を図ることができる故障検出
機能を有する記憶制御装置を提供することにある。

［発明の構成］ （課題を解決するための手段と作用） 本発明は、コンピュータシステムにおいて、例えばＨＤ
Ｄからなる複数の外部記憶装置を有し、この外部記憶装
置の中の所定の装置をパリティ用記憶手段として使用す
る。このパリティ用記憶手段は、各記憶装置の論理的に
同一位置に記録されたデータに対応するパリティデータ
を、その同一位置と論理的に同一な位置に記憶する。

各記憶装置の中でエラーが発生した場合に、各記憶装置
の同一位置のデータビットの集合及びパリティ用記憶手
段のその同一位置に対応する位置のパリティビットとに
基づいて、エラーデータビットを正常なデータビットに
修正する記憶制御手段を備えている。

このような構成により、パリティ用記憶手段として使用
する記憶装置を設けるだけで、各外部記憶装置のフォー
ルト・トレランス機能を確実に実現することが可能とな
る。

（実施例） 以下図面を参照して本発明の詳細な説明する。

第１図は同実施例に係わるシステムの構成を示すブロッ
ク図である。本システムは、ホストコンピュータｌＯ、
コントローラ１１及び複数の外部記憶装置１２−１〜１
２−ｎ、　１３を備えている。コントローラ１１は、ホ
ストコンピュータ１０からの指示に基づいて、各外部記
憶装置１２−１〜１２−ｎ、　１３の動作を制御する記
憶制御装置である。外部記憶装置１２−１〜１２−ｎは
、例えばＨＤＤからなり、それぞれが単一又は複数の記
録媒体（ディスク）を有し、通常のデータ用記憶装置で
ある。また、外部記憶装置１３は、同様に例えばＨＤＤ
からなり、パリティデータを記憶するためのパリティ用
記憶装置である。

コントローラ１１は、マイクロプロセッサ（ＣＰＵ）１
４、ＣＰＵＩ４のプログラムを格納したＲＯＭ　（リー
ドオンリメモリ）１５、データ処理用のワークメモリと
して使用するＲＡＭ　（リード／ライトメモリ）１６、
各外部記憶装置１２−１〜！２−ｎ。

１３とのインターフェース１７及びホストコンピュータ
１０とのインターフェースであるホストインターフェー
ス１８を備えている。ＣＰＵ１４は、コントローラ全体
の制御を実行し、本発明に係わる外部記憶装置１２−１
〜１２−ｎの故障検出、回復機能であるフオールド・ト
レランス機能を実行する。

次に、同実施例の動作を説明する。

同実施例では、各外部記憶装置１２−１＝１２−ｎ、　
１３はそれぞれＨＤＤからなることを想定し、通常のデ
ータ用記憶装置である外部記憶装置１２−１−１２−ｎ
が３台の場合について、その動作を説明する。

ＨＤＤは、第２図に示すように、ＩＤフィールド及びデ
ータフィールドからなるセクタ２０を単位としてアクセ
スされる。ＨＤＤでは、記録媒体の一面には複数のトラ
ックが形成されて、さらに各トラックは複数のセクタに
区画されている。各セクタのデータフィールドは、複数
ビットのデータを格納するエリア２０ａ及びＥＣＣ（エ
ラーチエツクコード）が記憶されたエリア２０ｂを有す
る。

ＥＣＣは、各セクタ２０のエラーデータの検出用に利用
される。

各データ用記憶装置１２−１〜１２−３の各セクタ（デ
ータフィールド）には、ホストコンピュータ１０のデー
タ処理に応じた通常のデータが記録される。

一方、パリティ用記憶装置１３の各セクタには、各デー
タ用記憶装置１２−１−１２−３において、論理的に同
一位置に記録されたデータビットの集合とにより偶数パ
リティ又は奇数パリティとなるパリティデータが予め記
憶されている。即ち、具体的には、第３図に示すように
、各データ用記憶装置１２−１−１２−３の論理的に同
一位置に、それぞれと・ソト「０」、「１」、「０」が
記憶されている場合に、この各データビットの集合とパ
リテイビットとの総和が例えば偶数となるように、パリ
ティビット「１」がその同一位置に対応するパリティ用
記憶装置１３の位置に記憶される。ここで、同一位置と
は、各セクタのデータフィールドのビット単位の位置で
ある。また、パリティ用記憶装置１３の位置とは、各デ
ータ用記憶装置１２−１−１２−３の同一位置と論理的
に同一の位置であり、セクタのデータフィールドのビッ
ト単位の位置である。

ここで、第４図のステップＳ１に示すように、ホストコ
ンピュータｌＯの指示により、コントローラ１１が各デ
ータ用記憶装置１２−１−１２−３の中のいずれかをア
クセスしたときに、エラーが発生したとする（ステップ
Ｓ２のＹＥＳ）。即ち、アクセス要求されたデータ用記
憶装置１２−１−１２−３が故障し、正常なデータの読
出しができない場合である。各データ用記憶装置１２−
１−１２−３は、前記のように、各セクタにＥＣＣを有
するため（第２図を参照）、それぞれ単独に故障（エラ
ー）検出を行なうことができる。

コントローラ１１のＣＰＵ１４は、各データ用記憶装置
１２−１−１２−３から、故障した位置と同一位置のデ
ータビットを読出し、ＲＡＭ１Ｂに格納する（ステップ
Ｓ’　３　）。一方、ＣＰＵ１４は、パリティ用記憶装
置１３から、データビットの同一に対応する位置のパリ
ティビットを読出し、ＲＡＭ１Ｂに格納する（ステップ
Ｓ４）。ＣＰＵ１４は、例えば偶数パリティ方式により
、パリティビットと故障以外の各データビットとから、
エラービットを正常なデータビットに修正する（ステッ
プＳ５）。具体的には、第３図に示すように、例えばデ
ータ用記憶装置１２−２のセクタにエラーが発生した６
場合に、各データ用記憶装置１２−１−１２−３の同一
位置のデータビットはそれぞれ「０」、ｒＸＪ、「０」
であり、ｒＸＪがエラービットである。ＣＰＵ１４は、
「１」のパリティビットと故障以外のデータピッ１−　
ｒＯＪ　、ｒＱＪとから、ｒＸＪを正常な「１」のデー
タビットに修正する。

ところで、各データ用記憶装置１２−１〜１２−３に対
して、記録データの更新を行なうライトモードの実行時
には、コントローラ１１は第５図に示すような書込み制
御動作を実行する。

即ち、ＣＰＵ１４は、パリティ用記憶装置１３に対して
、各データ用記憶装置１２−１−１２−３の論理的に同
一位置に記録されたデータビットの集合とにより、例え
ば偶数パリティ　（又は奇数パリティ）となるパリティ
データを予め記憶する（ステップ５１０）。次に、ホス
トコンピュータｌＯからライトモードが指定されると（
ステップＳｌｌのＹＥＳ）　、ＣＰＵ１４は、ホストコ
ンピュータｌＯから転送される°更新用の新データ（以
下、更新データと称する）を、ＲＡＭ１Ｂに格納する（
ステップ５１２）。

さらに、ＣＰＵ１４は、ライトモードが指定された例え
ばデータ用記憶装置１２−１の更新対象エリア（セクタ
）に記録されている旧データを読出し、ＲＡＭ１Ｂにコ
ピーする（ステップ８１３）。一方、ＣＰＵ１４は、パ
リティ用記憶装置１３がら、データ用記憶装置１２−１
の更新対象エリアに対応する位置に記憶されたパリティ
データを読出し、ＲＡＭ１Ｂにコピーする（ステップ５
１４）。

次に、ＣＰＵ１４は、ＲＡＭ１Ｂに格納された更新デー
タと旧データとを比較して、更新により変更される変更
ビットを検出する（ステップ５１５）。

この検出結果に基づいて、ＣＰＵ１４は、ＲＡＭ１Ｂに
格納されたパリティデータに対して変更ビットに対応す
るビットを反転し、この反転ビットを含む新たなパリテ
ィデータ（更新パリティデータ）を生成する（ステップ
５１６）。このような処理後に、ＣＰＵ１４は、ＲＡＭ
１Ｂに格納した更新データを、例えばデータ用記憶装置
１２−１の更新対象エリア（セクタ）に書込む（ステッ
プ５１７）。

方、ＣＰＵ１４は、生成した更新パリティデータを、パ
リティ用記憶装置１３の該当位置（更新対象エリアに対
応する位置）に書込む（ステップ８１８）。

このようにして、パリティ用記憶装置１３には、各外部
記憶装置１２−１〜１２−ｎの論理的に同一位置に対応
する位置に、各データビットの集合とにより偶数パリテ
ィ又は奇数パリティとなるパリティデータか記憶される
ことになる。

各外部記憶装置１２−１〜１２−ｎのいずれかのデータ
ビットにエラーが発生した場合に、エラー以外の同一位
置のデータビットの集合と該当するパリティデータのパ
リティビットに基づいてエラービットを正常なデータビ
ットに修正することができる。

したかって、各外部記憶装置工２〜１〜１２−ｎの中に
故障が発生して、単独の装置では故障回復ができない場
合でも、その故障箇所であるエラービットを正常なデー
タビットに修正することができる。これにより、各外部
記憶装置１２−１〜１２−ｎに対するフォールト・トレ
ランス機能を確実に発揮することができる。

なお、前記実施例において、外部記憶装置が複数台の場
合について説明したが、当然ながら、１台の外部記憶装
置の場合についても適用できる。

ＨＤＤは通常では、１台で複数の記録媒体を有するため
、各記録媒体に対するフォールト・トレランス機能を実
行することになる。また、記録媒体か単一の場合でも、
その記録媒体の両面に対して、フォールト・トレランス
機能を実行することになる。

［発明の効果］ 以上詳述したように本発明によれば、パリティ用記憶装
置を設けるだけで、外部記憶装置に対するフォールト・
トレランス機能を実現することができる。したがって、
従来のような外部記憶装置の二重化構成を行なうことな
く、パリティデータを格納する最小限の記憶容量により
、フォールトトレランス機能を実現することができる。

これにより、コンピュータシステムの構成の大規模化お
よび高コスト化を招くことなく、信頼性の高いシステム
を構成することができるものである。

【図面の簡単な説明】

第１図は本発明の実施例に係わるシステムの構成を示す
ブロック図、第２図は同実施例に係わるＨＤＤのセクタ
内容を説明するための概念図、第３図は同実施例に係わ
る各外部記憶装置の記憶内容を説明するための概念図、
第４図及び第５図はそれぞれ同実施例の動作を説明する
ためのフローチャートである。 １１・・・コントローラ、１２−１−１２−ｎ・・外部
記憶装置、１３・・パリティ用外部記憶装置、１４・・
・ＣＰＵ、ＩＳ・・・　Ａ　Ｍｏ 出願人代理人　弁理士　鈴江武彦 第 図 第３ 図 第４ 図

Claims (2)

【特許請求の範囲】
1. （１）複数の記録媒体を有し、各記録媒体の論理的に同
   一位置に対してデータの書込み、読出しを行なうことが
   できるデータ記憶手段と、 このデータ記憶手段の前記各記録媒体の前記同一位置に
   記録されたデータに対応するパリテイデータを、前記同
   一位置と論理的に同一な位置に記憶するパリテイ用記憶
   手段と、 前記データ記憶手段の前記各記録媒体の中にエラーが発
   生した場合に、前記各記録媒体の同一位置のデータビッ
   トの集合及び前記パリテイ用記憶手段の前記同一位置に
   対応する位置のパリテイビットとに基づいて、エラーデ
   ータビットを正常なデータビットに修正する記憶制御手
   段とを具備したことを特徴とする故障検出機能を有する
   記憶制御装置。
2. （２）複数の記録媒体を有し、各記録媒体の論理的に同
   一位置に対してデータの書込み、読出しを行なうことが
   できるデータ記憶手段と、 このデータ記憶手段の前記各記録媒体の前記同一位置に
   記録されたデータに対応するパリテイデータを、前記同
   一位置と論理的に同一な位置に記憶するパリテイ用記憶
   手段と、 前記データ記憶手段に対して新データを書込むライトモ
   ード時に、前記新データ、前記各記録媒体の中で書込み
   対象位置に記憶された旧データ及び前記パリテイ用記憶
   手段の前記書込み対象位置に対応する位置に記憶された
   旧パリテイデータのそれぞれを一時的に記憶するメモリ
   手段と、このメモリ手段に記憶された前記新データと前
   記旧データとから変更ビットを検出し、この変更ビット
   に応じて前記旧パリテイデータの対応ビットを変更して
   新パリテイデータを生成する新パリテイデータ生成手段
   と、 この新パリテイデータ生成手段により生成された前記新
   パリテイデータを前記パリテイ用記憶手段の前記書込み
   対象位置に対応する位置に書込み、前記新データを前記
   データ記憶手段の前記書込み対象位置に書込むデータ書
   込み制御手段と、前記データ記憶手段の前記各記録媒体
   の中にエラーが発生した場合に、前記各記録媒体の同一
   位置のデータビットの集合及び前記パリテイ用記憶手段
   の前記同一位置に対応する位置のパリテイビットとに基
   づいて、エラーデータビットを正常なデータビットに修
   正する記憶制御手段とを具備したことを特徴とする故障
   検出機能を有する記憶制御装置。