JPH0438284B2 - - Google Patents

Info

Publication number
JPH0438284B2
JPH0438284B2 JP5428886A JP5428886A JPH0438284B2 JP H0438284 B2 JPH0438284 B2 JP H0438284B2 JP 5428886 A JP5428886 A JP 5428886A JP 5428886 A JP5428886 A JP 5428886A JP H0438284 B2 JPH0438284 B2 JP H0438284B2
Authority
JP
Japan
Prior art keywords
signal
value
displacement
output
sine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP5428886A
Other languages
Japanese (ja)
Other versions
JPS62211505A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP5428886A priority Critical patent/JPS62211505A/en
Publication of JPS62211505A publication Critical patent/JPS62211505A/en
Publication of JPH0438284B2 publication Critical patent/JPH0438284B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Length Measuring Devices With Unspecified Measuring Means (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、変位を検出する際に用いて好適な
エンコーダ用変位検出回路に関する。
DETAILED DESCRIPTION OF THE INVENTION "Field of Industrial Application" The present invention relates to a displacement detection circuit for an encoder suitable for use in detecting displacement.

「従来の技術」 変位検出用のエンコーダの出力信号を復調して
変位を検出する回路は、種々のものが開発され実
用化されている。第3図は、この種のエンコーダ
用変位検出回路の一例を示す回路図であり、以下
にこの図に示す回路について説明する。
"Prior Art" Various circuits have been developed and put into practical use for detecting displacement by demodulating the output signal of an encoder for displacement detection. FIG. 3 is a circuit diagram showing an example of this type of displacement detection circuit for an encoder, and the circuit shown in this figure will be explained below.

第1図において、15はスケールであり、所定
の軌道を一定周期の正弦波によつて磁化すること
により構成されている。この場合のスケール15
は、円盤状の磁性体表面に円軌道を設定し、この
円軌道を磁化することにより構成されている。ま
た、磁化に用いる正弦波の波長λは、数+〜数百
μm程度に設定されている。16,17は各々磁
気センサであり、スケール15上の磁化の強さに
対応するレベル信号を出力する。すなわち、磁気
センサ16,17としては、その出力信号に搬送
波を含まないものが用いられ、例えば、半導体素
子を使用したセンサが用いられる。また、磁気セ
ンサ17は、磁気センサ16に対し1/4λ(90゜)
ずれるように設定されている。したがつて、磁気
センサ16,17の間隔は(m±1/4)λとな
る(ただし、mは正整数)ように設定されてい
る。この磁気センサ16,17とスケール15と
は、相対的に移動自在となつており、いずれか一
方を固定したとすると、他方は回転運動を行うよ
うになつている。そして、上述したことから判る
ように、磁気センサ16が出力する信号をsin波
とすれば、磁気センサ17が出力する信号はcos
波となる。したがつて、磁化正弦波の一周期の間
隔(スケール15の極から極まで)をθ=0〜
2πとすれば、磁気センサ16,17の各出力信
号は、各々sinθおよびcosθとなる。
In FIG. 1, 15 is a scale, which is constructed by magnetizing a predetermined orbit with a sine wave of a constant period. Scale 15 in this case
is constructed by setting a circular orbit on the surface of a disc-shaped magnetic material and magnetizing this circular orbit. Further, the wavelength λ of the sine wave used for magnetization is set to about several + to several hundred μm. Magnetic sensors 16 and 17 output level signals corresponding to the strength of magnetization on the scale 15. That is, as the magnetic sensors 16 and 17, those whose output signals do not include a carrier wave are used, and for example, sensors using semiconductor elements are used. Moreover, the magnetic sensor 17 is 1/4λ (90°) with respect to the magnetic sensor 16.
It is set to shift. Therefore, the interval between the magnetic sensors 16 and 17 is set to (m±1/4)λ (where m is a positive integer). The magnetic sensors 16, 17 and the scale 15 are relatively movable, so that if one of them is fixed, the other rotates. As can be seen from the above, if the signal output by the magnetic sensor 16 is a sine wave, the signal output by the magnetic sensor 17 is a cosine wave.
It becomes a wave. Therefore, the interval of one cycle of the magnetization sine wave (from pole to pole of scale 15) is θ=0~
2π, the output signals of the magnetic sensors 16 and 17 are sin θ and cos θ, respectively.

次に、第3図に示す18,19は、各々磁気セ
ンサ16,17の出力信号をデジタル信号に変換
するA/D変換器であり、デジタル化されたsinθ
およびcosθのデジタル乗算器20,21の一方の
入力端に供給する。乗算器20,21の出力信号
は、各々デジタル減算器22の一方および他方の
入力端に供給され、減算器22の出力信号はデジ
タル比較器23に供給される。このデジタル比較
器23は、減算器22の減算結果が0を超えてい
れば“1”となり、0を超えていなければ“0”
となるU/信号をカウンタ24のアツプダウン
切換端子U/に供給する。カウンタ24は、ク
ロツク信号CKをカウントするものであり、アツ
プダウン切換端子U/に“1”信号が供給され
るとアツプカウント、“0”信号が供給されると
ダウンカウントを行う。次に、25は関数発生
ROMであり、カウンタ24のカウント値Φに対
応する正弦および余弦データを出力するものであ
る。すなわち、関数発生ROM25内には予め
sinΦおよびcosΦのデータが記憶されており、こ
の記憶されたデータがカウント値Φに応じて順次
読み出されるようになつている。そして、データ
cosΦがデジタル乗算器20の他方の入力端に供
給され、デジタルsinΦがデジタル乗算器21の
他方の入力端に供給される。上記構成によると、
減算器22の出力は、sin(θ−Φ)となる。した
がつて、比較器23はsin(θ−Φ)の値が正の場
合はU/信号を“1”、負の場合はU/信号
を“0”とし、この結果、カウンタ24のカウン
ト値Φは、sin(θ−Φ)の符号に応じて増減す
る。
Next, 18 and 19 shown in FIG. 3 are A/D converters that convert the output signals of the magnetic sensors 16 and 17 into digital signals, respectively, and the digitized sinθ
and cos θ are supplied to one input terminal of digital multipliers 20 and 21. The output signals of the multipliers 20 and 21 are supplied to one and the other input terminals of a digital subtracter 22, respectively, and the output signal of the subtracter 22 is supplied to a digital comparator 23. This digital comparator 23 becomes "1" if the subtraction result of the subtracter 22 exceeds 0, and "0" if it does not exceed 0.
The U/ signal is supplied to the up/down switching terminal U/ of the counter 24. The counter 24 counts the clock signal CK, and counts up when a "1" signal is supplied to the up/down switching terminal U/, and counts down when a "0" signal is supplied. Next, 25 is a function generation
It is a ROM and outputs sine and cosine data corresponding to the count value Φ of the counter 24. That is, in the function generation ROM 25,
Data of sin Φ and cos Φ are stored, and the stored data are read out sequentially according to the count value Φ. And data
cos Φ is supplied to the other input of digital multiplier 20 and digital sin Φ is supplied to the other input of digital multiplier 21 . According to the above configuration,
The output of the subtracter 22 is sin(θ-Φ). Therefore, the comparator 23 sets the U/ signal to "1" when the value of sin (θ-Φ) is positive, and sets the U/ signal to "0" when it is negative, and as a result, the count value of the counter 24 Φ increases or decreases depending on the sign of sin(θ−Φ).

次に、第3図に示す30,31は、各々磁気セ
ンサ16,17の出力信号を所定のしきい値で判
定することにより、“1”レベルと“0”レベル
の2値信号に変換する波形整形回路である。この
場合、波形整形回路30,31の出力信号P1
P2は、各々位相がπ/2ずれた矩形波となるよ
う構成されており、また、磁気センサ16,17
の移動が正方向の場合は、パルスP1が進み、移
動が負方向の場合は、パルスP2が進むようにな
つている。33は磁気センサ16,17の移動方
向を判別する方向判別回路であり、例えば、パル
スP1の立ち上がり時におけるパルスP2のレベル
が“1”か“0”かによつて方向を判別するよう
にしている。この方向判別回路33の出力信号
SWは、カウンタ34のアツプダウン切換端子に
供給されるとともに、外部に出力されるようにな
つている。カウンタ34は、信号SWによつてア
ツプかダウンの切換を行いながら、パルスP1
カウントするようになつている。この実施例で
は、磁気センサ16,17が正方向に移動してい
るときにアツプカウント、負方向に移動している
ときにダウンカウントが行なわれるようになつて
いる。また、磁気センサ16,17がスケール1
5を1回転する毎に、その基準位置において出力
される0点信号SZが、波形整形回路32を介した
後に0点パルスPZとなり、この0点パルスPZ
カウンタ34のリセツト端子Rに供給されるよう
になつており、この結果、カウンタ34は、磁気
センサ16,17が基準位置に達する毎にリセツ
トされる。したがつて、カウンタ34のカウント
値は、磁気センサ16,17の現在位置と基準位
置との間において、磁気センサ16,17が通過
したスケール15上の磁気区間の数(磁気極数)
に対応する値となる。
Next, 30 and 31 shown in FIG. 3 convert the output signals of the magnetic sensors 16 and 17, respectively, into binary signals of "1" level and "0" level by determining them with a predetermined threshold value. It is a waveform shaping circuit. In this case, the output signals P 1 of the waveform shaping circuits 30 and 31,
P 2 is configured to be a rectangular wave with a phase shift of π/2, and the magnetic sensors 16 and 17
When the movement is in the positive direction, the pulse P 1 advances, and when the movement is in the negative direction, the pulse P 2 advances. Reference numeral 33 denotes a direction discrimination circuit that discriminates the moving direction of the magnetic sensors 16 and 17. For example, the direction is discriminated depending on whether the level of the pulse P 2 at the rising edge of the pulse P 1 is "1" or "0". I have to. The output signal of this direction discrimination circuit 33
SW is supplied to the up/down switching terminal of the counter 34 and output to the outside. The counter 34 is configured to count the pulses P1 while switching between up and down depending on the signal SW . In this embodiment, an up count is performed when the magnetic sensors 16 and 17 are moving in the positive direction, and a down count is performed when the magnetic sensors 16 and 17 are moving in the negative direction. Moreover, the magnetic sensors 16 and 17 are connected to the scale 1.
Every time the counter 5 rotates once, the 0 point signal S Z output at the reference position becomes a 0 point pulse P Z after passing through the waveform shaping circuit 32, and this 0 point pulse P Z is sent to the reset terminal R of the counter 34. As a result, the counter 34 is reset each time the magnetic sensors 16, 17 reach the reference position. Therefore, the count value of the counter 34 is the number of magnetic sections (the number of magnetic poles) on the scale 15 that the magnetic sensors 16, 17 have passed between the current position of the magnetic sensors 16, 17 and the reference position.
The value corresponding to

そして、カウンタ34の出力信号Nが変位デー
タDoutの上位側ビツトのデータを構成し、カウ
ンタ24のカウント値Φが変位データDoutの下
位側ビツトのデータを構成するようになつてい
る。
The output signal N of the counter 34 constitutes the data of the upper bits of the displacement data Dout, and the count value Φ of the counter 24 constitutes the data of the lower bits of the displacement data Dout.

上述した構成によれば、磁気センサ16,17
が正方向に移動すると、カウンタ34は磁気セン
サ16,17が磁気区間(磁化ピツチ)を通過す
る毎にアツプカウントを行つて行き、このカウン
ト値がデータDoutの上位側ビツトに出力される。
したがつて、データDoutの上位側ビツトをみれ
ば、磁気センサ16,17が磁化区間をいくつ通
過したか、すなわち、現時点の磁気センサ16,
17が、基準位置から何ピツチ目に位置している
かが判る。
According to the configuration described above, the magnetic sensors 16, 17
When Dout moves in the positive direction, the counter 34 counts up every time the magnetic sensors 16 and 17 pass through a magnetic section (magnetization pitch), and this count value is output to the upper bit of the data Dout.
Therefore, if we look at the upper bits of the data Dout, we can see how many magnetization sections the magnetic sensors 16 and 17 have passed through, that is, the current magnetic sensors 16 and 17.
17 is located from the reference position.

また、磁気センサ16,17から出力される信
号Sinθ、cosΦは、各々A/D変換器18,19
によつてデジタル信号に変換された後、関数発生
ROM25が出力する信号cosΦ、sinΦと乗算さ
れ、これらの乗算結果が減算器22に供給されて
sin(θ−Φ)が検出される。そして、このsin(θ
−Φ)の値の正負によつてカウンタ24のカウン
ト値φが増減し、カウント値φに応じて関数発生
ROMの出力sinΦ、cosΦが増減する。この結果、
第3図に示す回路はsin(θ−Φ)の値を0とする
ような、すなわち、θ=Φとするようなフエイズ
ロツクドループとなる。したがつて、カウンタ2
4のカウント値Φは、磁気センサ16が磁化区間
内のどの位置にいるかを示すデータとなる。この
場合、カウンタ24のビツト数を8〜10ビツトと
すれば、カウント値Φによる検出位置分解能は、
1磁化区間の1/256〜1/2048程度の精度とな
る。
Further, the signals Sinθ and cosΦ output from the magnetic sensors 16 and 17 are transmitted to the A/D converters 18 and 19, respectively.
After being converted into a digital signal by
It is multiplied by the signals cosΦ and sinΦ output from the ROM 25, and these multiplication results are supplied to the subtracter 22.
sin(θ−Φ) is detected. And this sin(θ
-Φ) The count value φ of the counter 24 increases or decreases depending on the positive or negative value of the value φ), and a function is generated according to the count value φ.
The ROM output sinΦ and cosΦ increase or decrease. As a result,
The circuit shown in FIG. 3 is a phase-locked loop in which the value of sin(θ-Φ) is 0, that is, θ=Φ. Therefore, counter 2
The count value Φ of 4 is data indicating where the magnetic sensor 16 is located within the magnetization section. In this case, if the number of bits of the counter 24 is 8 to 10 bits, the detected position resolution based on the count value Φ is:
The accuracy is about 1/256 to 1/2048 of one magnetization section.

「発明が解決しようとする問題点」 ところで、上述した回路においては、検出対象
の速度が極めて遅く、A/D変換器18,19に
供給される入力信号の周波数が著しく低い場合
は、フエイズロツクドループが平衡状態となるた
め、sin(θ−Φ)が0付近で正負反転を繰り返
す。この結果、比較器23のU/信号が
“1”/“0”の反転を繰り返し、出力データΦ
が小刻みに増減を繰り返してチヤタリングと同様
の状態が発生してしまう。すなわち、上述した従
来のエンコーダ用変位検出回路においては、検出
対象の速度が著しく遅い場合には、出力データΦ
が微小振動するという欠点があつた。
"Problems to be Solved by the Invention" By the way, in the circuit described above, if the speed of the detection target is extremely slow and the frequency of the input signal supplied to the A/D converters 18 and 19 is extremely low, Since the locked loop is in an equilibrium state, sin(θ-Φ) repeats positive and negative inversions around 0. As a result, the U/ signal of the comparator 23 repeats "1"/"0" inversion, and the output data Φ
repeats small increases and decreases, resulting in a state similar to chattering. In other words, in the conventional encoder displacement detection circuit described above, when the speed of the detection target is extremely slow, the output data Φ
The problem was that it caused minute vibrations.

この発明は、上述した事情に鑑みてなされたも
ので、検出対象の速度が著しく遅い場合において
も、出力データを常に安定させることができるエ
ンコーダ用変位検出回路を提供することを目的と
している。
The present invention has been made in view of the above-mentioned circumstances, and it is an object of the present invention to provide a displacement detection circuit for an encoder that can always stabilize output data even when the speed of the detection target is extremely slow.

「問題点を解決するための手段」 この発明は、上述した事情に鑑みてなされたも
ので、一定周期の正弦波信号を記録した検出対象
の変位を、その検出対象と相対的に移動自在で、
1/4波長間隔離れた2つの検出器によつて検出
し、その変位に対応するアナログ正弦信号および
アナログ余弦信号を出力するエンコーダの出力信
号から、前記検出対象の変位を検出するエンコー
ダ用変位検出回路において、前記正弦信号および
余弦信号をデジタル信号に変換する第1、第2の
A/D変換器と、入力端に供給されるデータ値に
対応する余弦値および正弦値を発生するととも
に、発生した余弦値と前記第1のA/D変換器の
出力信号の乗算値および発生した正弦値と前記第
2のA/D変換器の出力信号の乗算値を各々出力
する関数発生乗算部と、所定のクロツク信号をカ
ウントし、そのカウント結果を前記関数発生乗算
部に供給するカウント手段と、前記関数発生乗算
部の各出力信号の差を検出し、この差が0を超え
れば前記カウント手段に対しアツプカウントを指
示し、前記差が0を超えなければ前記カウント手
段に対しダウンカウントを指示する減算比較手段
と、この減算比較手段のアツプあるいはダウンカ
ウント指示のいずれか一方のタイミングの直前に
おける前記カウント手段のカウント値をラツチし
て出力するデイレイフリツプフロツプとを具備し
ている。
"Means for Solving the Problems" This invention was made in view of the above-mentioned circumstances, and it is possible to measure the displacement of a detection target recorded with a sine wave signal of a constant period and to be able to move freely relative to the detection target. ,
Displacement detection for an encoder that detects the displacement of the object to be detected from the output signal of an encoder that is detected by two detectors separated by a 1/4 wavelength interval and outputs an analog sine signal and an analog cosine signal corresponding to the displacement. The circuit includes first and second A/D converters that convert the sine signal and cosine signal into digital signals, and generates a cosine value and a sine value corresponding to the data value supplied to the input terminal. a function generation multiplication unit that outputs a multiplication value of the generated cosine value and the output signal of the first A/D converter, and a multiplication value of the generated sine value and the output signal of the second A/D converter, respectively; A counting means that counts a predetermined clock signal and supplies the count result to the function generation multiplication section and each output signal of the function generation multiplication section is detected, and if this difference exceeds 0, the count means subtraction comparison means for instructing up counting and instructing the counting means to count down if the difference does not exceed 0; It is equipped with a delay flip-flop that latches and outputs the count value of the counting means.

「作用」 前記カウント手段のカウント値が1カウント以
内で振動したとしても、この振動は前記デイレイ
フリツプフロツプによつて吸収され、デイレイフ
リツプフロツプの出力データは振動しない。
"Operation" Even if the count value of the counting means oscillates within one count, this oscillation is absorbed by the delay flip-flop, and the output data of the delay flip-flop does not oscillate.

「実施例」 以下、図面を参照してこの発明の実施例につい
て説明する。
"Embodiments" Hereinafter, embodiments of the present invention will be described with reference to the drawings.

第1図は、この発明の一実施例の構成を示すブ
ロツク図であり、図において第3図に示す各部に
対応する部分には、同一の符号を付しその説明を
省略する。
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. In the figure, parts corresponding to those shown in FIG. 3 are designated by the same reference numerals and their explanations will be omitted.

この実施例における回路は、前述した第3図に
示す回路にデイレイフリツプフロツプ40を付加
した点のみが異なつており、その他の部分は第3
図に示す回路と同様に構成されている。デイレイ
フリツプフロツプ40は、入力端にデータΦが、
クロツク端子CLKに比較器23のU/信号が
各々供給されるようになつており、U/信号の
立ち上がり直前の入力端のデータΦをラツチし
て、データΦaとして出力するようになつている。
The circuit of this embodiment differs from the circuit shown in FIG.
The circuit is configured similarly to the circuit shown in the figure. The delay flip-flop 40 has data Φ at its input terminal.
The U/ signal of the comparator 23 is supplied to each clock terminal CLK, and the data Φ at the input terminal immediately before the rise of the U/ signal is latched and output as data Φ a . .

次に、上記構成によるこの実施例の動作につい
て説明する。
Next, the operation of this embodiment with the above configuration will be explained.

第2図は、U/信号の変化状態の例を示す波
形図である。この図に示すように、U/信号が
時刻t0から時刻t1まで“1”であつたとすると、
この期間はカウンタ24がアツプカウントを行う
から、データΦは増大してゆく。また、デイレイ
フリツプフロツプ40の出力データΦaは、U/
D信号の立ち上がりがないため更新されず、前回
値が維持される。
FIG. 2 is a waveform diagram showing an example of changing states of the U/signal. As shown in this figure, if the U/ signal is “1” from time t 0 to time t 1 , then
During this period, the counter 24 counts up, so the data Φ increases. Furthermore, the output data Φ a of the delay flip-flop 40 is U/
Since the D signal does not rise, it is not updated and the previous value is maintained.

そして、期間t1〜t6において検出対象の速度が
著しく低下(あるいはほぼ停止)すると、例え
ば、時刻t1においてフエイズロツクドループが平
衡しθ=Φとなり、これにより、比較器23の
U/信号が“0”となる。このU/信号が
“0”となると、カウンタ24がクロツク信号CK
を1ダウンカウントし、データΦの値が1減少す
る(この時のΦの値をkとする)。そして、デー
タΦが1減少すると、検出対象が殆ど移動してい
なければ、sin(θ−Φ)の値が再び正となり、こ
の結果、U/信号が時刻t2において“1”とな
る。U/信号が“1”となると、カウンタ24
がクロツク信号CKを1アツプカウントし、これ
により、データΦの値が1増加して(k+1)と
なる。データΦの値が(k+1)となると、時刻
t3においてU/信号が“0”となり、カウンタ
24がダウンカウントに切替わる。すなわち、以
後は検出対象が比較的高速で移動し始める時刻t6
に至るまで上述した動作が繰り返され、データφ
の値がkと(k+1)の範囲で振動する。
Then, when the speed of the detection target decreases significantly (or almost stops) during the period t 1 to t 6 , for example, at time t 1 , the phase-locked loop becomes balanced and θ=Φ, and as a result, the comparator 23's U/ The signal becomes "0". When this U/ signal becomes "0", the counter 24 outputs the clock signal CK.
is counted down by 1, and the value of data Φ is decreased by 1 (the value of Φ at this time is assumed to be k). Then, when the data Φ decreases by 1, if the detection target has hardly moved, the value of sin(θ-Φ) becomes positive again, and as a result, the U/signal becomes "1" at time t2 . When the U/ signal becomes “1”, the counter 24
counts up the clock signal CK by 1, thereby increasing the value of data Φ by 1 to (k+1). When the value of data Φ becomes (k+1), time
At t3 , the U/ signal becomes "0" and the counter 24 switches to down-counting. That is, from then on, the detection target starts moving at a relatively high speed at time t 6
The above operation is repeated until the data φ
The value of oscillates in the range of k and (k+1).

次に、上述した期間t1〜t6におけるデータΦa
値について説明する。まず、U/信号が最初に
立ち上がる時刻t2においては、その直前のφの値
がラツチされるから、データΦaの値が更新され
てkとなる。そして、U/信号が次に立ち上が
る時刻t4,t6のいずれにおいても、その直前のΦ
の値はkであり、この結果、時刻t1〜t6の間にお
いては、データΦaの値は変動せず、値kを安定
に維持する。そして、上記値kは、時刻t6以降に
おいて再度U/信号が立ち上がるまでは、変動
することがない。また、上述した動作は検出対象
が逆方向に移動する場合も、全く同様となる。
Next, the value of data Φ a during the above-mentioned period t 1 to t 6 will be explained. First, at time t2 when the U/ signal rises for the first time, the immediately preceding value of φ is latched, so the value of data Φ a is updated to k. Then, at both times t 4 and t 6 when the U/signal rises next, the immediately preceding Φ
The value of is k, and as a result, the value of data Φ a does not vary between times t 1 and t 6 and maintains the value k stably. The value k does not change until the U/ signal rises again after time t6 . Furthermore, the above-described operation is exactly the same when the detection target moves in the opposite direction.

なお、上記実施例は、変位検出用エンコーダと
して磁気式のものを用いた場合の例であつたが、
エンコーダとしては、光学式や電磁式を用いても
よい。
Note that the above embodiment was an example in which a magnetic type was used as the displacement detection encoder.
As the encoder, an optical type or an electromagnetic type may be used.

「発明の効果」 以上説明したように、この発明によれば、一定
周期の正弦波信号を記録した検出対象の変位を、
その検出対象と相対的に移動自在で、1/4波長
間隔離れた2つの検出器によつて検出し、その変
位に対応するアナログ正弦信号およびアナログ余
弦信号を出力するエンコーダの出力信号から、前
記検出対象の変位を検出するエンコーダ用変位検
出回路において、前記正弦信号および余弦信号を
デジタル信号に変換する第1、第2のA/D変換
器と、入力端に供給されるデータ値に対応する余
弦値および正弦値を発生するとともに、発生した
余弦値と前記第1のA/D変換器の出力信号の乗
算値および発生した正弦値と前記第2のA/D変
換器の出力信号の乗算値を各々出力する関数発生
乗算部と、所定のクロツク信号をカウントし、そ
のカウント結果を前記関数発生乗算部に供給する
カウント手段と、前記関数発生乗算部の各出力信
号の差を検出し、この差が0を超えれば前記カウ
ント手段に対しアツプカウントを指示し、前記差
が0を超えなければ前記カウント手段に対しダウ
ンカウントを指示する減算比較手段と、この減算
比較手段のアツプあるいはダウンカウント指示の
いずれか一方のタイミングの直前における前記カ
ウント手段のカウント値をラツチして出力するデ
イレイフリツプフロツプとを具備したので、検出
対象の速度が著しく遅い場合においても、出力デ
ータを常に安定させることができる利点が得られ
る。
"Effects of the Invention" As explained above, according to the present invention, the displacement of a detection target recorded with a sine wave signal of a constant period can be detected by
From the output signal of the encoder, which is movable relative to the detection target and is detected by two detectors spaced apart by a quarter wavelength, the encoder outputs an analog sine signal and an analog cosine signal corresponding to the displacement. A displacement detection circuit for an encoder that detects displacement of a detection target includes first and second A/D converters that convert the sine signal and cosine signal into digital signals, and a data value that corresponds to the input terminal. Generating a cosine value and a sine value, multiplying the generated cosine value by the output signal of the first A/D converter, and multiplying the generated sine value by the output signal of the second A/D converter. a function generating multiplier that outputs each value; a counting means that counts a predetermined clock signal and supplies the count result to the function generating multiplier; detecting a difference between each output signal of the function generating multiplier; If this difference exceeds 0, it instructs the counting means to count up, and if the difference exceeds 0, it instructs the counting means to count down, and the subtraction comparing means instructs the counting means to count up or down. Since it is equipped with a delay flip-flop that latches and outputs the count value of the counting means immediately before the timing of either one of the instructions, the output data is always stable even when the speed of the detection target is extremely slow. You can get the advantage that you can.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例構成を示すブロツ
ク図、第2図は同実施例におけるU/信号の変
化例を示す波形図、第3図は従来のエンコーダ用
変化検出回路の構成を示すブロツク図である。 18,19…A/D変換器(第1、第2のA/
D変換器)、20,21…関数発生ROM(関数発
生乗算部)、22…減算器(減算比較手段)、23
…比較器(減算比較手段)、24…カウンタ(カ
ウント手段)、25…関数発生ROM(関数発生乗
算部)、40…デイレイフリツプフロツプ。
Fig. 1 is a block diagram showing the configuration of an embodiment of the present invention, Fig. 2 is a waveform diagram showing an example of change in the U/signal in the same embodiment, and Fig. 3 shows the structure of a conventional change detection circuit for an encoder. It is a block diagram. 18, 19...A/D converter (first, second A/D converter
D converter), 20, 21...Function generation ROM (function generation multiplier), 22...Subtractor (subtraction comparison means), 23
... Comparator (subtraction comparison means), 24 ... Counter (counting means), 25 ... Function generation ROM (function generation multiplication section), 40 ... Delay flip-flop.

Claims (1)

【特許請求の範囲】 1 一定周期の正弦波信号を記録した検出対象の
変位を、その検出対象と相対的に移動自在で、
1/4波長間隔離れた2つの検出器によつて検出
し、その変位に対応するアナログ正弦信号および
アナログ余弦信号を出力するエンコーダの出力信
号から、前記検出対象の変位を検出するエンコー
ダ用変位検出回路において、 前記正弦信号および余弦信号の値に応じた2値
化信号に変換する第1、第2のA/D変換器と、 入力端に供給されるデータ値に対応する余弦値
および正弦値を発生するとともに、発生した余弦
値と前記第1のA/D変換器の出力信号の乗算値
および発生した正弦値と前記第2のA/D変換器
の出力信号の乗算値を各々出力する関数発生乗算
部と、 所定のクロツク信号をカウントし、そのカウン
ト結果を前記関数発生乗算部に供給するカウント
手段と、 前記関数発生乗算部の各出力信号の差を検出
し、この差が0を越えれば前記カウント手段に対
しアツプカウントを指示し、前記差が0を越えな
ければ前記カウント手段に対しダウンカウントを
指示する減算比較手段と、 この減算比較手段のアツプあるいはダウンカウ
ント指示のいずれか一方のタイミングの直前にお
ける前記カウント手段のカウント値をラツチして
出力するデイレイフリツプフロツプと を具備することを特徴とするエンコーダ用変位検
出回路。
[Claims] 1. The displacement of a detection target recorded with a sine wave signal of a constant period is movable relative to the detection target,
Displacement detection for an encoder that detects the displacement of the object to be detected from the output signal of an encoder that is detected by two detectors separated by a 1/4 wavelength interval and outputs an analog sine signal and an analog cosine signal corresponding to the displacement. The circuit includes: first and second A/D converters that convert the sine signal and the cosine signal into binary signals according to the values, and a cosine value and a sine value that correspond to the data values supplied to the input end. and output a multiplication value of the generated cosine value and the output signal of the first A/D converter, and a multiplication value of the generated sine value and the output signal of the second A/D converter, respectively. A function generating multiplier, a counting means for counting a predetermined clock signal and supplying the count result to the function generating multiplier, detecting a difference between each output signal of the function generating multiplier, and detecting a difference between the output signals of the function generating multiplier and determining whether the difference is zero. If the difference exceeds 0, the subtractive comparison means instructs the counting means to count up, and if the difference does not exceed 0, the counting means instructs the counting means to count down; 1. A displacement detection circuit for an encoder, comprising a delay flip-flop that latches and outputs the count value of the counting means immediately before the timing of .
JP5428886A 1986-03-12 1986-03-12 Displacement detecting circuit for encoder Granted JPS62211505A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5428886A JPS62211505A (en) 1986-03-12 1986-03-12 Displacement detecting circuit for encoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5428886A JPS62211505A (en) 1986-03-12 1986-03-12 Displacement detecting circuit for encoder

Publications (2)

Publication Number Publication Date
JPS62211505A JPS62211505A (en) 1987-09-17
JPH0438284B2 true JPH0438284B2 (en) 1992-06-24

Family

ID=12966376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5428886A Granted JPS62211505A (en) 1986-03-12 1986-03-12 Displacement detecting circuit for encoder

Country Status (1)

Country Link
JP (1) JPS62211505A (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0630443B2 (en) * 1987-01-16 1994-04-20 ヤマハ株式会社 Input circuit for digital phases locked loop
JPS63214618A (en) * 1987-03-03 1988-09-07 Yamaha Corp Digital phase locked loop
JPH087081B2 (en) * 1990-02-15 1996-01-29 ヤマハ株式会社 Position detection circuit for encoder
JP4987269B2 (en) 2005-08-22 2012-07-25 東芝機械株式会社 Speed detection device and servo motor
JP2009281883A (en) * 2008-05-22 2009-12-03 Toshiba Mach Co Ltd Speed detector and servomotor

Also Published As

Publication number Publication date
JPS62211505A (en) 1987-09-17

Similar Documents

Publication Publication Date Title
US4066978A (en) Digital phase-locked loop filter
JP3110530B2 (en) Position detecting device and time measuring device
US4079374A (en) Digital resolver-tracking loop
US4449117A (en) Encoder tracking digitizer having stable output
US4782329A (en) Displacement detector for an encoder
US4811254A (en) Displacement detector for an encoder
JPH0438284B2 (en)
EP0285878A1 (en) Apparatus for detecting revolution using a synchro
JPH04282417A (en) Magnetic sensor
JPH0726858B2 (en) Signal processing circuit for encoder
JPH04204162A (en) Signal processor for rotating speed sensor
JPH0449892B2 (en)
JPH09121578A (en) Method and apparatus for detecting position of linear stepping motor
JPH0449891B2 (en)
JP2967622B2 (en) Frequency measurement circuit
JPH0424646B2 (en)
JP3439814B2 (en) Digital PLL device
SU1349003A2 (en) Displacement-to-code-to-phase conversion device
RU2025651C1 (en) Displacement transducer
SU1483246A1 (en) Instrument for measuring movements
JPH087081B2 (en) Position detection circuit for encoder
JPS61182579A (en) Resolver speed detection system
JPH01184415A (en) Power source monitor circuit and rotary encoder incorporated with said circuit
JPH073341B2 (en) Signal processing circuit for encoder
SU526932A1 (en) Dual Angle Motion Digitizer

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term