JPH0437154A - シンボリック設計におけるウェルパターンの自動生成方式 - Google Patents

シンボリック設計におけるウェルパターンの自動生成方式

Info

Publication number
JPH0437154A
JPH0437154A JP14352490A JP14352490A JPH0437154A JP H0437154 A JPH0437154 A JP H0437154A JP 14352490 A JP14352490 A JP 14352490A JP 14352490 A JP14352490 A JP 14352490A JP H0437154 A JPH0437154 A JP H0437154A
Authority
JP
Japan
Prior art keywords
pattern
section
symbolic
design
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14352490A
Other languages
English (en)
Inventor
Hiroshi Miyashita
弘 宮下
Takeshi Takeya
武谷 健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP14352490A priority Critical patent/JPH0437154A/ja
Publication of JPH0437154A publication Critical patent/JPH0437154A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 LSIのレイアウト設計において、シンボルを使用して
ラフにレイアウトを表現したシンボリック図からデザイ
ンルールやその他のレイアウト上の制約を満足する範囲
内でできる限り詰めたレイアウトを生成するシンボリッ
ク設計方式があるが、本発明はこの方式において、シン
ボリック図からウェルを自動生成する方式に関するもの
である。
〔従来技術〕
シンボリック設計では、デザインルールを全て考慮した
パターン設計を行うのではなく、簡単なシンボルを使用
してラフに設計し、パターン設計者の負担を軽減するこ
とに目的がある。従って、シンボリック図はできるだけ
簡単なものにする必要がある。一方、そのシンボリック
図から実際のパターンを自動生成するためには、シンボ
リック図中に必要最小限のデータが含まれている必要が
ある。たとえば、ウェルのパターンはpウェルを使用す
るか、nウェルを使用するかにより異なる上、基板(ウ
ェル)コンタクトの位置を考慮してパターン設計する必
要がある。従って、シンボリック図からパターンへの変
換の容易性を重視するか、シンボリック図の簡略化を重
視するかによって、従来、以下の2つの方式が採用され
てきた。
(イ)シンボリック図中にウェルパターンを記述して置
く。
(ロ)シンボリック図中には、ウェルパターンは記述し
ない。ウェルパターンは、拡散領域、基板(ウェル)コ
ンタクトの位置を基にして、自動生成する(Chi−Y
uan lo、“Automatic Tub Reg
ion Generation for Symbol
ic Layout Co+1paction、”1n
Proc、 26th Desigh Auto+ma
tion Conf、、pp、302−306、Jun
e(1989)参照)。
〔発明が解決しようとする課題〕
しかしながら、上記従来(イ)の方式では、シンボリッ
ク図はpウェル方式、nウェル方式、あるいはツウイン
・ウェル方式に従って異なることとなり、そのシンボリ
ック図の汎用性は著しく減少するという問題があった。
また、(ロ)の方式では、シンボリック図の簡略化は達
成されるが、そのシンボリック図から品質の良い人手設
計に匹敵するウェルパターンを自動生成することは困難
であるという問題があった。
本発明は、前記問題点を解決するためになされたもので
あり、その目的は、レイアウトを表現するシンボリック
図をなるべく簡略化して、ウェルパターン自身を記述す
ることなく、しかも高品質なウェルパターンを自動生成
できる方式を提供することである。
本発明の他の目的は、プロセス技術の進展によるデザイ
ンルールの変更やパターン形状の変更に容易に対処する
ことが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔課題を解決するための手段〕
前記目的を達成するために、本発明は、LSIのレイア
ウト設計で実際のパターンの代りにレイアウト要素に対
応したシンボルを使用して設計するシンポリンク設計方
式において、 (イ)コンタクトホール・スルーホールを表わすシンボ
ルに挿入角度を属性として持たせたシンボリック図を入
力するデータ入力部と。
(ロ)予めユーザが記述したデザインルールを入力する
デザインルール入力部およびその解析部、(ハ)予めユ
ーザが記述したパターン生成手順のコマンド入力部およ
びその解析部と。
(ニ)上記データ入力部(イ)で入力したシンボリック
図をシンボルの実パターンへの置換と指定された倍率の
拡大又は縮小により実パターンに変換する変換部と、 (ホ)上記変換部(ニ)で生成されたパターンを上記コ
マンド入力部およびその解析部(ハ)で解析したコマン
ドにより処理し、ウェルパターンを含む実パターンを生
成するコマンド実行部と、(へ)生成されたパターンを
出力するデータ出力部より構成されることを最も主要な
特徴とする。
〔作用〕
前述の手段によれば、シンボリック図中にその簡略さを
犠牲にしない程度に付加情報を持たせた単純なシンボリ
ック図を基にして、シンボリック図中にはないウェルパ
ターンをユーザが定義したパターン生成手順に従って自
動生成することにより、高品質なウェルパターンを自動
生成することができる。
また、ウェルの自動生成は拡散領域の位置と基板(ウェ
ル)コンタクトの位置との関係で生成する必要があるた
め、基板(ウェル)コンタクトの挿入角度に意味を持た
せ、それを利用したウェルパターン生成手法を導入し、
このウェルパターンの生成の過程はパターン生成手順と
してユーザが自由に記述できるので、同一のシンボリッ
ク図を基にして、デザインルールやパターン形状の変更
、例えば、Pウェル型かnウェル型への対応などに柔軟
に対処することができる。
〔発明の実施例〕
以下、本発明の一実施例を図面を用いて具体的に説明す
る。
第1図は、本発明の一実施例を説明するための機能ブロ
ック図である。
第1図において、1は入力となるシンポリンク図、2は
データ入力部、3はパターン生成部、4はデータ出力部
、5は出力されるウェルを含むパターン図である。また
、本方式のパターン生成ではデザインルール6およびバ
タン生成手順7が使用される。これらは、プロセス技術
が固定された時点で、設計者によって予め記述される。
第1図のパターン生成部3の処理フローを第2図に示す
第2図において、デザインルール入力部8が始めに実行
され、デザインルール解析部9が引き続いて実行され、
デザインテーブル10が作成される。
デザインルールテーブル10は、デザインルールの種類
、デザインルールの値、対象層などが、予め決められた
形式で格納される。続いて、パターン生成手順のコマン
ド入力部11が実行される。これらのコマンドの解析が
コマンド解析12で行われ、コマンドテーブル13が作
成される。コマンドテーブル13はコマンドの種類、対
象層などが決められた形式で格納される。シンポリンク
図形データ14は、第1図のデータ入力部2で作成され
ており、シンボル種類、座標が格納されている。シンポ
リンク図から実パターンへの変換部15では、コマンド
テーブル内のコマンドに従い、シンポリンク図を実パタ
ーンに変換する。ここでは、シンポリンク図の拡大又は
縮小、コンタクトホール・スルーホールのセルへの変換
が行われる。出カバターンはパターンデータテーブル1
6に格納される。更に、コマンド実行部17では、コマ
ンドテーブル内のコマンドに従って各種の図形演算がパ
ターンデータ16に対して実行され、最終的にウェルを
含むパターンデータ16として生成される。
入力されるシンポリンク図における基板(ウェル)コン
タクト・シンボルの配置に関する制限および配置法を第
3図に示す。n(p)基板コンタクトホール・シンボル
18はその挿入角度の方向にp(n)拡散19があるよ
うに挿入する。斜線領域20は基板(ウェル)コンタク
トホールの配置禁止領域とする。この挿入角度がウェル
の生成に利用される。第4図(1)〜(6)に順を追っ
てnウェルの生成手順をコマンドに従って示す。
始めに、第4図(1)のシンポリンク図は、同図(2)
のように、基板(ウェル)コンタクトホールシンボル2
1がデザインルールに従って生成されたセル(CNSB
、 CN5BS)の一階層下のセル挿入22に置換され
る。この処理は第2図のステップ15のシンポリンク図
の実パターンへの変換部で行われる。
以下、パターン生成手順を順を追って説明する。
$A =MARGIN  PDF   VIRHIN 
 wLN  GE ;ネB =MARGIN N5UB
 WITHIN vLN GE ;これは、デザインル
ール値の参照であり、もし、デザインルール内に MARGIN PDF  WITHIN wLN GE
 10 ;MARGIN  N5UB  1ilITH
IN  IILN  GE  to ;があれば、$A
=10. $B=10に設定される。ここで、眉毛PD
FはP拡散層、眉毛WLNはnウェルを表す。
第5図に層Aのパターン32と眉毛Bのパターン33の
間のデザインルール(MARGIN)の例を示す。
デザインルールとしては各種の定義が可能である。
&CN5BOOQ  :=EXTRACT  NDF 
 FROM<FIG=CNSB  ANG=    0
);&CN5BO90:=EXTRACT NDF F
ROM<FIG、CN5B ANG= 90>;&CN
5B180 :=EXTRACT NDF FROM(
FIG=CNSB ANG=180);&CN5B27
0 :=EXTRACT NDF FROM<FIG=
CNSB ANG=270);ココで、A:=EXTR
ACT B FROM(FIG=XXXX ANG=a
>;はセル名xxxx、挿入角度a度の一階層下のセル
内の層Bのパターンをその挿入座標位置に抽出し、眉毛
Aのパターンとすることを意味する。眉毛の先頭が&の
眉毛は仮の層であり、処理終了後、削除される。
&CNDFOOO:=STRETCH&CN5BOOO
TOPDF BY<DIR=T>;&CNDFO90:
=STRETCH&CN5BO90To PDF BY
<DIR=L>;&CNDF180  :=STRET
CH&CN5B180  To  PDF  BY(D
IR=B);&CNDF270 :=STRETC)l
 &CN5B270 To PDF BY<DIR=R
);ここで、 A:=STRETCHB To CBY
(DIR=d);は店名Bのパターンを店名Cのパター
ンに接するまでdの方向に伸ばし、店名Aのパターンと
することを意味する。ここで、方向dはT(上方向)、
L(左方向)、B(下方向)、R(右方向)の何れかを
指定できる。上記の手順では、基板コンタクト(CNS
B)の挿入角度が示す拡散領域の方向にパターンを伸ば
すこととなる。
&CN5BS:=EXTRACT NDF FROM(
FIG=CNSBS ANG=ALL>;N5UB  
:=MERGE (MERGE &CNDFOO00R
&CNDFO90)OR(MERGE &CNDF18
00R&CNDF270);N5UB  :=MERG
E N5UB OR&CN5BS;ここで、A:=ME
RGE B ORC;は店名Bのパターンと店名Cのパ
ターンの論理和(OR)を計算し、店名Aのパターンと
することを意味する。また、ANGLE = ALLは
全ての挿入角度のセルが対象となることを示す。これら
のパターン生成手順を実行して、第4図(3)の店名N
5UBのパターン23が生成同様に次のようなパターン
生成手順を実される。
行する。
&CN5SOOO:=EXTRACT  NDF  F
ROM<FIG=CNSBS&CN5SO90:=EX
TRACT NDF FROM<FIG=CNSBS&
CN5S180 :=EXTRACT NDF FRO
M(FIG=CNSBS&CN5S270 :=EXT
RACT NDF FROM(FIG=CNSBSAN
G=  O); ^NG= 90); ANG=180) ; ANG=270) ; &CNDSOOO:=STRETCH&CN5SOOO
To PDF  BY(DIR=T>;&CNDSO9
0:=STRETC)I &CN5SO90TOPDF
 BY<DIR=L);&CNDS180 :=STR
ETCH&CN5S180 To PDF BY<DI
R=B);&CNDS270 :=STRETC)I 
&CN5S270 To PDF BY<DIR=R>
;例えば、上記の店名&CNDS270のパターンは第
4図(4)に示すパターン24となる6更に、以下の手
順を実行する。
&N5LIB  :=MERGE (MERGE &C
NDSOOOOR&CMDSO90) OR(MERG
E  &C阿DS180 0R&CNDS270);&
N5UB  :=MERGE &N5UB ORN5U
B;ここで、店名&N5UBのパターンは第4図(5)
で示すパターン25となる。
υLN    :=SIZE  PDF  BY  (
ALL=ネA〉;この演算によりP拡散(PDF)を上
下左右全方向に宰Aで与えられる量26だけ拡大し、第
4図(5)の店名w[、Nのパターン27どなる。更に
、以下の記述を実行して、既に求められている店名&N
SυBのパターン25を上下左右全方向にネBで与えら
れる量28だけ拡大したパターン29を求め、店名11
1LNのパターンとして追加する。
ILN  +=SIZE 1iNsIJB BY <A
LL=$8>;ここで、+=は左辺の店名のデータに右
辺で示すデータを追加することを示す。
この後、下式により層温wLNパターン全体の論理和(
OR)をとり、第4図(6)の店名111LNのパター
ン30を得る。
ILN  :=MERGE wLN; 更に、下式により、店名WLNのパターン30について
そのパターンを含む最小の矩形を生成し5改めて店名i
Nのパターン31とする。
WLN  :=MBOX wLに これで、nウェルのパターン(店名VLN)が生成され
る。
このように、シンボリック図中にはないが、最終的なパ
ターンとして必要なものはパターン生成手順を記述する
ことにより、自由に生成することができる。以上の例よ
り明らかなように、このパターン生成手順を設計者が変
更することにより。
pウェル型、ツウインウェル型などに柔軟に対処するこ
とができる。
以上1本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない6〔発明の効果〕 以上、説明したように、本発明によれば、シンボリック
図中の基板(ウェル)コンタクトシンボルの配置位置お
よび挿入角度を参照し、ユーザの定義したパターン生成
手順に従ってシンボリック図中には記述されていなかっ
たウェルパターンを自動生成することができる。
また、プロセスの変更に伴うパターン形状の変化にも対
処することができるので、LSIのレイアウト設計にお
いて、必要となる各セルのシンボリック図がライブラリ
として用意されていれば、短期間の内に、高密度、高品
質なセルパターンを自動生成することができるという大
きな効果がある。
【図面の簡単な説明】
第1図は、本発明の一実施例を説明するための機能ブロ
ック図、 第2図は、第1図のパターン生成部を更に詳しく説明す
るための処理フローチャート、第3図は、ウェルの自動
生成のための基板コンタクトホールの配置に関する制限
を示す図、第4図は、シンボリック図からウェルを含む
パターンへの変換の過程を示す図。 第5図は、デザインルールの一例(MARGIN)を説
明するための説明図である。 図中、1・・・シンボリック図、2・・・データ入力部
、3・・・パターン生成部、4・・・データ出力部、5
・・・パターン図、6・・・デザインルール、7・・・
パターン生成手順、8・・・デザインルール入力部、9
・・・デザインルール解析部、10・・・デザインルー
ルテーブル。 11・・・パターン生成手順のコマンド入力部、12・
・・コマンド解析部、13・・・コマンドテーブル、1
4・・・シンボリック図形データ、15・・・シンボリ
ック図から実パターンへの変換部、16・・・パターン
データ、17・・・コマンド実行部、18・・・各挿入
角度を持つn(p)基板コンタクトホール・シンボルの
例、19・・・ρ(n)拡散領域、20・・・n(p)
基板コンタクトホールの配置禁止領域、21・・・n基
板コンタクトホール・シンボル、22・・・置換された
n基板コンタクトボール・シンボル、23・・・眉毛N
5UBでで定義されたパターン、24・・・仮の眉毛&
CNDS270で定義されたパターン、25・・・仮の
眉毛&N5UBで定義されたパターン、26・・・変数
$Aで参照されたデザインルール、27・・・眉毛WL
Nで定義されるパターン、28・・・変数$Bで参照さ
れたデザインルール、29・・・眉毛111LNで定義
されたパターン、30・・・論理和(OR)を計算した
後の眉毛111LNで定義されたパターン、31・・・
演算MBOX (そのパターンを含む最小矩形を計算)
を実行した後の眉毛すしNで定義されたパターン、32
・・・デザインルール(MARGIN B WITHI
N A)の説明における眉毛Aで定義されるパターン、
24−・・デザインルー/L/ (MARGIN B 
WITHIN A)の説明における眉毛Bで定義される
パターン。 第1図

Claims (1)

    【特許請求の範囲】
  1. (1)LSIのレイアウト設計で実際のパターンの代り
    にレイアウト要素に対応したシンボルを使用して設計す
    るシンボリック設計方式において、コンタクトホール・
    スルーホールを表わすシンボルに挿入角度を属性として
    持たせたシンボリック図を入力するデータ入力部と、予
    めユーザが記述したデザインルールを入力するデザイン
    ルール入力部およびその解析部と、予めユーザが記述し
    たパターン生成手順のコマンド入力部およびその解析部
    と、上記データ入力部で入力したシンボリック図をシン
    ボルの実パターンへの置換と指定された倍率の拡大又は
    縮小により実パターンに変換する変換部と、該変換部で
    生成されたパターンを上記コマンド入力部およびその解
    析部で解析したコマンドにより処理し、ウェルパターン
    を含む実パターンを生成するコマンド実行部と、生成さ
    れたパターンを出力するデータ出力部で構成されること
    を最も主要な特徴とするシンボリック設計におけるウェ
    ルパターンの自動生成方式。
JP14352490A 1990-06-01 1990-06-01 シンボリック設計におけるウェルパターンの自動生成方式 Pending JPH0437154A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14352490A JPH0437154A (ja) 1990-06-01 1990-06-01 シンボリック設計におけるウェルパターンの自動生成方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14352490A JPH0437154A (ja) 1990-06-01 1990-06-01 シンボリック設計におけるウェルパターンの自動生成方式

Publications (1)

Publication Number Publication Date
JPH0437154A true JPH0437154A (ja) 1992-02-07

Family

ID=15340745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14352490A Pending JPH0437154A (ja) 1990-06-01 1990-06-01 シンボリック設計におけるウェルパターンの自動生成方式

Country Status (1)

Country Link
JP (1) JPH0437154A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7333765B2 (en) 2003-08-28 2008-02-19 Funai Electric Co., Ltd. Image forming apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7333765B2 (en) 2003-08-28 2008-02-19 Funai Electric Co., Ltd. Image forming apparatus

Similar Documents

Publication Publication Date Title
JP2954894B2 (ja) 集積回路設計方法、集積回路設計のためのデータベース装置および集積回路設計支援装置
Williams STICKS-A graphical compiler for high level LSl design
JP3347964B2 (ja) 自動プログラミング装置および方法
WO2000055815A1 (fr) Systeme de cao et support d'enregistrement
JPH11191116A (ja) システム設計/評価cadシステムおよびそのプログラム記憶媒体
US6064806A (en) System and method for converting a polygon-based layout of an integrated circuit design to an object-based layout
CN111651817B (zh) 基于bim的建筑构件设计方法、电子设备及存储介质
US6754879B1 (en) Method and apparatus for providing modularity to a behavioral description of a circuit design
Lee et al. SIMPL-2:(Simulated profiles from the layout-version 2)
JPH0437154A (ja) シンボリック設計におけるウェルパターンの自動生成方式
JP2005115802A (ja) 半導体設計装置
US5533179A (en) Apparatus and method of modifying hardware description language statements
Mir et al. Analytic annealing for macrocell placement optimization
Six et al. Techniques for the refinement of orthogonal graph drawings
Lin et al. Feature-based sheet metal design and development system
JPS63137451A (ja) Cadシステム
JP3614539B2 (ja) 論理設計支援装置
US6892374B2 (en) Systems and methods for generating an artwork representation according to a circuit fabrication process
JP3102222B2 (ja) 知識獲得方法及びその実施装置
JP2000137745A (ja) 論理回路のタイミング仕様入力システムおよび論理回路のタイミング仕様入力方法
Buettgenbach et al. Computational synthesis of lithographic mask layouts for silicon microcomponents
Spitaleri Computational and visual advances in multigrid grid generation
JPH032977A (ja) 論理合成装置
JP2724242B2 (ja) マクロブロック図処理機能付きプログラム自動生成装置
JP2924486B2 (ja) 集積回路の設計データの階層構造展開方法