JPH04370883A - 論理シミュレーション方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、論理回路の論理シミュ
レーション方式に係り、特に、論理回路の設計不良の検
出に用いて好適な論理シミュレーション方式に関する。

【０００２】

【従来の技術】論理回路の検査を行う論理シミュレーシ
ョンは、一般に、その論理回路のある入力値に対する期
待値と、表示装置に出力されたシミュレーション結果と
を比較して、その比較結果に基づいて不良の発生原因を
解析するするために使用されている。

【０００３】従来技術によるシミュレーション結果の表
示方法として、次のような方法を挙げることができる。 すなわち、（１）タイムチャート等のシミュレーション
結果の一部と対応する論理回路の一部とを同一画面上に
表示する、（２）画面に表示された論理回路中のある信
号線を指定したとき、その部分の状態を同一面上に表示
する、という方法である。

【０００４】これらの表示方式は、いずれもシミュレー
ションの実行結果と対象回路とを同一画面上に表示する
ことにより、結果解析を容易に行い得るようにしたもの
である。

【０００５】なお、この種の論理回路のシミュレーショ
ン方式に関する従来技術として、例えば、エー・シー・
エム・アイ・イー・イー・イー、第２０回デザイン・オ
ートメーション・コンファランス・プロシーディングス
（１９８５）第２４６頁〜第２５２頁〔ＡＣＭ　ＩＥＥ
Ｅ　２０ｔｈ　Ｄｅｓｉｇｎ　Ａｕｔｏｍａｔｉｏｎ　
Ｃｏｎｆｅｒｅｎｃｅ　Ｐｒｏｃｅｅｄｉｎｇｓ（１９
８３）ｐｐ．２４６−２５２〕、及び、第２１回デザイ
ン・オートメーション・コンファランス・プロシーディ
ングス（１９８４）第２４頁〜３１頁〔ＡＣＭ　ＩＥＥ
Ｅ　２１ｓｔ　Ｄｅｓｉｇｎ　Ａｕｔｏｍａｔｉｏｎ　
Ｃｏｎｆｅｒｅｒｎｃｅ　Ｐｒｏｃｅｅｄｉｎｇｓ（１
９８４）ｐｐ．２４−３１〕等に記載された技術が知ら
れている。

【０００６】

【発明が解決しようとする課題】前述した従来技術は、
不良原因解析のために論理回路内の新たなレジスタある
いは信号線等の被観測部位に対するシミュレーションを
行い、その結果を観測する必要が生じた場合、そのレジ
スタあるいは信号線名等を論理シミュレーションシステ
ムで許されるコマンド形式に変換して表示指定した後、
再度シミュレーションを実行しなければならないという
問題点を有している。

【０００７】そして、一般に、不良原因解析のために必
要なレジスタあるいは信号線等の被観測部位の選択はユ
ーザの経験により行われている。従って、前述した従来
技術は、再シミュレーション時のレジスタあるいは信号
線等の被観測部位の選択がユーザに任されているため、
シミュレーションの効率が悪いという問題点を有してい
る。

【０００８】本発明の目的は、前記従来技術の問題点を
解決し、シミュレーションによって摘出された設計不良
及びその原因であるレジスタあるいは信号線を効率良く
検出し、不良の原因となるレジスタあるいは信号線等を
新たな被観測部位として観測することのできる論理シミ
ュレーション方式を提供することにある。

【０００９】

【課題を解決するための手段】本発明によれば前記目的
は、論理回路の論理シミュレーションを行うシステムに
おいて、シミュレーション実行中に値の変化状態を観測
すべき論理回路中のレジスタあるいは信号線を指定する
手段と、該レジスタあるいは信号線のシミュレーション
結果の期待値を指定する手段と、該レジスタあるいは信
号線のシミュレーションによる観測結果と前記期待値と
が一致しないレジスタあるいは信号線を検出する手段と
、該期待値が一致しないレジスタあるいは信号線から論
理回路の入力側へ、入力側にあるレジスタあるいは信号
線の追跡を行う手段と、前記該追跡手段によって探索さ
れたすべてのレジスタあるいは信号線を抽出する手段と
を備えることにより達成される。

【００１０】また、前記目的は、前記追跡手段によって
探索されたレジスタあるいは信号線のシミュレーション
実行中の値の変化状態が保存されていない場合、該レジ
スタあるいは信号線の表示指示を追加して再シミュレー
ションするを行う手段を備えることにより、さらに、前
記期待値が一致していないレジスタあるいは信号線から
論理回路の入力側への追跡を行う手段において、追跡論
理段数、追跡打切り論理素子名を探索条件として含むよ
うにすることにより達成される。

【００１１】

【作用】まず、シミュレーション開始前にシミュレーシ
ョン実行中に値の変化状態を観測すべきレジスタあるい
は信号線を指定し、シミュレーションを行った後に観測
されたレジスタあるいは信号線の値の変化状態とその期
待値とを比較して不一致であるレジスタあるいは信号線
を検出する。そして、そのレジスタあるいは信号線から
論理表現表に基づいて論理回路を遡ることにより、観測
結果と期待値とが不一致のレジスタあるいは信号線の出
力の値に関与する全ての前段素子を検出する。この検出
された前段素子に係るすべてのレジスタあるいは信号線
を抽出し、これらに対して自動的にシミュレーションを
実行し、抽出したすべてのレジスタあるいは信号線の値
の変化状態を取得する。

【００１２】

【実施例】以下、本発明による論理シミュレーション方
式の一実施例を図面により詳細に説明する。

【００１３】以下に説明する本発明の一実施例は、シミ
ュレーション開始前に指定されたレジスタあるいは信号
線のシミュレーション中の観測結果と期待値とを比較し
て、不一致のレジスタあるいは信号線を抽出し、この抽
出レジスタあるいは信号線から論理回路をさかのぼり、
指定された検索条件を満たす範囲内の前段素子に係るレ
ジスタあるいは信号線を抽出し、これにより抽出された
レジスタあるいは信号線の値の変化状態を自動的に取得
するようにした論理シミュレーションシステムの例であ
る。

【００１４】図１はシミュレーション対象論理回路に含
まれるレジスタあるいは信号線の一覧表の例を説明する
図、図２は素子の接続状況を表す論理表現表の一例を説
明する図、図３は観測すべきレジスタあるいは信号線の
一覧表の例を説明する図、図４は各レジスタあるいは信
号線の信号値履歴表の例を説明する図、図５は期待値格
納表の例を説明する図、図６は前段素子格納表の一例を
説明する図、図７は前段素子探索終了条件格納表の一例
を説明する図、図８は本発明の一実施例によるシミュレ
ーションシステムの構成を示すブロック図、図９は本発
明の一実施例の処理動作を説明するフローチャート、図
１０は前段素子探索の処理動作を説明するフローチャー
トである。

【００１５】本発明の一実施例の構成及びその動作を説
明する前に、まず、本発明の実施例において使用される
各種の表について説明する。

【００１６】シミュレーション対象論理回路に含まれる
レジスタあるいは信号線の一覧表１００は、図１に示す
ように、各レジスタあるいは信号の情報を格納する複数
のレコード１０１により構成されており、各レコード１
０１には、レジスタ名あるいは信号線名１０２と該レジ
スタあるいは信号線の接続状況を表す論理表現表へのア
ドレス１０３とが格納されている。論理表現表へのアド
レス１０３は、具体的にはレジスタの場合、該レジスタ
の論理表現表のアドレスであり、信号線の場合該信号線
を出力として持つ論理表現表のアドレスである。

【００１７】図２に示す論理表現表は、素子の接続状況
を表す表であり、図２において、２０１〜２０３はそれ
ぞれＡＮＤゲート、ＯＲゲート等の論理素子対応の論理
表現表、２０４は図１のレジスタあるいは信号一覧表の
対応するレコードのアドレス、２０５は該素子のソース
ゲートに対応する論理表現表のアドレス、２０６は該素
子のシンクゲートに対応する論理表現表のアドレスであ
る。そして、これらの論理表現表２０１〜２０３は、各
論理素子が、どのような接続関係にあるかを示している
。

【００１８】すなわち、図２の例では、図１のレジスタ
あるいは信号線一覧表の対応するレコードのアドレスＢ
、Ｃを持つ論理素子表現表２０１、２０３の論理素子の
シンクゲートが論理素子表現表２０２の論理素子である
ことを示すため、論理素子表現表２０１、２０３のシン
クゲートポインタに論理素子表現表２０２のレコードア
ドレスが記述され、また、逆に、論理素子表現表２０２
には、この論理素子に対するソースゲートが論理素子表
現表２０１、２０３の論理素子であることを示すため、
そのソースゲートポインタ２０５に、論理素子表現表２
０１、２０２のアドレスが記述されている。

【００１９】観測レジスタあるいは信号線一覧表３００
は、図３に示すように、観測指定された各レジスタある
いは信号線の情報を格納する複数のレコード３０１によ
り構成されている。そして、各レコード３０１には、図
１のレジスタあるいは信号一覧表１００中のレジスタ名
あるいは信号名１０２に対応する観測指定されたレジス
タ名あるいは信号線名３０２、該レジスタあるいは信号
線の値変化状態が格納される信号値履歴表４００のアド
レス３０３、該レジスタあるいは信号線の値の変化状態
の観測が終了しているかどうかを示す完了フラグ３０４
が格納される。

【００２０】信号値履歴表４００は、図４に示すように
、シミュレーション途中における被シミュレーション論
理回路中の図３の観測レジスタあるいは信号線一覧表３
００中に指定されているレジスタあるいは信号線の値の
変化履歴を格納する、ある任意の時刻に変化した信号と
その値を集め格納する複数のレコード４０１よりなり、
各レコード４０１には、信号の変化時刻４０２、図３の
観測レジスタあるいは信号線一覧表３００に対応するレ
ジスタ名或いは信号線名４０３、該レジスタあるいは信
号の前記時刻における変化信号値４０４が格納される。

【００２１】期待値格納表５００は、図５に示すように
、図３の観測レジスタあるいは信号線一覧表３００の中
のレジスタあるいは信号線の期待値が格納されている。 期待値格納表の各レコードは、観測レジスタあるいは信
号線一覧表３００に対応するレジスタあるいは信号線名
５０２、該レジスタあるいは信号線の期待変化時刻５０
３、該変化時刻における信号変化の期待値５０４よりな
る。

【００２２】図６に示す前段素子格納表６００は、前段
素子の追跡を行うために使用する図２の論理表現表にお
ける各論理素子のソースゲートポインタを格納するもの
であり、該前段素子格納表の識別の為の処理番号６０１
と、ソースゲートポインタを格納する複数のレコード６
０３を有する表６０２とにより構成されている。この前
段素子格納表６００は、前述の処理番号がｎである前段
素子格納表と処理番号がｍである前段素子格納表が存在
する。

【００２３】図７に示す探索条件格納表７００は、前段
素子の探索に際し、その探索の終了条件を格納する表で
あり、探索を行う前段数７０１と、探索が打ち切られる
素子を格納する打切り素子を格納する複数のレコード７
０３を有する打切素子表７０２とにより構成されている
。

【００２４】次に、前述した各種の表内のデータを使用
して本発明によるシミュレーションを実行する装置の実
施例を図８により説明する。図８において、８０１は表
示装置、８０２は表示系制御装置、８０３はユーザ指定
解釈装置、８０４は記憶装置、８０５はシミュレーショ
ン実行ファイル、８０６はシミュレーション制御装置、
８０７は結果編集装置、８０８は論理シミュレーション
装置、８０９はシミュレーション結果ファイル、８１０
は結果比較装置、８１１は期待値ファイル、８１２はバ
ックトレース装置、８１３はコマンド作成装置である。

【００２５】図８に示す本発明の一実施例において、前
述したレジスタあるいは信号線一覧表１００及び論理表
現表２０１〜２０３、観測レジスタあるいは信号線一覧
表３００、前段素子格納表６００、探索段数格納表７０
０は、記憶装置８０４内に用意されている。また、キー
ボード、マウス等の入力手段を有する表示装置８０１か
ら入力された観測信号線等のシミュレーション条件は、
表示系制御装置８０２によって読み込みが指示され、ユ
ーザ指定解釈装置８０３に読み込まれ、記憶装置８０４
内の観測レジスタあるいは信号線一覧表３００に格納さ
れる。

【００２６】シミュレーション制御装置８０６は、記憶
装置８０４内の観測レジスタあるいは信号線一覧表３０
０内の各フラグにより、ユーザが指定したレジスタある
いは信号線の値の変化状態がすべて観測されているか否
かを判定し、もし未観測のレジスタあるいは信号線があ
れば、そのレジスタあるいは信号線の観測の実行（シミ
ュレーションの実行）を、論理シミュレーション装置８
０８にその観測信号数制限内で命ずる。

【００２７】論理シミュレーション装置８０８は、シミ
ュレーション制御装置８０６の命令によりシミュレーシ
ョン対象論理回路及びそのテストデータが実行形式に変
換され格納されているシミュレーション実行ファイル８
０５を読み込み、シミュレーション対象回路を初期化し
てからシミュレーションを実行し、同時にシミュレーシ
ョン制御装置８０６によって指定されたレジスタあるい
は信号線の値の変化状態の観測を行う。

【００２８】シミュレーション制御装置８０６は、論理
シミュレーション装置８０８によるシミュレーション実
行終了後、観測が行われたレジスタあるいは信号線に対
応する記憶装置８０４内の観測レジスタあるいは信号線
一覧表３００中の完了フラグ３０４をＯＮとする。また
、レジスタあるいは信号線の観測結果は、シミュレーシ
ョン結果ファイル８０９の信号値履歴表４００に格納さ
れる。

【００２９】結果比較装置５１０は、前述のシミュレー
ションにより観測されたレジスタあるいは信号線のシミ
ュレーション結果ファイル８０９中の観測結果と期待値
ファイル５１１の期待値格納テーブル５００に格納され
ている該レジスタあるいは信号線の期待値とを比較し、
不一致箇所があるか否かを調べる。

【００３０】バックトレース装置８１２は、結果比較装
置５１０より渡された観測結果と期待値とが異なるレジ
スタあるいは信号線から、記憶装置８０４内のレジスタ
あるいは信号線一覧表１００及び論理表現表２０１〜２
０３を参照して、論理回路をさかのぼり、探索条件格納
表７００中の探索条件を満たす範囲のレジスタあるいは
信号線を抽出し、コマンド作成装置８１３にこの抽出し
たレジスタあるいは信号線の情報を渡す。

【００３１】コマンド作成装置８１３は、渡されたレジ
スタあるいは信号線名を記憶装置８０４の中の観測レジ
スタあるいは信号線一覧表３００に加える。このとき、
渡されたレジスタあるいは信号線が、すでに一覧表３０
０に存在すれば、これについい加えない。結果編集装置
８０７は、表示系制御装置８０２の命令により、シミュ
レーション結果ファイル８０９の中のレジスタあるいは
信号線の観測結果を編集し、そのデータを表示系制御装
置８０２に渡す。また、表示系制御装置８０２は、渡さ
れたデータを表示装置８０１に表示させる。

【００３２】次に、本発明の一実施例の処理手順を図９
に示すフローにより説明する。

【００３３】（１）まず、シミュレーションの実行開始
前に、表示装置８０１の入力手段からシミュレーション
の観測結果と期待値とを比較するためにシミュレーショ
ンを行うべき比較レジスタあるいは信号線と、前段素子
の探索条件として探索段数及び探索打切り素子とを指定
する（ステップ９０１）。

【００３４】（２）指定されたこれらの情報は、表示系
制御装置８０２を通してユーザ指定解釈装置８０３に読
み込まれ、該解釈装置８０３によって、記憶装置８０４
内のレジスタあるいは信号線一覧表３００に比較レジス
タあるいは信号線が格納され、探索条件格納表に探索条
件が格納される。このとき、一覧表３００の中の観測完
了フラグ３０４はすべてＯＦＦにされる。この後、シミ
ュレーション制御装置８０６は、記憶装置８０４内のレ
ジスタあるいは信号一覧表３００の中のレジスタあるい
は信号線の観測を論理シミュレーション装置８０８に命
じる（ステップ９０２）。

【００３５】（３）論理シミュレーション装置８０８は
、シミュレーション対象論理回路とそのテストデータが
実行形式に変換されて格納されているシミュレーション
実行ファイル８０５を読み込み、シミュレーション対象
論理回路の初期設定を行って、シミュレーションを実行
し、同時にシミュレーション制御装置８０６により指定
されたレジスタあるいは信号線の値の変化状態を観測し
シミュレーション結果ファイル８０９の信号履歴一覧表
４００に格納する。（ステップ９０３、９０４）。

【００３６】（４）結果比較装置８１０は、全ての比較
レジスタあるいは信号線に付いて前述の処理が終了した
か否かをチェックし、処理が終了していなければ、シミ
ュレーション結果ファイル８０９からレジスタあるいは
信号線の１つの結果を取り出し、その値の変化状態と期
待値ファイル中のその期待値を比較し、不一致であるか
否かをチェックする（ステップ９０５、９０６、９０７
）。

【００３７】（５）ステップ９０７のチェックが不一致
であれば、結果比較装置８１０は、バックトレース装置
８１２に不一致レジスタあるいは信号線名を渡す。バッ
クトレース装置８１２は、渡されたレジスタあるいは信
号線名から、記憶装置８０４内のレジスタあるいは信号
線一覧表１００及び論理表現表によって論理回路をさか
のぼり、探索条件格納表７００の中の探索条件を満たす
範囲のレジスタあるいは信号線を抽出し、コマンド作成
装置８１３に該抽出したレジスタあるいは信号線を渡す
。コマンド作成装置８１３は、渡されたレジスタあるい
は信号線を記憶装置８０４内の観測レジスタあるいは信
号一覧表３００に加え、制御をシミュレーション制御装
置８０６に戻す。このとき、一覧表３００にすでに加わ
っているレジスタあるいは信号線は加えない。また、一
覧表３００に加えたレジスタあるいは信号線の完了フラ
グ３０４を全てＯＦＦにする（ステップ９０８）。

【００３８】前述の比較レジスタあるいは信号線の取り
出し処理（ステップ９０６）、比較レジスタあるいは信
号線の観測値と期待値との比較処理（ステップ９０７）
、探索条件内での論理回路のさかのぼり及びレジスタあ
るいは信号線の抽出、抽出レジスタあるいは信号線のレ
ジスタあるいは信号線一覧表への格納処理（ステップ９
０８）は、全比較レジスタあるいは信号線について該処
理が完了するまで行われる（ステップ９０５）。

【００３９】（６）この後、シミュレーション制御装置
８０６は、観測されたレジスタあるいは信号線に対応す
る記憶装置８０４内の観測レジスタあるいは信号線一覧
表３００の中の完了フラグ３０４をＯＮにする（ステッ
プ９０９）。

【００４０】（７）制御がシミュレーション制御装置８
０６に戻されると、制御装置８０６は、記憶装置８０４
内の観測レジスタあるいは信号一覧表３００の中の完了
フラグ３０４がすべてＯＮであるか否かをチェックする
（ステップ９１０）。

【００４１】（８）ステップ９１０のチェックで、もし
、完了フラグ３０４がＯＦＦであるレジスタあるいは信
号線があれば、シミュレーション制御装置８０６は、観
測制限数内でその観測を論理シミュレーション装置８０
８に命じて、論理回路の初期設定及びシミュレーション
を再び実行させる（ステップ９１１〜９１３）。

【００４２】この再シミュレーション実行後、観測が行
われたレジスタあるいは信号線の完了フラグ３０４は全
てＯＮにされる。この完了フラグ３０４の調査、完了フ
ラグ３０４がＯＦＦであるレジスタあるいは信号線の観
測のための再シミュレーションの実行、その後完了フラ
グ３０４をＯＮにする処理は、観測レジスタあるいは信
号線一覧表３００の中の完了フラグ３０４がすべてＯＮ
になるまで繰り返し実行される。

【００４３】（９）全ての完了フラグ３０４がＯＮにな
ったら、シミュレーション制御装置８０６は、シミュレ
ーション結果ファイル８０９の中の観測結果を表示装置
８０１に表示するよう表示系制御装置８０２に命ずる。 結果編集装置８０７は、シミュレーション結果ファイル
８０９中の観測結果を表示装置８０１に表示するための
編集を行い、表示系制御装置８０２は、結果編集装置８
０７によって編集されたデータを表示装置８０１に表示
する（ステップ９１４）。

【００４４】次に、図１０に示すフローを参照して、観
測値と期待値とが不一致であるレジスタあるいは信号線
から論理表現表をさかのぼり、探索条件を満たす範囲の
すべてのレジスタあるいは信号線を抽出するためのバッ
クトレース処理により前段素子探索を行う動作を説明す
る。この処理は、図９のフローにおけるステップ９０８
の処理である。

【００４５】（１）バックトレース装置８１２は、最初
に探索段数に“１”を設定し、２つの前段素子格納表６
００の処理番号ｎに“１”、ｍに“０”を設定する（ス
テップ１００１、１００２）。

【００４６】（２）処理番号ｎの前段素子格納表には、
測定値と期待値とが不一致であるレジスタあるいは信号
線の論理表現表の中の全てのソースゲートポインタ２０
５が格納されているので、バックトレース装置８１２は
、まず、該処理番号がｎである前段素子格納表が空であ
るか否かを調べる（ステップ１００３）。

【００４７】（３）ステップ１００３で、前段素子格納
表が空でない場合、前段素子格納表６００からソースゲ
ートポインタを１つ取り出して、レジスタあるいは信号
線一覧表の中のソースゲートポインタに対応したレジス
タあるいは信号線が探索条件格納表７００の中の打切り
対象素子と一致しているか否かを評価する（ステップ１
００５、１００６）。

【００４８】（４）ステップ１００６で、取り出したソ
ースゲートポインタに対応したレジスタあるいは信号線
が打切対象素子であれば、前段素子格納表から別のソー
スゲートポインタを取り出し、また、打切対象素子でな
ければ、そのソースゲートポインタが指す論理表現表中
の全てのソースゲートポインタを抽出して、処理番号が
ｍの前段素子格納表に格納する（ステップ１００７）。

【００４９】（５）以上の処理は処理番号がｎである前
段素子格納表中のソースゲートポインタの全てについて
行われる（ステップ１００３）。

【００５０】（６）ステップ１００４で、前述の前段素
子格納表の処理が終了すると、２つの前段素子格納表の
処理番号の値を入れ替える。このとき、新たに処理番号
ｎとなつた前段素子格納表には、前述により抽出された
ソースゲートポインタが格納されており、また、処理番
号ｍとなった前段素子格納表は、空きとなっている（ス
テップ１００８、１００９、１０１０）。

【００５１】（７）そして、探索段数に１が加えられ、
探索段数と探索条件表の中の探索段数の値を比較し、一
致するまで、前述と同様にステップ１００３〜１０１０
の処理を繰り返し実行する（ステップ１０１１、１０１
２）。

【００５２】前述の処理により、処理番号がｎ及びｍで
ある前段素子格納表に探索条件により示された範囲内の
、全ての論理表現表の中のソースゲートポインタを格納
することができ、さらに、レジスタあるいは信号線一覧
表によりソースゲートポインタに対応するレジスタある
いは信号線を得ることができる。

【００５３】前述した本発明の実施例によれば、一度の
シミュレーションで観測できるレジスタあるいは信号線
の数が限られている論理シミュレーションステムにおい
ても、シミュレーション不良が発生した場合に、人手に
より不良原因調査のために必要なレジスタあるいは信号
線を選び出し、あるいは、レジスタあるいは信号線を観
測するために、人手により再シミュレーションの指示を
行うことなく、効率よくレジスタあるいは信号線の値の
変化状態を観測することができ、論理回路の不良原因を
容易に発見することが可能になる。

【００５４】

【発明の効果】以上説明したように本発明によれば、論
理回路の設計不良及びその原因であるレジスタあるいは
信号線等の不良を効率良く検出することができる。

【図面の簡単な説明】

【図１】シミュレーション対象論理回路に含まれるレジ
スタあるいは信号線の一覧表の例を説明する図である。

【図２】素子の接続状況を表す論理表現表の一例を説明
する図である。

【図３】観測すべきレジスタあるいは信号線の一覧表の
例を説明する図である。

【図４】各レジスタあるいは信号線の信号値履歴表の例
を説明する図である。

【図５】期待値格納表の例を説明する図である。

【図６】前段素子格納表の一例を説明する図である。

【図７】前段素子探索終了条件格納表の一例を説明する
図である。

【図８】本発明の一実施例によるシミュレーションシス
テムの構成を示すブロック図である。

【図９】本発明の一実施例の処理動作を説明するフロー
チャートである。

【図１０】前段素子探索の処理動作を説明するフローチ
ャートである。

【符号の説明】

１００　　レジスタあるいは信号線一覧表１０３　　論
理表現表へのアドレス ３００　　観測レジスタあるいは信号線一覧表５００　
　期待値格納表 ６００　　前段素子格納表 ７００　　探索条件格納表 ８０１　　表示装置 ８０２　　表示系制御装置 ８０３　　ユーザ指定解釈装置 ８０４　　記憶装置 ８０５　　シミュレーション実行ファイル８０６　　シ
ミュレーション制御装置 ８０７　　結果編集装置 ８０８　　論理シミュレーション装置 ８０９　　シミュレーション結果ファイル８１０　　結
果比較装置 ８１１　　期待値ファイル ８１２　　バックトレース装置 ８１３　　コマンド作成装置 ８０６　　シミュレーション制御装置 ８１０　　結果比較装置 ８１１　　期待値ファイル ８１２　　バックトレース装置 ８１３　　コマンド作成装置

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　論理回路の論理シミュレーションを行
   うシステムにおいて、シミュレーション実行中に値の変
   化状態を観測すべき論理回路中の被観測部位を指定する
   手段と、該被観測部位のシミュレーション結果の期待値
   を指定する手段と、前記被観測部位のシミュレーション
   による観測結果と前記期待値とが一致しない被観測部位
   を検出する手段と、観測結果と前記期待値とが一致しな
   い被観測部位から論理回路の入力側へ論理回路の追跡を
   行う追跡手段と、該追跡手段によって探索された全ての
   論理回路内の素子、信号線等を被観測部位として抽出す
   る手段とを備えることを特徴とする論理シミュレーショ
   ン方式。
2. 【請求項２】　　前記追跡手段によって探索された論理
   回路内の素子、信号線等の被観測部位について、シミュ
   レーション結果による値の変化状態が保存されていない
   場合に、該被観測部位に対する再シミュレーションを行
   うことを特徴とする請求項１記載の論理シミュレーショ
   ン方式。
3. 【請求項３】　　前記追跡手段は、追跡すべき論理段数
   、追跡打切り論理素子名を探索条件として論理回路の追
   跡を行うことを特徴とする請求項１または２記載の論理
   シミュレーション方式。