JPH04370583A

JPH04370583A - ディジタル信号記録再生装置

Info

Publication number: JPH04370583A
Application number: JP14859291A
Authority: JP
Inventors: Toshihiro Ueda; 智弘上田; Yoshiyuki Inoue; 禎之井上
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1991-06-20
Filing date: 1991-06-20
Publication date: 1992-12-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、映像信号や音声信号を
ディジタル記録して再生するビデオテープレコーダー（
以下、ＶＴＲという）、ビデオディスクプレーヤー、お
よびオーディオテープレコーダーなどのディジタル信号
記録再生装置に関し、特に記録信号の符号構成に関する
ものである。

【０００２】

【従来の技術】図５は従来の映像信号を記録再生するデ
ィジタルＶＴＲの構成を示すブロック図である。なお、
本実施例では、ＮＴＳＣ信号のような１チャンネルのコ
ンポジット信号を扱うものとする。図５において、１は
映像入力端子、２はアナログ入力信号をディジタルデー
タに変換するＡ／Ｄ変換回路、３はディジタルデータに
第１のシャフリング処理等を施した後、ディジタルデー
タを所定のブロックに分割する記録信号処理回路Ｉ　で
ある。４はブロック分割されたディジタルデータブロッ
クに第２の誤り訂正符号（Ｃ２パリティ）を付加する誤
り訂正符号回路Ｉ　、５は第２の誤り訂正符号を付加さ
れた各ディジタルデータブロック内のデータに第２のシ
ャフリング処理等を施す記録信号処理回路ＩＩ、６は第
２のシャフリング処理等を施されたディジタルデータブ
ロックに第１の誤り訂正符号（Ｃ１パリティ）を付加す
る誤り訂正符号回路ＩＩ、７はＩＤ信号および同期信号
を付加するＩＤ・同期信号付加回路、８はＩＤ信号や同
期信号、誤り訂正符号を付加されたディジタルデータブ
ロックを変調するディジタル変調回路、９はディジタル
変調された記録信号を増幅する記録アンプ、１０は記録
ヘッド、１１は磁気テープである。

【０００３】１２は磁気テープ１１に記録した記録信号
を読み出すための再生ヘッド、１３は読み出された再生
信号を増幅するヘッドアンプ、１４は再生信号の周波数
特性を補償するための再生イコライザ回路、１５は再生
信号を再生ディジタル信号に変換するためのデータ検出
回路、１６は再生ディジタル信号に同期したクロックを
発生させるＰＬＬ回路である。１７は再生ディジタル信
号を再生ディジタルデータに復調し、再生ディジタルデ
ータブロックを構成するディジタル復調回路、１８は再
生ディジタルデータブロックからＩＤ信号、同期信号を
分離するＩＤ・同期分離回路、１９は再生ディジタルデ
ータブロックを第１の誤り訂正符号によって誤り訂正及
び検出を行う誤り訂正復号回路Ｉ　、２０は誤り訂正さ
れた再生ディジタルデータブロックに第１のデシャフリ
ング処理等を行う再生信号処理回路Ｉ　、２１は第２の
誤り訂正符号によって再生ディジタルデータブロックの
誤り訂正、および検出を行う誤り訂正復号回路ＩＩ、２
２は誤り訂正された再生ディジタルデータブロックに第
２のデシャフリング処理等を施すとともに、同期信号付
加、誤り修正等を行い、元のカラーＴＶ信号を復元する
再生信号処理回路ＩＩ、２３はディジタル信号をアナロ
グ信号に変換するＤ／Ａ変換回路、２４は映像出力端子
である。

【０００４】次に動作について説明する。入力された映
像信号は、Ａ／Ｄ変換回路２でディジタルデータに変換
された後、記録信号処理回路Ｉ　３でシャフリング処理
等が施される。誤り訂正符号回路Ｉ　４でＣ２パリティ
が付加され、記録信号処理回路ＩＩ５でセクター内シャ
フリング処理等が施される。このセクター内シャフリン
グ処理等を施されたディジタルデータブロックに対し、
誤り訂正符号回路ＩＩ６でＣ１パリティを付加する。

【０００５】図６は誤り訂正符号回路Ｉ　４及び誤り訂
正回路ＩＩ６で構成される誤り訂正符号の一実施例であ
る。本実施例では積符号形式のリード・ソロモン符号（以下
、ＲＳ符号と記す。）についてのブロック構成を示して
いる。本実施例では、Ｃ１方向の情報データ数は８５、
誤り訂正符号データ数は８（ｄｍｉｎ＝９：ｄｍｉｎは
最小ハミング距離）の符号構成であり、Ｃ２方向の情報
データ数は６４、誤り訂正符号データ数は４（ｄｍｉｎ
＝５）の符号構成である。

【０００６】図６のような符号ブロックを構成した後、
ＩＤ・同期付加回路７でＩＤ信号を付加し、同期信号を
付加する。そして、ディジタル変調回路８でディジタル
変調をして、記録アンプ９で記録信号を増幅し、記録ヘ
ッド１０でテープ１１に記録する。

【０００７】再生ヘッド１２で再生された再生信号は、
ヘッドアンプ１３で増幅され、再生イコライザ回路１４
で周波数特性の補償を行ない、データ検出回路１５でデ
ータが検出が行なわれる。ＰＬＬ回路１６は再生信号か
ら検出された検出データに同期したクロックを発生する
。検出データからディジタル復調回路１７で再生ディジ
タルデータが復調され、ＩＤ・同期分離回路１８で再生
ディジタルデータよりＩＤ信号と同期信号を分離する。再生ディジタルデータは、誤り訂正復号回路Ｉ１９でＣ
１パリティによって誤り訂正及び検出が行なわれる。そ
の後再生信号処理回路Ｉ　２０でセクター内デシャフリ
ング処理等を施され、誤り訂正復号回路ＩＩ２１でＣ２
パリティにより誤り訂正及び検出が行なわれる。そして
、再生信号処理回路ＩＩ２２でデシャフリング処理等を
施され、誤り訂正ができなかったデータの誤り修正を行
なった後、同期信号などを付加し、Ｄ／Ａ変換回路２３
で出力信号に変換される。

【０００８】一般に図６のように符号を構成した場合の
検査符号の誤り訂正能力は、検査符号の長さに依存する
ものとみなすことができる。この図６の場合、Ｃ１方向
とＣ２方向に検査符号を付加する積符号を構成している
ので誤り訂正能力は、各方向の検査符号の長さの積に依
存することになる。なお、図６に示す積符号形式の誤り
訂正ブロックの誤り訂正能力は、ほぼ９×５＝４５にな
る。従って、その誤り訂正能力を超えるような大きなバ
ースト誤りやランダム誤りが生じた時、誤訂正される場
合がある。

【０００９】本実施例では、映像信号を取り扱っている
ので、再生時に誤訂正が行われると誤り修正が施されず
画質が大きく劣化する。以下、再生時に生じた誤りによ
る画質の劣化について簡単に述べる。画素が８ビット（
２５６階調）で表現される時、その画素のＭＳＢ（Ｍｏ
ｓｔ　Ｓｉｇｎｉｆｉｃａｎｔ　Ｂｉｔ）が誤れば１２
８階調誤ったことになり、画像が著しく劣化する。逆に
ＬＳＢ（　Ｌｅａｓｔ　Ｓｉｇｎｉｆｉｃａｎｔ　Ｂｉ
ｔ）が誤った場合は、１階調しか誤ったことにならない
。

【００１０】

【発明が解決しようとする課題】本発明が解決しようと
する課題は、本実施例のような映像信号をディジタル記
録・再生する場合、画素の上位ビット側、下位ビット側
がそれぞれ同じだけの誤り訂正能力を持たせる従来の方
法では、誤りが発生したとき各情報ビット（ＭＳＢやＬ
ＳＢなど）の画質の劣化に対する考慮がなされておらず
、良好な再生画質を得るため誤り訂正能力を高めようと
すると、検査符号データ数を大きくしなければならない
。一般に、一定の限られた伝送容量に制約される場合は
、誤り訂正能力を高めることは難しいという問題点があ
った。

【００１１】本発明は、上記のような問題点を解消する
ためになされたものであり、一定の伝送容量においてビ
ットの画質に対する重要さに応じた誤り訂正検出能力を
持つ誤り訂正符号を付加することにより、画質の劣化を
極力抑えることのできるディジタル信号記録再生装置を
得ることを目的とするものである。

【００１２】

【課題を解決するための手段】本発明に係るディジタル
信号記録再生装置及びその誤り訂正符号の付加構成は、
本実施例で示すディジタルデータのビット列を上位ビッ
ト側と下位ビット側というようにビット列を分割し、そ
れぞれ同位のビット列によって再びビット列を再構成し
、同位のビット列によって情報記号ブロック（上位ビッ
ト列ブロック、下位ビット列ブロック）を構成する。

【００１３】そして、上位ビット列ブロック（以下、Ｍ
ＳＢブロックという）には誤り訂正能力の大きい誤り訂
正符号を付加し、下位ビット列ブロック（以下、ＬＳＢ
ブロックという）にはＭＳＢブロックとは誤り訂正能力
の異なる誤り訂正符号を付加する。

【００１４】

【作用】本発明におけるディジタル信号記録再生装置に
おける誤り訂正符号の構成方法は、例えば映像信号の場
合に、誤りが生じた時に画質を大きく劣化させるＭＳＢ
ブロックには誤り訂正が十分に行える、誤り訂正能力の
大きな誤り訂正符号を付加し、誤りが生じた時に画質を
あまり劣化させないＬＳＢブロックには、ＭＳＢブロッ
クとは異なる誤り訂正能力を持つ誤り訂正符号を付加す
る。このように符号を構成するので一定の限られた伝送
容量において、伝送時に発生する誤りによる画質の劣化
を極力抑えることができる。

【００１５】

【実施例】

実施例１．以下、本実施例の図１について説明する。１
〜３、８〜１８、２２〜２４は従来装置と同じものであ
る。３１は第１のシャフリング処理等を施した後、ディ
ジタルデータを上位のビット列と下位のビット列とに分
割し、ＭＳＢブロックとＬＳＢブロックを構成するデー
タ分割回路Ｉ　である。３２はＭＳＢブロックに対して
誤り訂正符号Ｃ２’パリティを付加する誤り訂正符号回
路ＩＩＩ　であり、３３はＬＳＢブロックに対して誤り
訂正符号Ｃ２”パリティを付加する誤り訂正符号回路Ｉ
Ｖである。３４は誤り訂正符号回路ＩＩＩ　３２からの
ディジタル映像信号に第２のシャフリング処理等を施す
記録信号処理回路ＩＶである。３５は誤り訂正符号回路
ＩＶ３３からのディジタル映像信号に第２のシャフリン
グ処理等を施す記録信号処理回路Ｖ　である。３６は第
２のシャフリング処理等を施されたＭＳＢブロックに誤
り訂正符号Ｃ１’パリティを付加する誤り訂正符号回路
Ｖ　であり、３７は第２のシャフリング処理等を施され
たＬＳＢブロックに誤り訂正符号Ｃ１”パリティを付加
する誤り訂正符号回路ＶＩである。３８はＭＳＢブロッ
クとＬＳＢブロック、そしてＩＤ信号や同期信号等をミ
キシングするＭＩＸ回路Ｉである。

【００１６】３９はＭＳＢブロック、ＬＳＢブロック、
ＩＤ信号や同期信号を分離するデータ分割回路ＩＩであ
る。４０はＭＳＢブロックに生じた誤りをＣ１’パリテ
ィで訂正、検出する誤り訂正複号回路ＩＩＩ　であり、
４１はＬＳＢブロックに生じた誤りをＣ１”パリティで
訂正、検出する誤り訂正複号回路ＩＶである。４２はＭ
ＳＢブロックに第１のデシャフリング処理等を施す再生
信号処理回路ＩＩＩ　であり、４３はＬＳＢブロックに
第１のデシャフリング処理等を施す再生信号処理回路Ｉ
Ｖである。４４はＣ２’パリティでＭＳＢブロックに生じた誤りを
訂正、検出する誤り訂正複号回路Ｖ　であり、４５はＣ
２”パリティでＬＳＢブロックに生じた誤りを訂正、検
出する誤り訂正複号回路ＶＩである。４６は分割されて
いたＭＳＢデータ、ＬＳＢデータをミキシングし、元の
データを復元すると共に同期信号等を付加するＭＩＸ回
路ＩＩである。

【００１７】図２は本発明に係わるデータ分割回路図で
ある。図において、５０は８ビットディジタルデータを
入力する入力端子、５１は入力された８ビットのシリア
ルディジタルデータを１６ビットのパラレルディジタル
データに変換するＳ／Ｐ変換回路である。５２ａ、５２
ｂは、それぞれ８ビットのＭＳＢデータ、ＬＳＢデータ
をラッチするラッチ回路である。５３ａ、５３ｂは、そ
れぞれＭＳＢデータ、ＬＳＢデータを出力する出力端子
である。

【００１８】次に動作について説明する。入力された信
号は、Ａ／Ｄ変換回路２でディジタルデータに変換され
、記録信号処理回路Ｉ　３でシャフリング処理等を施し
た後、データ分割回路Ｉ　３１でディジタル映像信号を
上位のビット列と下位のビット列とに分割し、ＭＳＢブ
ロックとＬＳＢブロックを構成する。（本実施例では、
ブロックサイズはＭＳＢブロック、ＬＳＢブロック共同
じである。）

【００１９】データ分割回路Ｉ　３１では、入力された
８ビットのシリアルディジタルデータ（このディジタル
データをａｎ８とおく。）をＳ／Ｐ変換回路５１で１６
ビットのパラレルディジタルデータに変換される。Ｓ／
Ｐ変換回路５１では出力データをａｎｈ４データ（ａｎ
８データのＭＳＢ側４ビット）、ａｎｌ４データ（ａｎ
８データのＬＳＢ側４ビット）、ａ（ｎ＋１）ｈ４デー
タ（　ａ（ｎ＋１）８データのＭＳＢ側４ビット）、ａ
（ｎ＋１）ｌ４データ（　ａ（ｎ＋１）８データのＬＳ
Ｂ側４ビット）の４つのデータとして出力される。この
４つの信号を（ａｎｈ４、ａ（ｎ＋１）ｈ４）、（ａｎ
ｌ４、ａ（ｎ＋１）ｌ４）のように組み合わせてラッチ
回路５２ａ、および５２ｂに入力し、ＭＳＢブロックの
構成要素であるａｎｈ８データとＬＳＢブロックの構成
要素であるａｎｌ８をデータを構成する。

【００２０】誤り訂正符号回路ＩＩＩ　３２はＭＳＢブ
ロックに対して誤り訂正符号Ｃ２’パリティを付加する
。誤り訂正回路ＩＶ３３はＬＳＢブロックに対して誤り
訂正符号Ｃ２”パリティを付加する。記録信号処理回路
ＩＩＩ３４はＭＳＢデータのセクター内シャフリング処
理等を施し、記録信号処理回路ＩＶ３５はＬＳＢデータ
のセクター内シャフリング処理等を施す。誤り訂正符号
回路Ｖ　３６はＭＳＢブロック（図３（ａ））に誤り訂
正符号Ｃ１’パリティを付加し、誤り訂正符号回路ＶＩ
３７はＬＳＢブロック（図３（ｂ）に誤り訂正符号Ｃ１
”パリティを付加する。

【００２１】図３（ａ）、（ｂ）はに本発明に係わるリ
ード・ソロモン積符合の構成を示す図である。同図（ａ
）はＭＳＢブロックの構成を示す図であり、Ｃ１方向の
情報データ数を８５、誤り訂正符号データ数を１２（ｄ
ｍｉｎ　＝１３）とする。また、Ｃ２方向の情報データ
数を６４、誤り訂正符号データ数を４（ｄｍｉｎ　＝５
）とする。同図（ｂ）はＬＳＢブロックの構成を示す図
であり、Ｃ１方向の情報データ数を８５、誤り訂正符号
データ数を４（ｄｍｉｎ　＝５）とする。また、Ｃ２方
向の情報データ数を６４、誤り訂正符号データ数を４（
ｄｍｉｎ　＝５）とする。

【００２２】ＭＩＸ回路Ｉ　３８はＭＳＢブロックとＬ
ＳＢブロック、そしてＩＤ信号や同期信号等をミキシン
グする。図４はミキシングされたディジタルデータの１
シンクブロックの信号フォーマットである。ＭＳＢブロ
ック１、ＬＳＢブロック１はそれぞれＭＳＢブロック、
ＬＳＢブロックの一部である。

【００２３】ディジタル変調回路８は、ミキシングされ
たディジタルデータをディジタル変調される。そして、
記録信号は記録アンプ９で増幅され、記録ヘッド１０で
テープ１１に記録される。

【００２４】再生ヘッド１２で記録信号を再生し、ヘッ
ドアンプ１３で増幅する。増幅された再生信号は再生イ
コライザ回路１４で周波数特性を補償し、データ検出回
路Ｉ５でデータを検出する。ＰＬＬ回路１６は再生信号
から検出された検出データに同期したクロックを発生す
る。検出されたデータは、ディジタル復調回路１７で復
調され、ＩＤ・同期分離回路１８で再生ディジタルデー
タよりＩＤ信号と同期信号を分離する。データ分割回路
ＩＩ３９はＭＳＢブロック、ＬＳＢブロック、ＩＤ信号
や同期信号を分離する。誤り訂正復号回路ＩＩＩ４０は
ＭＳＢブロックに生じた誤りをＣ１’パリティで誤り訂
正及び検出し、誤り訂正復号回路ＩＶ４１はＬＳＢブロ
ックに生じた誤りをＣ１”パリティで誤り訂正及び検出
する。再生信号処理回路ＩＩＩ　４２はＭＳＢブロックにデシ
ャフリング処理等を施し、再生信号処理回路ＩＶ４３は
ＬＳＢブロックにデシャフリング処理等を施す。誤り訂
正復号回路Ｖ　４４はＣ２’パリティでＭＳＢブロック
に生じた誤りを訂正及び検出し、誤り訂正復号回路ＶＩ
４５はＣ２”パリティでＬＳＢブロックに生じた誤りを
誤り訂正及び検出する。ＭＩＸ回路ＩＩ４６は分割され
ていたＭＳＢブロック、ＬＳＢブロックをミキシングす
る。そして、再生信号処理回路ＩＩ２２でデシャフリン
グ処理等を施され、誤り訂正ができなかったデータの誤
り修正を行なった後、同期信号などを付加し、Ｄ／Ａ変
換回路２３で出力信号に変換される。

【００２５】誤り訂正能力は、ほぼ誤り訂正符号の長さ
で決定するからこの場合ＭＳＢブロックとＬＳＢブロッ
クの誤り訂正能力は異なり、ＭＳＢブロックに重点を置
いた構成となる。（図３（ａ）の場合で１３×５＝６５
、（ｂ）の場合で５×５＝２５、また図６の場合で９×
５＝４５である）このようにして入力信号が映像信号の
ような場合、誤訂正が行なわれた場合に大きな画質の劣
化を招くＭＳＢブロックに大きな誤り訂正能力を割り当
てることができる。すなわち誤り訂正能力に偏りをもた
せることでＭＳＢブロックの誤りを従来より多く訂正す
ることでができる。このため、従来と変わらないデータ
の伝送容量で、ＭＳＢブロックでの誤訂正の数を減少さ
せることができるから、復元された再生画質の劣化を極
力減少させることができる。

【００２６】実施例２．今回の実施例では、Ｃ１方向（
８５、９７、１２）、Ｃ２方向（６４、６８、４）の符
号を使用したが、これに限るものではなく、任意の情報
ブロックサイズ、任意の誤り訂正符号でも同一の効果を
奏する。

【００２７】実施例３．今回の実施例では、ＭＳＢ側と
ＬＳＢ側でＣ２パリティの長さを同一にしたが、これに
限るものではなく、長さが異なっても同一の効果を奏す
る。

【００２８】実施例４．今回の実施例では、ＭＳＢブロ
ックの大きさとＬＳＢブロックの情報ブロックの大きさ
を同一にしたが、これに限るものではなく、大きさが異
なっても同様の効果を奏する。

【００２９】実施例５．今回の実施例では、図４に示す
ような１シンクブロックのフォーマットを定めたが、こ
れに限るものではなく、例えば、ＭＳＢだけ、ＬＳＢだ
けの１シンクブロックのフォーマットでも同様の効果を
奏する。

【００３０】実施例６．今回の実施例では、積符号形式
の２重リード・ソロモンを使用したが、これに限るもの
ではなく、他の符号形式でも同様の効果を奏する。

【００３１】実施例７．今回の実施例では、ＭＳＢブロ
ックとＬＳＢブロックの２つのブロックに分割して誤り
訂正符号を付加する手段について述べたが、これに限る
ものではなく、任意の数のブロックに分割しても同様の
効果を奏する。

【００３２】また上記説明では、本発明を映像信号に関
する場合について述べてきたが、音声等のディジタル記
録再生装置にも利用できることは言うまでもない。

【００３３】

【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載されているような効果を奏する。

【００３４】情報記号ブロックをＭＳＢブロックとＬＳ
Ｂブロックの２つに分割することで、それぞれのブロッ
クに異なる誤り訂正能力を持つ誤り訂正符号を付加し、
誤り訂正能力に偏りを持たせることができるので、誤り
が生じた場合に元信号に対して大きな劣化を招くＭＳＢ
ブロックには、誤り訂正能力を大きく、逆に誤りが生じ
てもさほど大きな劣化を招かないＬＳＢブロックには誤
り訂正能力を小さくすることにより、再生画質の劣化を
極力抑え、また再びＭＳＢブロックとＬＳＢブロックを
ミキシングして符号を構成することで、一定の限られた
伝送容量でも記録再生することができる。

【図面の簡単な説明】

【図１】本発明の一実施例によるディジタル信号記録再
生装置の構成を示すブロック図である。

【図２】本発明に係わるデータ分割回路図である。

【図３】本発明に係わるリード・ソロモン積符号の構成
を示す図である。

【図４】本発明に係わるセクタフォーマットの構成を示
す図である。

【図５】従来のディジタル信号記録再生装置の構成を示
すブロック図である。

【図６】従来のリード・ソロモン積符号の構成を示す図
である。

【符号の説明】

２　　Ａ／Ｄ変換回路３１　　データ分割回路Ｉ３２　　誤り訂正符号回路ＩＩＩ３３　　誤り訂正符号回路ＩＶ３６　　誤り訂正符号回路Ｖ３７　　誤り訂正符号回路ＶＩ３８　　ＭＩＸ回路Ｉ

Claims

【特許請求の範囲】

【請求項１】　　入力信号を１ワードがＮビットのビッ
ト列で構成されるディジタルデータに変換して記録再生
するディジタル信号記録再生装置において、記録時に、
上記１ワードが複数のビット列で構成されているディジ
タルデータを上位ビットよりＭ個のデータブロックに分
割する分割手段と、上記分割手段より出力される各ブロ
ックのデータをブロック内で再構成して１ワードがＮビ
ットのビット列で構成されるディジタルデータに変換す
るデータ再構成手段と、上記Ｍ個のデータブロックのそ
れぞれに誤り訂正符号を付加する誤り訂正符号付加手段
とを有し、上記それぞれの誤り訂正符号付加手段におい
てビット列の重要度に応じて誤り訂正能力の異なった誤
り訂正符号を付加することを特徴とするディジタル信号
記録再生装置。