JPH0437042A - Film carrier, semiconductor device using film carrier and its manufacture - Google Patents
Film carrier, semiconductor device using film carrier and its manufactureInfo
- Publication number
- JPH0437042A JPH0437042A JP2141346A JP14134690A JPH0437042A JP H0437042 A JPH0437042 A JP H0437042A JP 2141346 A JP2141346 A JP 2141346A JP 14134690 A JP14134690 A JP 14134690A JP H0437042 A JPH0437042 A JP H0437042A
- Authority
- JP
- Japan
- Prior art keywords
- film carrier
- metal layer
- copper foil
- reinforcing metal
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 61
- 239000011889 copper foil Substances 0.000 claims abstract description 40
- 230000003014 reinforcing effect Effects 0.000 claims abstract description 25
- 238000007747 plating Methods 0.000 claims description 83
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 75
- 229910052759 nickel Inorganic materials 0.000 claims description 38
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 24
- 229910052802 copper Inorganic materials 0.000 claims description 19
- 239000010949 copper Substances 0.000 claims description 19
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 12
- 229910052737 gold Inorganic materials 0.000 claims description 12
- 239000010931 gold Substances 0.000 claims description 12
- 238000007772 electroless plating Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 4
- 230000002787 reinforcement Effects 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 13
- 229920001721 polyimide Polymers 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 48
- 238000005530 etching Methods 0.000 description 8
- 239000000969 carrier Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 235000014676 Phragmites communis Nutrition 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000003638 chemical reducing agent Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000010959 steel Substances 0.000 description 2
- 229910000570 Cupronickel Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 150000001638 boron Chemical class 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- YOCUPQPZWBBYIX-UHFFFAOYSA-N copper nickel Chemical compound [Ni].[Cu] YOCUPQPZWBBYIX-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- UGKDIUIOSMUOAW-UHFFFAOYSA-N iron nickel Chemical compound [Fe].[Ni] UGKDIUIOSMUOAW-UHFFFAOYSA-N 0.000 description 1
- LNOPIUAQISRISI-UHFFFAOYSA-N n'-hydroxy-2-propan-2-ylsulfonylethanimidamide Chemical compound CC(C)S(=O)(=O)CC(N)=NO LNOPIUAQISRISI-UHFFFAOYSA-N 0.000 description 1
- 150000002815 nickel Chemical class 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- ACVYVLVWPXVTIT-UHFFFAOYSA-M phosphinate Chemical compound [O-][PH2]=O ACVYVLVWPXVTIT-UHFFFAOYSA-M 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はＩＣ，ＬＳＩ等の半導体装置に関わり、とくに
ＩＣ，ＬＳＩチップをキャリアテープに自動的に実装す
るＴ Ａ Ｂ （Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏ
ｎｄｉｎｇ、テープによる自動ボンデング）に好適な半
導体装置に係る。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to semiconductor devices such as ICs and LSIs, and in particular to TAB (Tape Automated Bo) which automatically mounts ICs and LSI chips on carrier tapes.
The present invention relates to a semiconductor device suitable for bonding, automatic bonding using tape).
［従来技術］
ＴＡＢは半導体チップを実装する効果的な方法として実
用化されており、とくにピン数が１００ピンを越えるよ
うな場合に適している。[Prior Art] TAB has been put into practical use as an effective method for mounting semiconductor chips, and is particularly suitable for cases where the number of pins exceeds 100.
上記ＴＡＢは、二瓶他編「半導体実施技術ハンドブック
」第１３９〜１４６頁に記載のように、バンプ電極を備
えた半導体チップをフィルムキャリアのインナーリート
にボンデングし、洗浄行程を経て樹脂封止するようにし
て１）だ。The above TAB is made by bonding a semiconductor chip with bump electrodes to the inner reed of a film carrier, and sealing it with resin after a cleaning process, as described in "Semiconductor Implementation Technology Handbook" edited by Nihei et al., pages 139 to 146. That's 1).
このようにフィルムキャリアに実装された半導体チップ
はキャリアであるフィルムから打ち抜かれてリート成形
され１回路基板上に実装されるようになっていた。The semiconductor chip mounted on the film carrier in this way is punched out from the film that is the carrier, formed into a LEET, and mounted on a single circuit board.
上記フィルムキャリアは１片面に接着剤を塗布したポリ
イミド等のテープに、位置決めや自動送り用のスプロケ
ットホールと半導体チップの入るデバイスホール等を設
け、銅箔をラミネートシ、上記銅箔面にフォトリソグラ
フィによりエツチングレジストを形成し、さらに裏面に
エツチング時のリート変形を防止するための保護レジス
トを形成し、次いで、上記銅箔をエツチングリードおよ
び周辺回路パターンを生成するようにしていた。そして
最後に、上記レジストの不要部を剥離し、上記リード部
に半導体チップのバンプ電極との合金接続用の錫あるい
は半田等を鍍金するようにしていた。The above film carrier is made of polyimide tape coated with adhesive on one side, with sprocket holes for positioning and automatic feeding, device holes for semiconductor chips, etc., then copper foil is laminated, and photolithography is performed on the copper foil surface. An etching resist was formed by etching, and a protective resist was further formed on the back surface to prevent reed deformation during etching, and then the copper foil was used to form etching leads and peripheral circuit patterns. Finally, the unnecessary portions of the resist are peeled off, and the lead portions are plated with tin, solder, or the like for alloy connection with the bump electrodes of the semiconductor chip.
また、特開昭６３−３４９３３号公報に記載の方法では
、ニッケル鍍金した鋼材のリード部の先端に、金属塩を
溶かした有機粘性溶液を塗布して加熱し、バンプ用金属
を分離析出させてバンプを形成し、これにより、半導体
チップ側のバンプを省略するようにしていた。Furthermore, in the method described in JP-A No. 63-34933, an organic viscous solution in which a metal salt is dissolved is applied to the tip of a lead portion of a nickel-plated steel material and heated to separate and precipitate bump metal. Bumps are formed, thereby omitting the bumps on the semiconductor chip side.
［発明が解決しようとする課題］
上記従来のＴＡＢ技術では網材のリード部の剛性が不足
するため、リードピッチをさらに微細化することが困難
であった。上記リード部を微細化するとフィルムキャリ
アのリード形成工程や、半導体チップの実装工程におい
て上記リード部が微小外力により変形し易くなるため、
フィルムキャリアやＴＡＢチップ等の歩留まりを低下さ
せるという問題があった。[Problems to be Solved by the Invention] In the conventional TAB technology described above, the rigidity of the lead portion of the net material is insufficient, so that it is difficult to further refine the lead pitch. If the lead portion is miniaturized, the lead portion becomes easily deformed by minute external forces during the film carrier lead formation process and the semiconductor chip mounting process.
There is a problem in that the yield of film carriers, TAB chips, etc. is reduced.
本発明の目的は、上記リード部の剛性を強化してリード
ピッチを微細化したフィルムキャリアおよびフィルムキ
ャリアを使用した半導体装置とその製造方法を提供する
ことにある。An object of the present invention is to provide a film carrier in which the rigidity of the lead portion is strengthened and the lead pitch is made finer, a semiconductor device using the film carrier, and a manufacturing method thereof.
［課題を解決するための手段］
本発明は上記目的を達成するために、半導体チップのバ
ンプ電極をフィルムキャリアのリード部にボンデング接
続した半導体装置の製造方法ニおいて、デバイスホール
を備えた絶縁テープの表面に銅箔をラミネートし、上記
銅箔の上面にニッケル層をめっきし、上記ニッケルめっ
きした銅箔を上記リード部を含む回路パターンに成形し
、上記リード部の上記銅箔面の少なくとも一部に錫をめ
っきし、上記半導体チップのバンプ電極を上記錫めっき
部にボンデング接続するようにする。[Means for Solving the Problems] In order to achieve the above object, the present invention provides a method for manufacturing a semiconductor device in which bump electrodes of a semiconductor chip are bonded to lead portions of a film carrier. Copper foil is laminated on the surface of the tape, a nickel layer is plated on the upper surface of the copper foil, the nickel-plated copper foil is formed into a circuit pattern including the lead part, and at least the copper foil surface of the lead part is A portion is plated with tin, and the bump electrodes of the semiconductor chip are bonded to the tin-plated portion.
さらに、デバイスホールを備えた絶縁テープの表面にニ
ッケルをめっきし、上記ニッケルめっき層をリード部を
含む回路パターンに成形し。Furthermore, the surface of the insulating tape provided with device holes is plated with nickel, and the nickel plating layer is formed into a circuit pattern including lead portions.
次いで上記成形ニッケルめっき層に銅をめっきし、上記
鋼めっき層の上に錫をめっきし、上記錫めっき層の少な
くとも一部に上記半導体チップのバンプ電極をボンデン
グ接続するようにする。Next, the shaped nickel plating layer is plated with copper, the steel plating layer is plated with tin, and the bump electrodes of the semiconductor chip are bonded to at least a portion of the tin plating layer.
さらに、上記ニッケルめっき層を無電界めっきにより生
成するようにする。Furthermore, the nickel plating layer is formed by electroless plating.
「作用コ
以上のように構成した本発明の半導体装置は、金または
金めつきの半導体チップバンプ電極をフィルムキャリア
の成形された回路パターン内の錫めっきリード部に強固
にボンデング接続される。In the semiconductor device of the present invention constructed as described above, the gold or gold-plated semiconductor chip bump electrodes are firmly bonded to the tin-plated leads in the molded circuit pattern of the film carrier.
また、上記錫めっき部は上記回路パターンに、成形され
た銅箔または洞めっき層上に強固にめっきされる。Further, the tin plating portion is firmly plated on the copper foil or hollow plating layer formed on the circuit pattern.
さらに、上記銅箔または銅めっき層の強度はニッケル層
に大きく補強される。Furthermore, the strength of the copper foil or copper plating layer is greatly reinforced by the nickel layer.
また、上記ニッケルめっき層をキャリアテープの絶縁テ
ープ上に直接生成する場合は、これを無電界めっきによ
り均質、かつ密着性よく生成する。When the nickel plating layer is directly formed on the insulating tape of the carrier tape, it is formed homogeneously and with good adhesion by electroless plating.
［実施例］
第１図（ａ）〜（１）は本発明の第１のフィルムキャリ
ア形状に係るフィルムキャリアの製造工程図である。[Example] Figures 1(a) to 1(1) are manufacturing process diagrams of a film carrier according to the first film carrier shape of the present invention.
第１図（ａ’）の１は幅３５ｍｍ、厚み１２５μｍのフ
ィルムキャリア用の絶縁テープであるポリイミドフィル
ムの部分断面図である。フィルムキャリア用としてはこ
の他にポリエステル。1 in FIG. 1(a') is a partial sectional view of a polyimide film which is an insulating tape for a film carrier and has a width of 35 mm and a thickness of 125 μm. Polyester is also used for film carriers.
エポキシ系のフィルム等を用いることもできる。An epoxy film or the like can also be used.
上記ポリイミドフィルム１に同図（ｂ）に示すデバイス
ホール２やスプロケットホール（図示しない）等を設け
、次いで同図（ｃ）に示すようにその表面に厚み１８μ
ｍの銅箔３を接着剤によりラミネートする。The polyimide film 1 is provided with device holes 2 and sprocket holes (not shown) as shown in FIG.
The copper foils 3 of m are laminated with adhesive.
次いで同図（ｄ）に示すように銅箔３の上にフォトレジ
スト４を塗布し、同図（ｅ）に示すようにフォトレジス
ト４を露光、現像して所定の回路パターンを形成する。Next, a photoresist 4 is coated on the copper foil 3 as shown in FIG. 3(d), and a predetermined circuit pattern is formed by exposing and developing the photoresist 4 as shown in FIG. 3(e).
次いで同図（ｆ）に示すように銅箔３の裏面に保護用レ
ジスト５を塗布し、同図（ｇ）に示すようにレジスト４
以外の部分に無電界めっきによりニッケルめっき層６を
設け、同図（ｈ）に示すようにフォトレジスト４を剥離
、除去する。Next, as shown in the figure (f), a protective resist 5 is applied to the back surface of the copper foil 3, and as shown in the figure (g), the resist 4 is applied.
A nickel plating layer 6 is provided on the other parts by electroless plating, and the photoresist 4 is peeled off and removed as shown in FIG.
次いで、同図（ｉ）に示すようにニッケルめっきＪＷ６
の開口部分の銅箔部をエツチングして除去し、同図（ｊ
）に示すように保護用レジスト５を除去する。Next, as shown in the same figure (i), nickel plating JW6
The copper foil part of the opening part was etched and removed, and the same figure (j
), the protective resist 5 is removed.
次いで同図（ｈ、）に示すように上記フィルムキャリア
のリード部のニッケルめっき層６の反対面に錫めっき層
７を設け、フィルムキャリアを完成する。Next, as shown in FIG. 3(h), a tin plating layer 7 is provided on the opposite side of the nickel plating layer 6 on the lead portion of the film carrier to complete the film carrier.
半導体チップ８は上記リード部の錫めっき層７上に半導
体チップ８に設けられた金バンプ９によりボンデングさ
れる。バンプとしては上記金の他に金めつき材を用いる
こともできる。また、上記バンプは半導体チップ８のア
ルミニュウム電極に直接、或いはアルミニュウムと金の
相互拡散を防止するためのチタン、パラジウム系膜を介
して接着されている。The semiconductor chip 8 is bonded onto the tin plating layer 7 of the lead portion with gold bumps 9 provided on the semiconductor chip 8. In addition to the above-mentioned gold, a gold-plated material can also be used as the bump. The bumps are bonded to the aluminum electrodes of the semiconductor chip 8 either directly or via a titanium or palladium film to prevent mutual diffusion of aluminum and gold.
上記本発明のキャリアテープでは、銅箔３の強度がニッ
ケルめっきＮ６により補強されているので、リード部の
強度も増加しているという特長が得られるのである。こ
のニッケルめっきには、ワアット浴、スルファミン酸浴
等の電気ニッケルめっき、および燐系もしくはボロン系
の無電界ニッケルめっき等の通常の方法を適用すること
が出来る。また、銅箔３を補強するニッケルめっき層６
の厚みは０．１μｍ以上、好ましくは０．５μｍ以上で
、およそ１０μｍ以下がよい。厚みが１０μｍを趙える
とそのエツチングが困難になる。In the carrier tape of the present invention, the strength of the copper foil 3 is reinforced by the nickel plating N6, so that the strength of the lead portion is also increased. For this nickel plating, conventional methods such as electrolytic nickel plating using a Watt bath or sulfamic acid bath, and phosphorus-based or boron-based electroless nickel plating can be applied. In addition, a nickel plating layer 6 that reinforces the copper foil 3
The thickness is preferably 0.1 μm or more, preferably 0.5 μm or more, and approximately 10 μm or less. When the thickness exceeds 10 μm, etching becomes difficult.
上記本発明による銅箔３をニッケルめっき層６により補
強したキャリアテープを用いると、リードピッチを４０
〜５０μｍに微細化してもリードの変形を皆無とするこ
とができ、これにより、リード数が５００ピン以上の半
導体装置を信頼性、歩留まり良く製造することができる
。When using the carrier tape in which the copper foil 3 of the present invention is reinforced with the nickel plating layer 6, the lead pitch can be increased to 40
Even when miniaturized to ~50 μm, there can be no deformation of the leads, thereby making it possible to manufacture semiconductor devices having 500 or more lead pins with high reliability and high yield.
また、製造プロセスとしては第１図（ｊ）、（ｋ）等の
構造が得られるものであれば、第１図（ａ）〜（１）の
過程を変更しても良いことは勿論である。Furthermore, as for the manufacturing process, it is of course possible to change the processes shown in Fig. 1 (a) to (1) as long as the structures shown in Fig. 1 (j) and (k) can be obtained. .
上記本発明のチップキャリアを前記特開昭６３−３４９
３３号公報に記載のチップキャリアと比較すると、本発
明では半導体チップ８をリート部の銅箔３側に錫めっき
層７を介してバンプボンデングするのに対して、特開昭
６３−３４９３３号公報記載の方法ではニッケル鍍金層
６側にボンデングするようにしている点が本質的に異な
っている。The chip carrier of the present invention is described in Japanese Patent Application Laid-Open No. 63-349.
In comparison with the chip carrier described in Japanese Patent Laid-Open No. 34933, the present invention bump-bonds the semiconductor chip 8 to the copper foil 3 side of the REET part via the tin plating layer 7, whereas The method described in the publication is essentially different in that bonding is performed on the nickel plating layer 6 side.
このような相違点は、本発明では半導体チップ８の金バ
ンプ電極９が基本的にニッケルめっき層にはボンデング
不能であり錫めっき層にはボンデングできるのに対し、
特開昭６３−３４９３３号公報記載の方法ではニッケル
鍍金層６側にバンプを生成する必要があることに由来し
ている。また、本発明の錫めっき層７はニッケルめっき
層６にはめっき困難であり銅箔３にはめっき容易である
。また、リード部を成形後においては錫めっき暦７の片
面の電気めっきは困難なので無電界めっきを用いる。Such a difference is that in the present invention, the gold bump electrodes 9 of the semiconductor chip 8 basically cannot be bonded to the nickel plating layer, but can be bonded to the tin plating layer.
This is due to the fact that the method described in JP-A-63-34933 requires the formation of bumps on the nickel plating layer 6 side. Further, the tin plating layer 7 of the present invention is difficult to plate on the nickel plating layer 6, but is easy to plate on the copper foil 3. Furthermore, since it is difficult to electroplate one side of the tin plating plate 7 after the lead portion is formed, electroless plating is used.
第２図（ａ）〜（１）は本発明のキャリアテープの他の
製造工程を示す図である。第２図（ｋ）、（１，）にお
いてはニッケルめっき層６がリード部の端部にまで周り
込んでいる点が第１図（ｋ）、（］、）と異なっている
。しかし、これは製造工程の相違によるものであり上記
した本発明の効果は同様に得られるのである。FIGS. 2(a) to 2(1) are diagrams showing other manufacturing steps of the carrier tape of the present invention. 2(k) and (1,) differ from FIG. 1(k), (],) in that the nickel plating layer 6 extends around the ends of the lead portions. However, this is due to a difference in the manufacturing process, and the effects of the present invention described above can be obtained in the same way.
第２図（ａ、）〜（ｄ）は第１図（ａ）〜（ｄ）と同様
なプロセスである。その後、フォトレジスト４を露光、
現像して同図（ｅ）に示すような所定のパターンを生成
する。2(a,)-(d) are similar processes to FIG. 1(a)-(d). After that, the photoresist 4 is exposed,
It is developed to generate a predetermined pattern as shown in FIG.
次いで、同図（ｆ）に示すように銅箔３の裏面にエツチ
ング保護用レジスト５を塗布し、銅箔３を上面よりエツ
チングすると同図（ｇ）に示す断面形状が得られる。Next, as shown in FIG. 3(f), an etching protection resist 5 is applied to the back surface of the copper foil 3, and the copper foil 3 is etched from the top surface to obtain the cross-sectional shape shown in FIG. 1(g).
次いで同図（ｈ）に示すようにフォトレジスト４を剥離
、除去し、同図（ｉ）に示すように銅箔３の露光面に無
電界ニッケルめっきを施す。Next, the photoresist 4 is peeled off and removed as shown in FIG. 4(h), and electroless nickel plating is applied to the exposed surface of the copper foil 3 as shown in FIG. 3(i).
このときニッケルめっき層はリード部の端部にまで廻り
込んで生成される。At this time, the nickel plating layer is formed around the ends of the lead portions.
次いで同図（ｊ）に示すように保護レジスト５を除去し
、同図（ｋ）に示すようにリード部の銅箔の不偏に錫め
っきＮ７をめっきする。半導体チップ８の金バンプ電極
９は同図（１）に示すようにこの錫めっきＭ７にボンデ
ングされる。Next, the protective resist 5 is removed as shown in FIG. 5(j), and tin plating N7 is uniformly plated on the copper foil of the lead portion as shown in FIG. 2(k). The gold bump electrodes 9 of the semiconductor chip 8 are bonded to this tin plating M7 as shown in FIG. 1(1).
上記第２図の無電界ニッケルめっき層６の生成には、次
亜燐酸塩を還元剤とするニッケルと燐等の合金めっきや
、ボロン塩を還元剤とするニッケルとボロン等の合金め
っき等の通常の方法を用いることが出来る。また、ニッ
ケルめっき層６の厚み、リード部の間隔、ピン数等につ
いては第１図に示した本発明の第１の実施例と同様であ
る。The electroless nickel plating layer 6 shown in FIG. 2 can be formed by alloy plating of nickel and phosphorus using hypophosphite as a reducing agent, or alloy plating of nickel and boron using boron salt as a reducing agent. Conventional methods can be used. Further, the thickness of the nickel plating layer 6, the interval between the lead parts, the number of pins, etc. are the same as in the first embodiment of the present invention shown in FIG.
第３図（ａ、）〜（１）は本発明の第３のキャリアテー
プ形状に係るキャリアテープの製造工程図である。第３
図（ｊ）、（ｋ）を第１図および第２図（、ｊ）、（ｋ
）と比較すると、第３図（ｊ）ではニッケルめっき層６
が下側になりその上面とリード部の全周に銅めっき層３
１がめっきされている点が第１図および第２図（ｊ）と
異なっている。3(a) to 3(1) are manufacturing process diagrams of a carrier tape according to the third carrier tape shape of the present invention. Third
Figures (j) and (k) are compared to Figures 1 and 2 (,j), (k
), in Fig. 3(j), the nickel plating layer 6
is on the lower side, and a copper plating layer 3 is placed on its upper surface and the entire circumference of the lead part.
It differs from FIGS. 1 and 2(j) in that 1 is plated.
また、第３図（ｋ）では錫めっき層７が銅めっき層３１
の全周にめっきされている点が第１図および第２図（ｋ
）と異なっている。したがって、第３図の工程によるキ
ャリアテープには金バンプ９を介して半導体チップ８を
リード部の上面および下面の双方に取付けることができ
る。Further, in FIG. 3(k), the tin plating layer 7 is the copper plating layer 31.
Figures 1 and 2 (k
) is different from Therefore, the semiconductor chip 8 can be attached to both the upper and lower surfaces of the lead part via the gold bumps 9 on the carrier tape produced by the process shown in FIG.
また、リード部には上下両面に銅めつき層３１がめっき
されるのでその補強効果によりリード部の強度をさらに
高めることができる。Further, since the lead portion is plated with a copper plating layer 31 on both the upper and lower surfaces, the strength of the lead portion can be further increased due to its reinforcing effect.
第３図（ａ）に示す＠ ３５ ｍ ｍ、厚み１２５μｍ
のキャリアテープ用ポリイミドフィルム１の上面に同図
（ｂ）に示すようにフォトレジスト４を塗布し、これを
露光、現像して同図（ｃ）に示す所定のパターンを形成
する。As shown in Figure 3(a) @ 35 mm, thickness 125 μm
A photoresist 4 is coated on the upper surface of the polyimide film 1 for carrier tape as shown in FIG. 4(b), and is exposed and developed to form a predetermined pattern as shown in FIG. 4(c).
次いで同図（ｄ）に示すようにリード部補強用のニッケ
ルめっき層６をフォトレジスト４以外の部分に周知の無
電界めっき法によりめっきし、同図（ｅ）に示すように
フォトレジスト４を剥離、除去する。上記ニッケルめっ
きはポリイミドフィルム１上には電気めっきにより生成
することは出来ないので無電界めっき法を用いる。Next, as shown in FIG. 4(d), a nickel plating layer 6 for reinforcing the lead portion is plated on the parts other than the photoresist 4 by a well-known electroless plating method, and as shown in FIG. 4(e), the photoresist 4 is Peel and remove. Since the nickel plating cannot be formed on the polyimide film 1 by electroplating, an electroless plating method is used.
次いで、同図（ｆ）に示すようにポリイミドフィルム１
のエツチング用フォトレジスト１０を塗布し、これを露
光、現像して同図（ｇ）に示すような所定のパターンを
形成し１周知の方法で同図（ｈ）に示すようにポリイミ
ドフィルム１をエツチングしてデバイスホール２やスプ
ロケットホール等を生成し、同図（ｉ）に示すようにフ
ォトレジスト１０を除去する。Next, as shown in the same figure (f), polyimide film 1
A photoresist 10 for etching is applied, exposed and developed to form a predetermined pattern as shown in FIG. Device holes 2, sprocket holes, etc. are formed by etching, and the photoresist 10 is removed as shown in FIG. 1(i).
次いで、同図（ｊ）に示すようにニッケルめっきＮ６に
無電界めっき法により銅めっき層３１をめっきし、さら
に同図（ｋ）に示すように無電界めっき法により銅めっ
き層３１に合金接続用の錫めっき層７をめっきする。そ
して同図（１）に示すように錫めっき層７に半導体チッ
プ８を金バンプ９によりボンデングする。Next, as shown in the same figure (j), a copper plating layer 31 is plated on the nickel plated N6 by electroless plating method, and further, as shown in the same figure (k), alloy connection is made to the copper plating layer 31 by electroless plating method. A tin plating layer 7 is plated. Then, as shown in FIG. 1 (1), a semiconductor chip 8 is bonded to the tin plating layer 7 using gold bumps 9.
なお、上記本発明の各実施例においては銅箔３または銅
めっき層３１の補強にニッケルめっき層６を用いて説明
したのであるが、この他に鉄−ニッケル系、銅−ニッケ
ル系等のめっき層を用いても同様の効果を得ることが出
来ろ。In each of the above embodiments of the present invention, the nickel plating layer 6 was used to reinforce the copper foil 3 or the copper plating layer 31, but iron-nickel plating, copper-nickel plating, etc. may also be used. A similar effect can be achieved using layers.
［発明の効果コ
本発明では、フィルムキャリアまたはフィルムキャリア
に半導体チップを実装した半導体装置において、フィル
ムキャリアのリード部を含む成形回路パターンをニッケ
ルめっき層により補強するので、キャリアテープのリー
ド形成工程や、半導体チップの実装工程において上記リ
ード部が微小外力による変形を防止するという効果が得
られる。[Effects of the Invention] In the present invention, in a film carrier or a semiconductor device in which a semiconductor chip is mounted on a film carrier, the molded circuit pattern including the lead portion of the film carrier is reinforced with a nickel plating layer, so that the lead forming process of the carrier tape and This provides the effect that the lead portion is prevented from being deformed by minute external forces during the semiconductor chip mounting process.
この結果、フィルムキャリアやフィルムキャリアに実装
した半導体装置の歩留まりを大きく向上することができ
、さらに、リートピッチを微細化して数百ピンを越える
フィルムキャリアおよび超ＬＳＩ装置等を提供すること
ができる。As a result, the yield of film carriers and semiconductor devices mounted on film carriers can be greatly improved, and furthermore, it is possible to miniaturize the lead pitch and provide film carriers and VLSI devices with more than several hundred pins.
同時に、上記リード部の錫めっき部に半導体チップの金
または金めつきバンプ電極をボンデング接続し、さらに
、上記錫めっき部を成形された上記リード部の銅箔また
は銅めっき層上に設け、上記銅箔または銅めっき層上に
上記ニッケルめっき層を設けるようにするので、それぞ
れの間の接着を強固にして信頼度を向上することが出来
る。At the same time, gold or gold-plated bump electrodes of the semiconductor chip are bonded to the tin-plated portions of the lead portions, and the tin-plated portions are further provided on the copper foil or copper plating layer of the molded lead portions. Since the nickel plating layer is provided on the copper foil or the copper plating layer, the adhesion between them can be strengthened and reliability can be improved.
さらに、上記ニッケルめっき層をキャリアテープの絶縁
テープ上に直接生成する場合は、これを無電界めっきに
よりめっきし、その均質性。Furthermore, when the nickel plating layer is directly formed on the insulating tape of the carrier tape, it is plated by electroless plating to ensure its uniformity.
密着性を高めることができる。Adhesion can be improved.
第１〜３図はそれぞれ本発明の各実施例の製造工程説明
図である。
工・・・ポリイミドフィルム、２・・・デバイスホール
、３・・・銅箔、３１・・・銅めっき層、４・・・フォ
トレジスト、５・・・保護層レジスト、６・・・ニッケ
ルめっき層、７・・・錫めっき層、８・・・半導体チッ
プ、９・・・金バンプ電極、１０・・・フォトレジスト
である。1 to 3 are explanatory diagrams of the manufacturing process of each embodiment of the present invention, respectively. Engineering: Polyimide film, 2: Device hole, 3: Copper foil, 31: Copper plating layer, 4: Photoresist, 5: Protective layer resist, 6: Nickel plating Layer 7...Tin plating layer, 8...Semiconductor chip, 9...Gold bump electrode, 10...Photoresist.
Claims (1)
なくとも上記フィルムキャリアのリード部を銅箔および
これを補強する金属層により構成し、上記リード部の補
強金属層を選択的に取り除いた銅箔部に錫めっきした電
極を備え、半導体チップを上記電極に接続したことを特
徴とする半導体装置。 ２、半導体チップを搭載するフィルムキャリアにおいて
、少なくとも上記フィルムキャリアのリード部を銅箔お
よびこれを補強する金属層により構成し、上記リード部
の補強金属層を選択的に取り除いた銅箔部に錫めっきし
た電極を備えたことを特徴とするフィルムキャリア。 ３、半導体チップをフィルムキャリアに搭載する半導体
装置の製造方法において、デバイスホールを備えた絶縁
テープの表面に銅箔をラミネートし、上記銅箔の上面に
補強金属層をめっきし、上記補強金属層をめっきした銅
箔を上記リード部を含む回路パターンに成形し、上記補
強金属層を選択的に取り除いた上記リード部の銅箔面の
少なくとも一部に錫をめっきし、半導体チップを上記錫
めっき部に接続するようにしたことを特徴とする半導体
装置の製造方法。 ４、半導体チップを接続するフィルムキャリアの製造方
法において、デバイスホールを備えた絶縁テープの表面
に銅箔をラミネートし、上記銅箔の上面に補強金属層を
めっきし、上記補強金属層をめっきした銅箔をリード部
を含む回路パターンに成形し、上記補強金属層を選択的
に取り除いた上記リード部の銅箔面の少なくとも一部に
錫をめっきして半導体チップを接続する電極を形成する
ようにしたことを特徴とするフィルムキャリアの製造方
法。 ５、請求項４において、上記補強金属層をニッケルを無
電界めっきして生成するようにしたことを特徴とするフ
ィルムキャリアの製造方法。 ６、フィルムキャリアを用いる半導体装置において、上
記フィルムキャリアの絶縁テープと、上記絶縁テープ上
面にめっきした補強金属層のリード部および配線パター
ン部と、上記補強金属層上の銅めっき層と、上記銅めっ
き層上の錫めっき層とを備え、半導体チップを上記リー
ド部の錫めっき層に接続したことを特徴とする半導体装
置。 ７、半導体チップを搭載するフィルムキャリアにおいて
、上記フィルムキャリアの絶縁テープと、上記絶縁テー
プ上面にめきした補強金属層のリード部および配線パタ
ーン部と、上記補強金属層上の銅めっき層と、上記銅め
っき層上の錫めっき層とを備え、少なくとも上記錫めっ
き層の一部を半導体チップを接続する電極としたことを
特徴とするフィルムキャリア。 ８、フィルムキャリアを用いる半導体装置の製造方法に
おいて、デバイスホールを備えた絶縁テープの表面に補
強金属層をめっきし、上記補強金属層をリード部を含む
回路パターンに成形し、次いで上記成形補強金属層に銅
をめっきし、上記銅めっき層の上に錫をめっきし、上記
錫めっき層の少なくとも一部に上記半導体チップの電極
を接続することを特徴とする半導体装置の製造方法。 ９、半導体チップを接続するフィルムキャリアの製造方
法において、デバイスホールを備えた絶縁テープの表面
に補強金属層をめっきし、上記補強金属層をリード部を
含む回路パターンに成形し、次いで上記成形補強金属層
に銅をめっきし、上記銅めっき層の上に錫をめっきし、
上記錫めっき層の少なくとも一部を上記半導体チップ接
続用電極としたことを特徴とするフィルムキャリアの製
造方法。 １０、請求項６ないし９において、上記補強金属層をニ
ッケルの無電界めっきにより生成するようにしたことを
特徴とするフィルムキャリアの製造方法。 １１、請求項１および６において、上記半導体チップの
電極を金、または金めっき材で構成したことを特徴とす
る半導体装置。[Claims] 1. In a semiconductor device using a film carrier, at least the lead portion of the film carrier is constructed of copper foil and a metal layer reinforcing the same, and the reinforcing metal layer of the lead portion is selectively removed. A semiconductor device characterized in that a copper foil portion is provided with a tin-plated electrode, and a semiconductor chip is connected to the electrode. 2. In a film carrier on which a semiconductor chip is mounted, at least the lead portion of the film carrier is made of copper foil and a metal layer reinforcing it, and tin is applied to the copper foil portion from which the reinforcing metal layer of the lead portion is selectively removed. A film carrier characterized by being equipped with plated electrodes. 3. In a method for manufacturing a semiconductor device in which a semiconductor chip is mounted on a film carrier, a copper foil is laminated on the surface of an insulating tape provided with a device hole, a reinforcing metal layer is plated on the upper surface of the copper foil, and the reinforcing metal layer forming the plated copper foil into a circuit pattern including the lead portion, plating at least a portion of the copper foil surface of the lead portion from which the reinforcing metal layer has been selectively removed, and plating the semiconductor chip with the tin plating. 1. A method of manufacturing a semiconductor device, characterized in that the semiconductor device is connected to a portion thereof. 4. In a method for manufacturing a film carrier for connecting semiconductor chips, a copper foil is laminated on the surface of an insulating tape provided with a device hole, a reinforcing metal layer is plated on the upper surface of the copper foil, and the reinforcing metal layer is plated. Forming a copper foil into a circuit pattern including a lead part, and plating at least a part of the copper foil surface of the lead part from which the reinforcing metal layer has been selectively removed to form an electrode for connecting a semiconductor chip. A method for manufacturing a film carrier, characterized in that: 5. The method of manufacturing a film carrier according to claim 4, wherein the reinforcing metal layer is produced by electroless plating of nickel. 6. In a semiconductor device using a film carrier, an insulating tape of the film carrier, a lead portion and a wiring pattern portion of a reinforcing metal layer plated on the upper surface of the insulating tape, a copper plating layer on the reinforcing metal layer, and a copper plating layer on the reinforcing metal layer; 1. A semiconductor device comprising: a tin plating layer on the plating layer; and a semiconductor chip is connected to the tin plating layer of the lead portion. 7. In a film carrier on which a semiconductor chip is mounted, an insulating tape of the film carrier, a lead part and a wiring pattern part of a reinforcing metal layer plated on the upper surface of the insulating tape, a copper plating layer on the reinforcing metal layer, and the above-mentioned 1. A film carrier comprising a tin plating layer on a copper plating layer, wherein at least a part of the tin plating layer serves as an electrode for connecting a semiconductor chip. 8. In a method for manufacturing a semiconductor device using a film carrier, a reinforcing metal layer is plated on the surface of an insulating tape provided with a device hole, the reinforcing metal layer is formed into a circuit pattern including lead portions, and then the formed reinforcing metal A method for manufacturing a semiconductor device, comprising plating a layer with copper, plating tin on the copper plating layer, and connecting an electrode of the semiconductor chip to at least a portion of the tin plating layer. 9. A method for manufacturing a film carrier for connecting semiconductor chips, in which a reinforcing metal layer is plated on the surface of an insulating tape provided with device holes, the reinforcing metal layer is formed into a circuit pattern including lead parts, and then the forming reinforcement is plating copper on the metal layer, plating tin on the copper plating layer,
A method for manufacturing a film carrier, characterized in that at least a portion of the tin plating layer is used as the semiconductor chip connection electrode. 10. A method of manufacturing a film carrier according to claim 6, wherein the reinforcing metal layer is produced by electroless nickel plating. 11. A semiconductor device according to claims 1 and 6, wherein the electrodes of the semiconductor chip are made of gold or a gold plating material.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2141346A JPH0437042A (en) | 1990-06-01 | 1990-06-01 | Film carrier, semiconductor device using film carrier and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2141346A JPH0437042A (en) | 1990-06-01 | 1990-06-01 | Film carrier, semiconductor device using film carrier and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0437042A true JPH0437042A (en) | 1992-02-07 |
Family
ID=15289828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2141346A Pending JPH0437042A (en) | 1990-06-01 | 1990-06-01 | Film carrier, semiconductor device using film carrier and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0437042A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6995029B2 (en) | 2002-08-05 | 2006-02-07 | Osram Opta Semiconductors Gmbh | Fabricating surface mountable semiconductor components with leadframe strips |
| JP2008156727A (en) * | 2006-12-26 | 2008-07-10 | Furukawa Circuit Foil Kk | Surface-treated copper foil |
-
1990
- 1990-06-01 JP JP2141346A patent/JPH0437042A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6995029B2 (en) | 2002-08-05 | 2006-02-07 | Osram Opta Semiconductors Gmbh | Fabricating surface mountable semiconductor components with leadframe strips |
| US7695990B2 (en) | 2002-08-05 | 2010-04-13 | Osram Opto Semiconductors Gmbh | Fabricating surface mountable semiconductor components with leadframe strips |
| JP2008156727A (en) * | 2006-12-26 | 2008-07-10 | Furukawa Circuit Foil Kk | Surface-treated copper foil |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4997517A (en) | Multi-metal layer interconnect tape for tape automated bonding | |
| EP0373241B1 (en) | Film carrier and method of manufacturing same | |
| US7180006B2 (en) | Tape substrate and method for fabricating the same | |
| KR100437437B1 (en) | Semiconductor package manufacturing method and semiconductor package | |
| US8026614B2 (en) | Semiconductor IC-embedded substrate and method for manufacturing same | |
| JP2894254B2 (en) | Semiconductor package manufacturing method | |
| US6563202B1 (en) | Lead frame, manufacturing method of a lead frame, semiconductor device, assembling method of a semiconductor device, and electronic apparatus | |
| US6258631B1 (en) | Semiconductor package and the manufacturing method | |
| JP3971500B2 (en) | Manufacturing method of wiring board for mounting semiconductor element | |
| JPH03178152A (en) | Molded ic and its manufacture | |
| US5311056A (en) | Semiconductor device having a bi-level leadframe | |
| JP3422144B2 (en) | Semiconductor package manufacturing method | |
| JPH11121646A (en) | Semiconductor package and manufacture thereof | |
| JPH1140940A (en) | Structure and method for soldering ball grid array semiconductor package | |
| JPH0437042A (en) | Film carrier, semiconductor device using film carrier and its manufacture | |
| JP2009277987A (en) | Film-carrier tape for mounting electronic component and its manufacturing method, and semiconductor device | |
| US6666964B2 (en) | Method of manufacturing a circuit board | |
| JPH1140908A (en) | Printed wiring board | |
| KR100531223B1 (en) | Wiring board for mounting electronic parts and method for producing the wiring board | |
| JPS61208859A (en) | Lead frame of semiconductor device | |
| JPH061789B2 (en) | Film carrier for semiconductor device | |
| JPS62272546A (en) | Film carrier for semiconductor device | |
| KR920000381B1 (en) | Film carrier and method for manufacturing thereof | |
| JPH0510365Y2 (en) | ||
| JP2549277B2 (en) | Semiconductor device |