JPH1140940A - Structure and method for soldering ball grid array semiconductor package - Google Patents

Structure and method for soldering ball grid array semiconductor package

Info

Publication number
JPH1140940A
JPH1140940A JP9210073A JP21007397A JPH1140940A JP H1140940 A JPH1140940 A JP H1140940A JP 9210073 A JP9210073 A JP 9210073A JP 21007397 A JP21007397 A JP 21007397A JP H1140940 A JPH1140940 A JP H1140940A
Authority
JP
Japan
Prior art keywords
pad portion
semiconductor package
type semiconductor
recess
ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9210073A
Other languages
Japanese (ja)
Inventor
Shigetaka Ooto
重孝 大音
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Micro Kogyo Kk
Original Assignee
Fuji Micro Kogyo Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Micro Kogyo Kk filed Critical Fuji Micro Kogyo Kk
Priority to JP9210073A priority Critical patent/JPH1140940A/en
Publication of JPH1140940A publication Critical patent/JPH1140940A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Abstract

PROBLEM TO BE SOLVED: To increase the bonding strength of a solder ball, etc., to a pad part, improve the reliability of a bump, improve the yield and reduce the sizes, with respect to a BGA semiconductor package. SOLUTION: On a base material 1a for a BGA semiconductor package or on the surface of a pad part 5 formed on the base material of a printed board as a motherboard, a small recess 6 to which a molten solder ball, etc., can enter is formed by etching with a circuit 4 and the pad part 5. A solder ball 8, etc., is applied and molten on the base material and into the recess 6 to be hardened and bonded. Thus, external output bump 9a to a printed board 10 as a motherboard or a bump to a BGA semiconductor package side is formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ボール・グリッド
・アレイ(Ball Grid Aray,以下BGA
と略称する)型半導体パッケージ(マイクロBGAを含
む)おける半田付け構造および半田付け方法である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ball grid array (BGA).
) -Type semiconductor package (including micro BGA) and a soldering method.

【0002】詳しくは、BGA型半導体パッケージの基
材上のパッド部(ランドともいう,以下同じ)に半田ボ
ール等(半田ペーストを含む,以下同じ)を接合した外
部出力バンプ(ボールグリッドアレイ)、またはマザー
ボードとしてのプリント基板上のパッド部に半田ボール
等を接合したバンプ(ボールグリッドアレイ)につい
て、その接合強度(半付け強度)を向上させることを目
的とした、BGA型半導体パッケージにおける半田付け
構造および半田付け方法に関するものである。
More specifically, external output bumps (ball grid arrays) in which solder balls or the like (including solder paste, hereinafter the same) are bonded to pad portions (also referred to as lands, hereinafter the same) on a base material of a BGA type semiconductor package, Alternatively, for a bump (ball grid array) in which a solder ball or the like is bonded to a pad portion on a printed circuit board as a motherboard, a soldering structure in a BGA type semiconductor package for the purpose of improving the bonding strength (half-strength). And a soldering method.

【0003】[0003]

【従来の技術】BGAは、半導体パッケージとプリント
基板とを接続する技術の一つとして、近時急速に普及し
ている。これは、絶縁性基材上に回路(リードピンを含
む,以下同じ)と連続したパッド部を例えば碁盤目状に
設けておき、このパッド部に半田ボール等を実装して外
部出力用のバンプ(ボールグリッドアレイ)とし、この
半導体パッケージをマザーボードと称される別のプリン
ト基板へ接続するようにしたものである(例えば、Jo
hn H.Lau編「Ball Grid Array
Technology」McGraw−Hill,I
nc.発行,1995年や、「日経マイクロデバイス」
誌,1994年3月号,P.58〜64等を参照)。
2. Description of the Related Art Recently, BGA has rapidly spread as one of the techniques for connecting a semiconductor package to a printed circuit board. In this method, a pad portion continuous with a circuit (including a lead pin, the same applies hereinafter) is provided in a grid pattern on an insulating base material, and a solder ball or the like is mounted on the pad portion and an external output bump ( (A ball grid array), and this semiconductor package is connected to another printed circuit board called a motherboard (for example, Jo).
hn H.H. Lau, "Ball Grid Array
Technology "McGraw-Hill, I
nc. Published, 1995, "Nikkei Micro Device"
Magazine, March 1994, P.M. 58-64 etc.).

【0004】上記BGA型半導体パッケージにおいて、
例えば図17で示す如く、そのパッド部5に外部出力バ
ンプとなる半田ボール等8を接合するには、ポリイミド
樹脂の如き絶縁性基材1aに形成した銅膜層2を、エッ
チングして回路4とそれに続くパッド部5を形成し、そ
こにパッド部5が露呈するようにソルダーレジスト7を
塗布し、そこから露呈したパッド部5に半田ボール等8
を充填(半田ペーストの塗布を含む,以下同じ)し、リ
フローして溶融させ、パッド部5へ接合させてバンプ9
aとしている。
In the above BGA type semiconductor package,
For example, as shown in FIG. 17, in order to bond a solder ball 8 serving as an external output bump to the pad portion 5, a copper film layer 2 formed on an insulating base material 1a such as a polyimide resin is etched to form a circuit 4 And a pad portion 5 subsequent thereto are formed, a solder resist 7 is applied so that the pad portion 5 is exposed, and a solder ball or the like 8 is applied to the pad portion 5 exposed therefrom.
(Including the application of solder paste, the same applies hereinafter), reflowed and melted, and joined to the pad portion 5 to form the bump 9
a.

【0005】[0005]

【発明が解決しようとする課題】電子部品の実装工程の
中で、パッド部へ半田ボール等を接合してバンプとした
際に、パッド部と該半田ボール等との接合強度は、その
半導体パッケージを用いた電気部品の信頼性に大きな影
響がある。
In a process of mounting an electronic component, when a solder ball or the like is bonded to a pad portion to form a bump, the bonding strength between the pad portion and the solder ball or the like is determined by the semiconductor package. Has a significant effect on the reliability of electrical components using

【0006】しかし、従来のBGA型半導体パッケージ
においては、上記図17で示した如く、また例えば特開
平8−111578号公報の各図で示されているよう
に、パッド部5はソルダーレジスト7から露呈した部分
で、半田ボール等8が接合される表面積が限定されてい
るし、また該パッド部5の表面は平面状である(特開平
7−312399号公報の例えば図2,図8も参照)。
そのため、溶融した半田ボール等8がパッド部5へ接合
しても、接合面積が少ないし剥がれ易く、接合強度が不
十分となる。
However, in the conventional BGA type semiconductor package, as shown in FIG. 17 and, for example, as shown in each of the figures of Japanese Patent Application Laid-Open No. HEI 8-111578, the pad portion 5 is formed from the solder resist 7. In the exposed portions, the surface area to which the solder balls 8 and the like 8 are bonded is limited, and the surface of the pad portion 5 is flat (see also, for example, FIGS. 2 and 8 in JP-A-7-313399). ).
Therefore, even when the molten solder ball 8 or the like 8 is bonded to the pad portion 5, the bonding area is small, the solder ball 8 is easily peeled, and the bonding strength is insufficient.

【0007】その結果、従来のBGA型半導体パッケー
ジにおけるバンプは、パッド部との接合強度の信頼性が
あまり高いとは言えず、例えば車載用や携帯用機器等に
使用する半導体パッケージとしては歩留りが悪かった。
そこで接合強度を増そうとすれば、パッド部や半田ボー
ル等を大きくする必要が生じ、機器の大型化につながっ
てしまう等の問題点もあった。
As a result, the bumps of the conventional BGA type semiconductor package cannot be said to have very high reliability of bonding strength with the pad portion, and for example, the yield is low as a semiconductor package used for a vehicle-mounted or portable device. It was bad.
Therefore, if the joining strength is to be increased, it is necessary to increase the size of the pad portion, the solder ball, and the like, which leads to an increase in the size of the device.

【0008】これは、BGA型半導体パッケージでマザ
ーボードとしてのプリント基板への外部出力バンプにつ
いては勿論のこと、マザーボードとしてのプリント基板
でBGA型半導体パッケージとのバンプについても同様
である。
This applies not only to external output bumps on a printed circuit board as a motherboard in a BGA type semiconductor package, but also to bumps in a BGA type semiconductor package on a printed circuit board as a motherboard.

【0009】しかも、近時の半田ボール等の直径は0.
3〜0.6mmであるが、この半田ボール等の直径が今
後ますます小さくなり、またパッド部へのメッキを無電
解メッキで行うことが増える傾向にあるため、この面か
らも半田ボール等の接合強度の信頼性が問題となってく
る。
In addition, the diameter of a solder ball or the like has recently been set at 0.3 mm.
Although the diameter of the solder ball is 3 to 0.6 mm, since the diameter of the solder ball and the like tends to be further reduced in the future, and the plating of the pad portion tends to be performed by electroless plating, the solder ball and the like are also considered from this surface. The reliability of the bonding strength becomes a problem.

【0010】本発明は、従来のBGA型半導体パッケー
ジにおける半田付け構造、および半田付け方法がもつ上
記問題点の解決を課題とした研究の結果、生まれたもの
である。即ち本発明の目的は、パッド部の面積が小さく
ても、そこに接合される半田ボール等の接合強度を増大
させ、バンプとしての信頼性を高め、歩留りを向上させ
られると共に、BGA型半導体パッケージの小型化を図
れるような、BGA型半導体パッケージにおける半田付
け構造、および半田付け方法を提供することにある。
The present invention has been made as a result of a study aimed at solving the above-mentioned problems of the conventional soldering structure and soldering method for a BGA type semiconductor package. That is, an object of the present invention is to increase the bonding strength of a solder ball or the like bonded thereto even if the area of the pad portion is small, to increase the reliability as a bump, to improve the yield, and to improve the BGA type semiconductor package. It is an object of the present invention to provide a soldering structure and a soldering method in a BGA type semiconductor package that can reduce the size of a semiconductor device.

【0011】[0011]

【課題を解決するための手段】[Means for Solving the Problems]

イ)本発明に係るBGA型半導体パッケージにおける半
田付け構造の第1は、ボール・グリッド・アレイ型半導
体パッケージ用の基材1aに形成したパッド部5の表面
に、溶融時の半田ボール等が入り込み可能な小さい凹所
6を形成し、溶融させた半田ボール等8を該凹所6にも
入り込ませて接合し、マザーボードとしてのプリント基
板10への外部出力バンプ9aにしたものである(例え
ば図1参照)。
A) The first of the soldering structures in the BGA type semiconductor package according to the present invention is that the solder balls or the like at the time of melting enter the surface of the pad portion 5 formed on the base material 1a for the ball grid array type semiconductor package. A possible small recess 6 is formed, a molten solder ball 8 or the like 8 is inserted into the recess 6 and joined to form an external output bump 9a to a printed board 10 as a motherboard (for example, FIG. 1).

【0012】ロ)本発明に係るBGA型半導体パッケー
ジにおける半田付け構造の第2は、マザーボードとして
のプリント基板用の基材1bに形成したパッド部5の表
面に、溶融時の半田ボール等が入り込み可能な小さい凹
所6を形成し、溶融させた半田ボール等8を該凹所6に
も入り込ませて接合し、ボール・グリッド・アレイ型半
導体パッケージ側とのバンプ9bにしたものである(例
えば図2参照)。
(B) The second aspect of the soldering structure in the BGA type semiconductor package according to the present invention is that a solder ball or the like at the time of melting enters the surface of the pad portion 5 formed on the substrate 1b for a printed circuit board as a motherboard. A possible small recess 6 is formed, and a molten solder ball 8 or the like 8 is also inserted into the recess 6 and joined to form a bump 9b with the ball grid array type semiconductor package side (for example, (See FIG. 2).

【0013】ハ)本発明に係るBGA型半導体パッケー
ジにおける半田付け構造の第3は、上記イ)またはロ)
に記載の半田付け構造において、パッド部5に形成した
溶融時の半田ボール等が入り込み可能な小さい凹所6
を、銅膜層2の厚みと同じ深さに形成したものである。
(C) The third of the soldering structures in the BGA type semiconductor package according to the present invention is the above (a) or (b).
In the soldering structure described in 1 above, the small recess 6 formed in the pad portion 5 and into which a solder ball or the like at the time of melting can enter.
Is formed at the same depth as the thickness of the copper film layer 2.

【0014】二)本発明に係るBGA型半導体パッケー
ジにおける半田付け構造の第4は、上記イ)またはロ)
に記載の半田付け構造において、パッド部5に形成した
溶融時の半田ボール等が入り込み可能な小さい凹所6
を、銅膜層2の厚みより浅く形成したものである。
(2) Fourth of the soldering structure in the BGA type semiconductor package according to the present invention is the above (a) or (b).
In the soldering structure described in 1 above, the small recess 6 formed in the pad portion 5 and into which a solder ball or the like at the time of melting can enter.
Is formed shallower than the thickness of the copper film layer 2.

【0015】ホ)本発明に係るBGA型半導体パッケー
ジにおける半田付け方法の第1は、ボール・グリッド・
アレイ型半導体パッケージ用の基材1aに形成した銅膜
層2表面に、感光性レジスト膜3を形成し露光・現像後
にエッチングして、回路4・パッド部5を形成すると同
時に、該パッド部5表面に溶融時の半田ボール等8が入
り込み可能な小さい凹所6を形成し、上記パッド部5が
露呈する如く基材1a上にソルダーレジスト7を塗布し
た後に、該パッド部5に対し半田ボール等8を充填して
溶融させ、上記凹所6内へも入り込んだ状態で硬化させ
てパッド部5に接合させ、マザーボードとしてのプリン
ト基板10への外部出力バンプ9aに形成するようにし
たものである。
E) A first method of soldering a BGA type semiconductor package according to the present invention is a ball grid circuit.
A photosensitive resist film 3 is formed on the surface of the copper film layer 2 formed on the substrate 1a for the array type semiconductor package, and is exposed and developed and then etched to form a circuit 4 and a pad portion 5 and at the same time, the pad portion 5 is formed. After forming a small recess 6 on the surface into which a solder ball 8 at the time of melting can enter, and applying a solder resist 7 on the substrate 1a so that the pad portion 5 is exposed, the solder ball is applied to the pad portion 5. And the like are filled and melted, hardened in a state of entering the recess 6 and joined to the pad portion 5 to form an external output bump 9a on a printed circuit board 10 as a motherboard. is there.

【0016】へ)本発明に係るBGA型半導体パッケー
ジにおける半田付け方法の第2は、マザーボードとして
のプリント基板用の基材1bに形成した銅膜層2表面
に、感光性レジスト膜3を形成し露光・現像後にエッチ
ングして、回路4・パッド部5を形成すると同時に、該
パッド部5表面に溶融時の半田ボール等8が入り込み可
能な小さい凹所6を形成し、上記パッド部5が露呈する
如く基板1b上にソルダーレジスト7を塗布した後に、
該パッド部5に対し半田ボール等8を充填して溶融さ
せ、上記凹所6内へも入り込んだ状態で硬化させてパッ
ド部5に接合させ、ボール・グリッド・アレイ型半導体
パッケージ側とのバンプ9bを形成するようにしたもの
である。
F) A second method of soldering a BGA type semiconductor package according to the present invention is to form a photosensitive resist film 3 on the surface of a copper film layer 2 formed on a substrate 1b for a printed circuit board as a motherboard. The circuit 4 and the pad portion 5 are formed by etching after exposure and development, and at the same time, a small recess 6 is formed on the surface of the pad portion 5 into which a solder ball 8 at the time of melting can enter, so that the pad portion 5 is exposed. After applying the solder resist 7 on the substrate 1b as described above,
The pad portion 5 is filled with a solder ball 8 or the like, melted, hardened while entering the recess 6 and joined to the pad portion 5 to form a bump with the ball grid array type semiconductor package side. 9b.

【0017】ト)本発明に係るBGA型半導体パッケー
ジにおける半田付け方法の第3は、上記ホ)またはへ)
に記載の半田付け方法において、銅膜層2をフルエッチ
ングして、回路4・パッド部5の形成と同時に、パッド
部5表面から銅膜層2の厚みと同じ深さの小さい凹所6
を形成するようにしたものである。
G) The third method of soldering the BGA type semiconductor package according to the present invention is the above-mentioned e) or f).
In the soldering method described in 1 above, the copper film layer 2 is fully etched to form the circuit 4 and the pad portion 5 and, at the same time, to form a recess 6 having the same depth as the thickness of the copper film layer 2 from the surface of the pad portion 5.
Is formed.

【0018】チ)本発明に係るBGA型半導体パッケー
ジにおける半田付け方法の第4は、上記ホ)またはへ)
に記載の半田付け方法において、銅膜層2をハーフエッ
チングして、回路4・パッド部5の形成と同時に、パッ
ド部5表面から銅膜層2の厚みより浅い小さい凹所6を
形成するようにしたものである。
H) The fourth of the soldering methods for the BGA type semiconductor package according to the present invention is the above e) or f).
In the soldering method described in 1 above, the copper film layer 2 is half-etched to form a recess 6 smaller than the thickness of the copper film layer 2 from the surface of the pad portion 5 simultaneously with the formation of the circuit 4 and the pad portion 5. It was made.

【0019】[0019]

【発明の実施の形態】上記本発明は、BGA型半導体パ
ッケージのパッド部に形成するもので、マザーボードと
してのプリント基板への外部出力バンプについての場合
と、マザーボードとしてのプリント基板のパッド部に形
成するもので、BGA型半導体パッケージ側とのバンプ
についての場合を含む。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention is formed on a pad portion of a BGA type semiconductor package. The present invention relates to a case of an external output bump to a printed circuit board as a motherboard, and a case formed on a pad portion of a printed circuit board as a motherboard. This includes the case of the bump with the BGA type semiconductor package side.

【0020】上記で基材1a,1bは絶縁性ある樹脂製
で、ポリイミド樹脂製のものが望ましいが、それに限ら
ず例えばポリエステル樹脂製としてもよく、さらにはガ
ラス・エポキシ樹脂製のものであってもよい。ここで半
田ボール等8とは半田ボールの他に半田ペーストをも含
み、またここで半田ボール等8の充填とは、半田ペース
トを塗布・印刷する場合も含む意味とする。
The substrates 1a and 1b are made of an insulating resin, preferably made of a polyimide resin. However, the material is not limited to this, and may be made of, for example, a polyester resin. Is also good. Here, the solder ball or the like 8 includes a solder paste in addition to the solder ball, and the filling of the solder ball or the like 8 includes a case where the solder paste is applied and printed.

【0021】銅膜層2の形成は、基材1a,1b上に銅
箔をラミネートしてもよいし、銅メッキで形成してもよ
い。またラミネートした上に銅メッキを施してもよい。
The copper film layer 2 may be formed by laminating a copper foil on the substrates 1a and 1b or by copper plating. Alternatively, copper plating may be performed after lamination.

【0022】上記パッド部5で半田ボール等8との接合
面に小さい凹所6を形成するには、基材1a,1b上に
形成した銅膜層2表面に、感光性レジスト膜(ドライフ
ィルムや電着性の感光性レジストを含む)3を形成し、
回路(リードピンを含む)やパッド部および小さい凹所
を形成用のパターンをもつマスク(図示略)でマスキン
グして、露光・現像後にエッチングすることにより、回
路4やパッド部5の形成と同時に形成するのがよい。
In order to form a small recess 6 in the pad portion 5 at the joint surface with the solder ball 8 or the like, a photosensitive resist film (dry film) is formed on the surface of the copper film layer 2 formed on the substrates 1a and 1b. And electrodepositable photosensitive resist) 3 to form
Masking with a mask (not shown) having a pattern for forming circuits (including lead pins), pads and small recesses, etching after exposure and development, and formation at the same time as formation of circuits 4 and pads 5 Good to do.

【0023】上記凹所6の形状は、半田ボール等8との
接合面積が大きくなり、また該凹所6内に溶融時の半田
ボール等8が入り込んで硬化後は抜け出し難くなる深さ
を有することが望ましい。
The shape of the recess 6 has such a depth that the bonding area with the solder ball 8 or the like becomes large, and the solder ball 8 at the time of melting enters the recess 6 and hardly comes out after hardening. It is desirable.

【0024】上記凹所6の平面形状は、多数個の孔状で
もよいし(図7,図10参照)、格子状でもよいし(図
12参照)、また多重円状でもよく(図13参照)、さ
らには渦巻き状でもよい(図示略)。また凹所6の深さ
は、回路4やパッド部5の形成時にフルエッチングで銅
膜層2の厚みと等しくなるようにすればよいが、露光時
のマスク(乾板またはフィルム)で該凹所6を形成する
部分を小さくまたは細くしてエッチングすれば、ハーフ
エッチングとなって銅膜層2の厚みの途中までのものと
なる(図14,図15参照)。
The planar shape of the recess 6 may be a large number of holes (see FIGS. 7 and 10), a lattice (see FIG. 12), or a multi-circle (see FIG. 13). ) Or a spiral shape (not shown). The depth of the recess 6 may be made equal to the thickness of the copper film layer 2 by full etching when the circuit 4 and the pad portion 5 are formed, but the depth of the recess is determined by a mask (dry plate or film) at the time of exposure. If the portion where 6 is formed is made smaller or thinner and etched, half-etching is performed and the copper film layer 2 is partially etched (see FIGS. 14 and 15).

【0025】上記エッチングの後で感光性レジスト膜3
を剥離した後は、パッド部5の表面を露呈する如くソル
ダーレジスト7を塗布して、露呈したパッド部5にメッ
キを行う。ソルダーレジスト7には感光性をもつ液レジ
を用いることが望ましいが、それに限るものでない。ま
た上記メッキは、いわゆる下地メッキとしてニッケルメ
ッキをした後に、金メッキ、銀、またはパラジュームメ
ッキを施すが、それに限らず、パラジュームメッキの上
にさらに金、銀、半田またはスズのメッキを施してもよ
い。
After the above etching, the photosensitive resist film 3
After peeling, the solder resist 7 is applied so that the surface of the pad portion 5 is exposed, and the exposed pad portion 5 is plated. It is desirable to use a liquid resist having photosensitivity for the solder resist 7, but the present invention is not limited to this. In addition, the plating is performed by performing nickel plating as so-called base plating, followed by gold plating, silver, or palladium plating. .

【0026】上記のメッキ方法は、パッド部5が凹所6
で複数個に分割されたもの(例えば図12や図13で示
したもの)では無電解メッキとし、パッド部5が分割さ
れないもの(例えば図7,図10で示したものや渦巻き
状のもの)では、電解メッキでも無電解メッキでもよ
い。なお凹所6が格子状や多重円(同心円)状のもので
も、パッド部5が一部で連結して完全に分割されていな
いもの(例えば図16参照)では、電解メッキでもよ
い。
In the above plating method, the pad portion 5 is
(For example, those shown in FIGS. 12 and 13) are electroless-plated, and the pad portions 5 are not divided (for example, those shown in FIGS. 7 and 10 or spirals). Then, electrolytic plating or electroless plating may be used. Even if the recesses 6 have a lattice shape or multiple circles (concentric circles), if the pad portions 5 are partially connected and are not completely divided (for example, see FIG. 16), electrolytic plating may be used.

【0027】上記本発明に係るBGA型半導体パッケー
ジにおける半田付け構造、および半田付け方法は次の如
き作用をなす。
The soldering structure and the soldering method in the BGA type semiconductor package according to the present invention have the following effects.

【0028】基材2上のパッド部5で半田ボール等8と
の接合面には、溶融時の半田ボール等8が入り込み可能
な小さい凹所6を形成してある。そのため該パッド部5
は、従来の平面的なパッド部と比べて、該小さい凹所6
により溶融した半田ボール等8との接合面積が増大して
おり、かつその凹所6内へ入り込んだ半田ボール等8が
その中で硬化し、言わばアンカーボルト状に抜け難くな
り、強く接合する(図11,図15参照)。
A small recess 6 into which the solder ball 8 at the time of melting can enter is formed on the joint surface of the pad portion 5 on the base material 2 with the solder ball 8. Therefore, the pad portion 5
Is smaller than the conventional flat pad portion.
As a result, the bonding area with the molten solder ball 8 or the like is increased, and the solder ball 8 or the like 8 that has entered the recess 6 hardens therein, so that it hardly comes off like an anchor bolt, and it is strongly bonded ( 11 and 15).

【0029】したがって、従来の平面的なパッド部との
接合に比べると、半田ボール等8の接合強度(半田付け
強度)が大幅に増大し、このBGA型半導体パッケージ
を用いた半導体装置としての信頼性が向上し、例えば車
載用や携帯用機器等への使用でも信頼性が生じる。また
パッド部5や半田ホール等8の直径を小さくしても接合
強度が大きいから、機器の小型化を図り易くなってい
る。
Therefore, the bonding strength (soldering strength) of the solder balls 8 and the like is greatly increased as compared with the conventional bonding with a flat pad portion, and the reliability as a semiconductor device using this BGA type semiconductor package is increased. The reliability is improved even when used in, for example, a vehicle-mounted or portable device. In addition, since the bonding strength is high even if the diameter of the pad portion 5 or the solder hole 8 is reduced, the size of the device can be easily reduced.

【0030】他面、パッド部5の小さい凹所6の形成
は、基材1a,1b上の銅膜層2表面に感光性レジスト
3を塗布し、マスクキングして露光・現像後にエッチン
グし、回路4やパッド部5の形成と同時に形成すればよ
い。そのため、BGA型半導体パッケージの一連の製造
工程や実装工程中に、本発明の工程を追加することは容
易であり、また既存の設備の一部改良で本発明が実施可
能となっている。
On the other hand, a small recess 6 of the pad portion 5 is formed by applying a photosensitive resist 3 to the surface of the copper film layer 2 on the base materials 1a and 1b, masking the film, exposing it to light, developing it, and etching it. What is necessary is just to form simultaneously with the formation of the circuit 4 and the pad part 5. Therefore, it is easy to add the steps of the present invention to a series of manufacturing steps and mounting steps of a BGA type semiconductor package, and the present invention can be implemented by partially improving existing equipment.

【0031】なお、上記の如くエッチングにより凹所6
を形成するので、露光時のマスクにより凹所6の平面形
状を任意に設計できる。またエッチングをハーフエッチ
ングにするかフルエッチグングにするかにより、凹所6
の深さも任意に設計でき、BGA型半導体パッケージの
用途や種類に応じることが容易であり、生産性の向上と
歩留りの向上を図れる。
The recess 6 is formed by etching as described above.
Is formed, the planar shape of the recess 6 can be arbitrarily designed by using a mask at the time of exposure. Depending on whether the etching is half-etching or full-etching, the recess 6
Can be designed arbitrarily, and it is easy to adapt to the use and type of the BGA type semiconductor package, thereby improving the productivity and the yield.

【0032】上記の如く半田ボール等8の接合強度が増
大することは、今後半田ボール等8の直径がより小さく
なり、また半田ボール等との接合強度が弱くなりがちな
無電解メッキが増えるにつれて、一層有効な手段とな
る。
As described above, the increase in the bonding strength of the solder ball or the like 8 is due to the fact that the diameter of the solder ball or the like 8 will become smaller in the future and the electroless plating which tends to weaken the bonding strength with the solder ball or the like will increase. This is a more effective means.

【0033】図において、11は感光性レジスト膜3に
形成された凹孔、12は半導体チップ、13は充填樹
脂、14はスルホールを示す。
In the figure, reference numeral 11 denotes a concave hole formed in the photosensitive resist film 3, 12 denotes a semiconductor chip, 13 denotes a filling resin, and 14 denotes a through hole.

【0034】[0034]

【実施例】実施例の第1は、図1と図3から図15で示
すもので、本発明をテープBGA型半導体パッケージに
ついて用いた場合のものであり、それを製造工程順に説
明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The first embodiment is shown in FIGS. 1 and 3 to 15 and shows a case where the present invention is applied to a tape BGA type semiconductor package.

【0035】図3において、1aは表面に銅膜層2をラ
ミネートした基材を示し、ここでは基材1aとしてポリ
イミド樹脂製でテープ状のものを用いており、その両側
部に移送用のスプロケット孔や位置決め孔(いずれも図
示略)を、各々パンチングにより形成してある。なお上
記銅膜層2の形成は銅メッキによってもよい。
In FIG. 3, reference numeral 1a denotes a substrate having a copper film layer 2 laminated on the surface thereof. Here, a tape-shaped substrate made of a polyimide resin is used as the substrate 1a, and a transfer sprocket is provided on both sides thereof. Holes and positioning holes (both not shown) are formed by punching. The copper film layer 2 may be formed by copper plating.

【0036】図4において、3は上記銅膜層2表面に形
成した感光性レジスト膜を示し、ここでは液状の感光性
レジストを塗布しているが、次の露光・現像後に不透明
箇所が残るポジ型でも、透明箇所が残るネガ型でもよ
い。ここでは精度がよいとされるポジ型を用いている。
この上から、回路4・パッド部5と共に該パッド部5表
面に小さい凹所6を形成するためのマスク(図示略)で
マスクキングして、露光する。
In FIG. 4, reference numeral 3 designates a photosensitive resist film formed on the surface of the copper film layer 2, in which a liquid photosensitive resist is applied, but a opaque portion remains after the next exposure and development. It may be a mold or a negative mold in which a transparent portion remains. Here, a positive type which is considered to have high accuracy is used.
From above, exposure is performed by masking with a mask (not shown) for forming a small recess 6 on the surface of the pad portion 5 together with the circuit 4 and the pad portion 5.

【0037】図5は露光・現像後の状態を示し、ここで
は銅膜層2の内で回路になる部分とパッド部になる部分
の上にレジスト膜3が残っているが、パッド部になる部
分のレジスト膜3には、小さい凹所を形成する凹孔11
が形成されている。
FIG. 5 shows a state after exposure and development. In this case, the resist film 3 remains on a portion to be a circuit and a portion to be a pad in the copper film layer 2 but becomes a pad. In a portion of the resist film 3, a concave hole 11 forming a small concave portion is formed.
Are formed.

【0038】図6は銅膜層2をエッチング後の状態を示
し、レジスト膜3で被覆された回路4になる部分とパッ
ド部5になる部分の上の銅膜層2だけを残し、他の部分
の銅膜層が除去されている。またパッド部5になる部分
の上記凹孔11内でも銅膜層2が除去され、小さい凹所
6が形成されている。図7はその際の平面図を示す。
FIG. 6 shows a state after the copper film layer 2 is etched. Only the copper film layer 2 on the portion to be the circuit 4 and the portion to be the pad portion 5 covered with the resist film 3 is left. Portions of the copper film layer have been removed. Further, the copper film layer 2 is also removed in the above-mentioned concave hole 11 in a portion to become the pad portion 5, and a small concave portion 6 is formed. FIG. 7 shows a plan view at that time.

【0039】図8はレジスト膜3を剥離後の状態を示
し、回路4とパッド部5が形成されると同時に、パッド
部5の一部に小さい凹所6が形成されており、ここでは
小さい凹所6として複数個の小さい孔部が形成されてい
る。またここではフルエッチングで、凹所6の深さを銅
膜層2の厚み分の深さとしてある。なお、ハーフエッチ
ングで銅膜層2の厚みの途中までのものとしてもよい
し、凹所6の形状が小さい孔部に限らないことは上記の
とおりである。
FIG. 8 shows a state after the resist film 3 is peeled off. At the same time when the circuit 4 and the pad portion 5 are formed, a small recess 6 is formed in a part of the pad portion 5. A plurality of small holes are formed as the recesses 6. Further, here, the depth of the recess 6 is set to a depth corresponding to the thickness of the copper film layer 2 by full etching. It is to be noted that the half etching may be performed up to the middle of the thickness of the copper film layer 2, and the shape of the recess 6 is not limited to a small hole as described above.

【0040】図9において、7はパッド部5表面を露呈
する如く塗布したソルダーレジストを示し、図10はそ
の平面図を示す。ここでのソルダーレジスト7には感光
性をもつ液レジを用いた。この露呈したパッド部5に
は、いわゆる下地メッキとしてここではニッケルメッキ
の後に、金メッキを施してあるが、その凹所6が孔部で
パッド部5が分割されていないため、電解メッキを行っ
た。
In FIG. 9, reference numeral 7 denotes a solder resist applied so as to expose the surface of the pad portion 5, and FIG. 10 is a plan view thereof. A liquid resist having photosensitivity was used for the solder resist 7 here. The exposed pad portion 5 is plated with gold after nickel plating as a so-called base plating. However, since the concave portion 6 is not divided by the hole portion, the pad portion 5 is subjected to electrolytic plating. .

【0041】なお、凹所6の形状を格子状や多重円状と
し、フルエッチングしてパッド部5が複数個に分割され
た場合には、無電解メッキを行えばよいが、凹所6が格
子状や多重円状でも一部で連結してパッド部5が完全に
分割されていないなら(図16参照)、電解メッキとし
てもよいことは上記のとおりである。
When the recess 6 is formed into a lattice or multiple circles and the pad portion 5 is divided into a plurality of portions by full etching, electroless plating may be performed. As described above, if the pad portion 5 is not completely divided by being partially connected even in a lattice shape or a multi-circle shape (see FIG. 16), electrolytic plating may be performed as described above.

【0042】図11は、パッド部5に半田ボール等8を
半田付けした状態を示す。ここではパッド部5に対して
必要に応じてフラックスを塗布後に半田ボール等8を充
填して、それをリフローして溶融させ、その一部をパッ
ド部5の小さい凹所6内へ入り込ませる。この状態で硬
化させて両者5,8を接合させて、外部出力用のバンプ
9a(ボールグリッドアレイ)とする。
FIG. 11 shows a state in which a solder ball 8 or the like 8 is soldered to the pad portion 5. Here, a solder ball or the like 8 is filled after the flux is applied to the pad portion 5 as necessary, and the solder ball 8 is reflowed and melted, and a part of the solder ball 8 enters the small recess 6 of the pad portion 5. In this state, both are cured and the two 5 and 8 are joined to form an external output bump 9a (ball grid array).

【0043】この接合状態を、従来タイプのものと比較
すると、図17が従来タイプのものを示し、半田ボール
等8とパッド部5とは単に平面的な接合に過ぎない。し
かし本発明のものでは上記図11や図15で示すごと
く、半田ボール等8がパッド部5の表面に接合すると共
に、小さい各凹所6内へも入り込んで接合しており、接
合面積が増大しているし、またアンカーボルト状になっ
て離脱し難くなっていることが判る。
FIG. 17 shows a conventional type in which the bonding state is compared with that of the conventional type, and the solder balls 8 and the pad portions 5 are merely planar connections. However, in the case of the present invention, as shown in FIGS. 11 and 15, the solder balls 8 and the like join the surface of the pad portion 5 and also enter the small recesses 6 and join, so that the joining area increases. It can be seen that it has become difficult to come off because of the anchor bolt shape.

【0044】次に、図2で示した実施例は、上記のBG
A型半導体パッケージ側のバンプではなく、BGA型半
導体パッケージを実装するマザーボードとしてのプリン
ト基板側のバンプに関するものである。
Next, the embodiment shown in FIG.
The present invention relates to a bump on a printed circuit board side as a mother board on which a BGA type semiconductor package is mounted, not a bump on an A type semiconductor package.

【0045】ここでは、マザーボードとしてのプリント
基板用の基材1b上に形成した銅膜層2の表面に、上記
と同様に感光性レジスト膜を形成し露光・現像後にエッ
チングして、回路4・パッド部5の形成と同時に、パッ
ド部5表面に溶融時の半田ボール等が入り込み可能な小
さい凹所6を形成しておく。ここでのレジスト膜は、ド
ライフィルム(ドライフィルム状の感光性レジスト)を
圧着して用いた。
Here, a photosensitive resist film is formed on the surface of the copper film layer 2 formed on the substrate 1b for a printed circuit board as a motherboard in the same manner as described above, and is exposed and developed, and then etched to form a circuit 4. Simultaneously with the formation of the pad portion 5, a small recess 6 into which a solder ball or the like at the time of melting can enter is formed on the surface of the pad portion 5. The resist film here was used by pressing a dry film (dry film-shaped photosensitive resist).

【0046】上記パッド部5が露呈する如く基板1b上
にソルダーレジスト7を塗布した後に、露呈したパッド
部5に下地としてのニッケルメッキの上に、銀メッキを
無電解メッキで行い、その後に該パッド部5に対し半田
ボール等8を充填し、リフローして溶融させた。これ
で、半田ボール等8が上記凹所6内へも入り込んだ状態
となり、これを硬化させてパッド部5へ接合させた。
After applying a solder resist 7 on the substrate 1b so that the pad portions 5 are exposed, silver plating is performed by electroless plating on nickel plating as a base on the exposed pad portions 5 and thereafter, The pad portion 5 was filled with a solder ball 8 or the like, and was reflowed and melted. As a result, the solder balls 8 and the like 8 enter the recess 6, and are cured and joined to the pad portion 5.

【0047】これにより、BGA型半導体パッケージ側
と接続するためのバンプ9bが形成されたことになり、
この場合も上記実施例の場合と同様に、半田ボール等8
がパッド部5の表面に接合すると共に、小さい各凹所6
内へも入り込んで接合しており、接合面積が増大してい
るし、またアンカーボルト状になって離脱し難くなって
いる。
As a result, bumps 9b for connecting to the BGA type semiconductor package side are formed.
In this case, similarly to the case of the above-described embodiment, the solder balls 8 and the like 8
Are bonded to the surface of the pad portion 5 and each of the small recesses 6
It also penetrates into the inside and joins, and the joining area increases, and it is difficult to be detached in the form of an anchor bolt.

【0048】なおこの実施例でも、銅膜層2をフルエッ
チングして、回路4・パッド部5の形成と同時に、パッ
ド部5に銅膜層2の厚みと同じ深さの小さい凹所6を形
成してもよいし、銅膜層2をハーフエッチングして銅膜
層2の厚みより浅い凹所6を形成するようにしてもよ
い。
Also in this embodiment, the copper film layer 2 is fully etched to form a recess 6 having the same depth as the thickness of the copper film layer 2 in the pad portion 5 simultaneously with the formation of the circuit 4 and the pad portion 5. It may be formed, or the concave portion 6 shallower than the thickness of the copper film layer 2 may be formed by half-etching the copper film layer 2.

【0049】上記いずれの実施例でも、半田ボール等8
の充填は、半田ペーストの塗布・印刷でもよいことは上
記のとおりである。
In any of the above embodiments, the solder balls 8
As described above, the filling may be performed by applying and printing a solder paste.

【0050】[0050]

【発明の効果】以上で明らかな如く、本発明に係るBG
A型半導体パッケージにおける半田付け構造、および半
田付け方法によれば、パッド部へ半田ボール等を接合時
の接合強度(半田付け強度)を増大でき、バンプの接合
の信頼性を高めることができ、歩留りの向上と例えば車
載用や携帯用機器等用としてのBGA型半導体パッケー
ジに関する信頼性を向上でき、かつ機器の小型化も図る
こともできる。
As is clear from the above, the BG according to the present invention is
According to the soldering structure and the soldering method in the A-type semiconductor package, the bonding strength (soldering strength) when bonding the solder ball or the like to the pad portion can be increased, and the reliability of the bonding of the bump can be improved. It is possible to improve the yield and improve the reliability of the BGA type semiconductor package for use in, for example, a vehicle-mounted device or a portable device, and reduce the size of the device.

【0051】即ち、従来のBGA型半導体パッケージに
おけるパッド部は、半田ボール等を接合させるパッド部
の表面積が限定されていると共に、表面が平面的である
ために、パッド部に接合させた半田ボール等の接合強度
が十分ではなく、バンプとしての信頼性に問題があっ
た。また接合強度を増すために、パッド部や半田ボール
が大きくなって機器の大型化の一因にもなっていた。
That is, in the pad portion of the conventional BGA type semiconductor package, the surface area of the pad portion to which the solder ball or the like is bonded is limited, and the surface is flat, so that the solder ball bonded to the pad portion is used. And the like, the bonding strength was not sufficient, and there was a problem in the reliability as a bump. Further, in order to increase the bonding strength, the pad portion and the solder ball become large, which has contributed to the increase in the size of the device.

【0052】これに対して本発明では、上記の如くパッ
ド部の表面に溶融時の半田ボール等が入り込み可能な小
さい凹所を形成しておくことで、パッド部と溶融した半
田ボール等との間の接合面積を増大でき、かつ溶融した
半田ボールがその凹所内へ食い込んで硬化し、言わばア
ンカーボルト状に抜け難くなり、強く接合したバンプを
形成することができる。
On the other hand, in the present invention, by forming a small recess on the surface of the pad portion into which a solder ball or the like at the time of melting can enter as described above, the pad portion and the molten solder ball or the like are formed. The bonding area between them can be increased, and the melted solder ball bites into the recess and hardens, so that it hardly comes off like an anchor bolt, and a strongly bonded bump can be formed.

【0053】そのため、従来の単に平面状のパッド部と
の接合に比べて、接合強度を大幅に増大でき、BGA型
半導体パッケージにおけるバンプとしての信頼性を向上
できるし、またパッド部や半田ボール等を小さくしても
接合強度が維持でき、機器の小型化にも役立つ。
As a result, the bonding strength can be greatly increased as compared with the conventional bonding with a flat pad, and the reliability as a bump in a BGA type semiconductor package can be improved. The joint strength can be maintained even if the size is reduced, which is useful for miniaturization of equipment.

【0054】また上記パッド部表面の小さい凹所は、銅
膜層表面に感光性レジストを塗布して露光・現像後にエ
ッチングして形成するものである。そのため、回路やパ
ッド部の形成と同時に形成できるので、本発明の工程を
一連のBGA型半導体パッケージの製造工程や実装工程
中へ容易に追加することができる。
The small recess on the surface of the pad portion is formed by applying a photosensitive resist on the surface of the copper film layer, exposing and developing, and then etching. Therefore, since the circuit and the pad portion can be formed at the same time as the formation, the process of the present invention can be easily added to a series of manufacturing and mounting processes of the BGA type semiconductor package.

【0055】さらに、露光時のマスキングのパターンに
より、凹所の平面形状を任意に設計できるし、またエッ
チングをハーフエッチングにするかフルエッチグングに
するかにより、凹所の深さも任意に設計できる。そのた
め、BGA型半導体パッケージの用途や種類に応じてこ
の凹所を形成することができ、この点からもBGA型半
導体パッケージについて歩留りの向上と生産性の向上を
図ることができる。
Further, the planar shape of the recess can be arbitrarily designed by the masking pattern at the time of exposure, and the depth of the recess can be arbitrarily designed by performing half etching or full etching. . Therefore, the recess can be formed in accordance with the use and the type of the BGA type semiconductor package. From this point, the yield and the productivity of the BGA type semiconductor package can be improved.

【0056】しかも、今後ますます半田ボール等の直径
が小さくなり、また無電解メッキをする場合が増えるこ
とが考えられるので、上記の半田ボール等の接合強度の
増大は、一層有効なものとなる。
Further, it is conceivable that the diameter of the solder ball or the like will be further reduced in the future, and the case of electroless plating will increase, so that the above-mentioned increase in the bonding strength of the solder ball or the like becomes more effective. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るBGA型半導体パッケージにおけ
る半田付け構造の実施例を示した拡大縦断側面図であ
る。
FIG. 1 is an enlarged vertical sectional side view showing an embodiment of a soldering structure in a BGA type semiconductor package according to the present invention.

【図2】本発明に係るBGA型半導体パッケージにおけ
る半田付け構造の他の実施例を示した拡大縦断側面図で
ある。
FIG. 2 is an enlarged vertical sectional side view showing another embodiment of the soldering structure in the BGA type semiconductor package according to the present invention.

【図3】図1で示した実施例の製造工程中で、基材に銅
膜層を形成した状態の拡大縦断側面図である。
FIG. 3 is an enlarged vertical sectional side view showing a state where a copper film layer is formed on a base material during the manufacturing process of the embodiment shown in FIG. 1;

【図4】図1で示した実施例の製造工程中で、銅膜層上
に感光性レジスト膜を形成した状態の拡大縦断側面図で
ある。
FIG. 4 is an enlarged vertical sectional side view showing a state where a photosensitive resist film is formed on a copper film layer in a manufacturing process of the embodiment shown in FIG. 1;

【図5】図1で示した実施例の製造工程中で、露光・現
像後の状態の拡大縦断側面図である。
FIG. 5 is an enlarged vertical sectional side view of a state after exposure and development in the manufacturing process of the embodiment shown in FIG. 1;

【図6】図1で示した実施例の製造工程中で、フルエッ
チング後の状態の拡大縦断側面図である。
FIG. 6 is an enlarged vertical sectional side view showing a state after full etching in a manufacturing process of the embodiment shown in FIG. 1;

【図7】図6で示したものの平面図である。FIG. 7 is a plan view of what is shown in FIG.

【図8】図1で示した実施例の製造工程中で、レジスト
膜を剥離後の状態の拡大縦断側面図である。
FIG. 8 is an enlarged vertical sectional side view showing a state after a resist film is peeled off in a manufacturing process of the embodiment shown in FIG. 1;

【図9】図1で示した実施例の製造工程中で、ソルダー
レジストを塗布後の状態の拡大縦断側面図である。
FIG. 9 is an enlarged vertical sectional side view showing a state after a solder resist is applied in a manufacturing process of the embodiment shown in FIG. 1;

【図10】図9で示したものの平面図である。FIG. 10 is a plan view of what is shown in FIG. 9;

【図11】図1で示した実施例の製造工程中で、半田ボ
ール等を接合した状態の拡大縦断側面図である。
FIG. 11 is an enlarged vertical sectional side view showing a state where solder balls and the like are joined in the manufacturing process of the embodiment shown in FIG. 1;

【図12】凹所を格子状に形成した場合のパッド部の拡
大平面図である。
FIG. 12 is an enlarged plan view of a pad portion when the recesses are formed in a lattice shape.

【図13】凹所を多重円状に形成した場合のパッド部の
拡大平面図である。
FIG. 13 is an enlarged plan view of a pad portion when a concave portion is formed in a multiple circular shape.

【図14】ハーフエッチングで凹所を浅く形成した場合
を示す拡大縦断側面図である。
FIG. 14 is an enlarged vertical sectional side view showing a case where a recess is formed shallowly by half etching.

【図15】図14で示したものに半田ボール等を接合し
た状態の拡大縦断側面図である。
FIG. 15 is an enlarged vertical sectional side view showing a state where solder balls and the like are joined to the one shown in FIG. 14;

【図16】凹所が格子状でもパッド部が分割されないよ
うに形成した例の拡大平面図である。
FIG. 16 is an enlarged plan view of an example in which a pad portion is formed so as not to be divided even if a concave portion has a lattice shape.

【図17】パッド部に半田ボール等が接合した状態の従
来例を示した拡大縦断側面図である。
FIG. 17 is an enlarged vertical sectional side view showing a conventional example in a state where solder balls and the like are joined to a pad portion.

【符号の説明】[Explanation of symbols]

1a−基材 6−凹所 1
1−凹孔 1b−基材 7−ソルダーレジスト 1
2−半導体チップ 2−銅膜層 8−半田ボール等 1
3−充填樹脂 3−感光性レジスト膜 9a−バンプ 1
4−スルホール 4−回路 9b−バンプ 5−パッド部 10−プリント基板
1a-substrate 6-recess 1
1-Concave hole 1b-Base material 7-Solder resist 1
2-semiconductor chip 2-copper film layer 8-solder ball etc. 1
3-filled resin 3-photosensitive resist film 9a-bump 1
4-through hole 4-circuit 9b-bump 5-pad portion 10-printed circuit board

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】ボール・グリッド・アレイ型半導体パッケ
ージ用の基材1aに形成したパッド部5の表面に、溶融
時の半田ボール等が入り込み可能な小さい凹所6を形成
し、溶融させた半田ボール等8を該凹所6にも入り込ま
せて接合し、マザーボードとしてのプリント基板10へ
の外部出力バンプ9aにしたことを特徴とする、ボール
・グリッド・アレイ型半導体パッケージにおける半田付
け構造。
1. A small recess 6 in which a solder ball or the like at the time of melting can be formed on a surface of a pad portion 5 formed on a base material 1a for a ball grid array type semiconductor package. A soldering structure in a ball grid array type semiconductor package, wherein a ball or the like 8 is inserted into the recess 6 and joined to form an external output bump 9a to a printed circuit board 10 as a motherboard.
【請求項2】マザーボードとしてのプリント基板用の基
材1bに形成したパッド部5の表面に、溶融時の半田ボ
ール等が入り込み可能な小さい凹所6を形成し、溶融さ
せた半田ボール等8を該凹所6にも入り込ませて接合
し、ボール・グリッド・アレイ型半導体パッケージ側と
のバンプ9bにしたことを特徴とする、ボール・グリッ
ド・アレイ型半導体パッケージにおける半田付け構造。
2. A small recess 6 into which a solder ball or the like at the time of melting can enter is formed on the surface of a pad portion 5 formed on a substrate 1b for a printed circuit board as a motherboard. A soldering structure in a ball grid array type semiconductor package, wherein the soldering structure is inserted into the recess 6 and joined to form a bump 9b with the ball grid array type semiconductor package side.
【請求項3】パッド部5に形成した溶融時の半田ボール
等が入り込み可能な小さい凹所6を、箔箔層2の厚みと
同じ深さに形成した、請求項1または2に記載のボール
・グリッド・アレイ型半導体パッケージにおける半田付
け構造。
3. The ball according to claim 1, wherein the small recess formed in the pad portion and into which a solder ball or the like at the time of melting can enter is formed at the same depth as the thickness of the foil foil layer.・ Soldering structure in grid array type semiconductor package.
【請求項4】パッド部5に形成した溶融時の半田ボール
等が入り込み可能な小さい凹所6を、銅膜層2の厚みよ
り浅く形成した、請求項1または2に記載のボール・グ
リッド・アレイ型半導体パッケージにおける半田付け構
造。
4. The ball grid grid according to claim 1, wherein the small recess formed in the pad portion and into which a solder ball or the like at the time of melting can enter is formed shallower than the thickness of the copper film layer. Soldering structure in array type semiconductor package.
【請求項5】ボール・グリッド・アレイ型半導体パッケ
ージ用の基材1aに形成した銅膜層2表面に、感光性レ
ジスト膜3を形成し露光・現像後にエッチングして、回
路4・パッド部5を形成すると同時に、該パッド部5表
面に溶融時の半田ボール等8が入り込み可能な小さい凹
所6を形成し、 上記パッド部5が露呈する如く基材1a上にソルダーレ
ジスト7を塗布した後に、該パッド部5に対し半田ボー
ル等8を充填して溶融させ、上記凹所6内へも入り込ん
だ状態で硬化させてパッド部5に接合させ、 マザーボードとしてのプリント基板10への外部出力バ
ンプ9aに形成するようにしたことを特徴とする、ボー
ル・グリッド・アレイ型半導体パッケージにおける半田
付け方法。
5. A circuit 4 and a pad portion 5 are formed by forming a photosensitive resist film 3 on the surface of a copper film layer 2 formed on a substrate 1a for a ball grid array type semiconductor package, exposing and developing, and then etching. At the same time as forming a small recess 6 on the surface of the pad portion 5 into which a solder ball 8 at the time of melting can enter, and applying a solder resist 7 on the base material 1a so that the pad portion 5 is exposed. The pad portion 5 is filled with a solder ball 8 or the like, melted, hardened in a state where the pad portion 5 also enters the recess 6, and bonded to the pad portion 5, and an external output bump to a printed board 10 as a motherboard is formed. 9a. A soldering method for a ball grid array type semiconductor package, wherein the soldering method is formed in 9a.
【請求項6】マザーボードとしてのプリント基板用の基
材1bに形成した銅膜層2表面に、感光性レジスト膜3
を形成し露光・現像後にエッチングして、回路4・パッ
ド部5を形成すると同時に、該パッド部5表面に溶融時
の半田ボール等8が入り込み可能な小さい凹所6を形成
し、 上記パッド部5が露呈する如く基板1b上にソルダーレ
ジスト7を塗布した後に、該パッド部5に対し半田ボー
ル等8を充填して溶融させ、上記凹所6内へも入り込ん
だ状態で硬化させてパッド部5に接合させ、 ボール・グリッド・アレイ型半導体パッケージ側とのバ
ンプ9bを形成するようにしたことを特徴とする、ボー
ル・グリッド・アレイ型半導体パッケージにおける半田
付け方法。
6. A photosensitive resist film 3 is formed on a surface of a copper film layer 2 formed on a substrate 1b for a printed circuit board as a motherboard.
Then, after exposure and development, etching is performed to form the circuit 4 and the pad portion 5, and at the same time, a small recess 6 into which a solder ball 8 at the time of melting can enter is formed on the surface of the pad portion 5. After the solder resist 7 is applied on the substrate 1b so that the solder paste 5 is exposed, the pad portion 5 is filled with a solder ball 8 or the like, melted, and cured while entering the recess 6 so that the pad portion 5 is hardened. 5. A soldering method for a ball grid array type semiconductor package, wherein the bumps 9b are formed so as to form bumps 9b with the ball grid array type semiconductor package side.
【請求項7】銅膜層2をフルエッチングして、回路4・
パッド部5の形成と同時に、パッド部5表面から銅膜層
2の厚みと同じ深さの小さい凹所6を形成するようにし
た、請求項5または6に記載のボール・グリッド・アレ
イ型半導体パッケージにおける半田付け方法。
7. The circuit 4.
7. The ball grid array type semiconductor according to claim 5, wherein a recess 6 having a depth equal to the thickness of the copper film layer 2 is formed from the surface of the pad portion 5 simultaneously with the formation of the pad portion 5. Soldering method for package.
【請求項8】銅膜層2をハーフエッチングして、回路4
・パッド部5の形成と同時に、パッド部5表面から銅膜
層2の厚みより浅い小さい凹所6を形成するようにし
た、請求項5または6に記載のボール・グリッド・アレ
イ型半導体パッケージにおける半田付け方法。
8. The circuit 4 is formed by half-etching the copper film layer 2.
7. The ball grid array type semiconductor package according to claim 5, wherein a concave portion 6 shallower than the thickness of the copper film layer 2 is formed from the surface of the pad portion 5 simultaneously with the formation of the pad portion 5. Soldering method.
JP9210073A 1997-07-18 1997-07-18 Structure and method for soldering ball grid array semiconductor package Pending JPH1140940A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9210073A JPH1140940A (en) 1997-07-18 1997-07-18 Structure and method for soldering ball grid array semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9210073A JPH1140940A (en) 1997-07-18 1997-07-18 Structure and method for soldering ball grid array semiconductor package

Publications (1)

Publication Number Publication Date
JPH1140940A true JPH1140940A (en) 1999-02-12

Family

ID=16583380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9210073A Pending JPH1140940A (en) 1997-07-18 1997-07-18 Structure and method for soldering ball grid array semiconductor package

Country Status (1)

Country Link
JP (1) JPH1140940A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762117B2 (en) 1999-11-05 2004-07-13 Atmel Corporation Method of fabricating metal redistribution layer having solderable pads and wire bondable pads
US7408261B2 (en) 2004-07-26 2008-08-05 Samsung Electro-Mechanics Co., Ltd. BGA package board and method for manufacturing the same
US7414317B2 (en) 2004-07-06 2008-08-19 Samsung Electro-Mechanics Co., Ltd. BGA package with concave shaped bonding pads
US7456493B2 (en) 2005-04-15 2008-11-25 Alps Electric Co., Ltd. Structure for mounting semiconductor part in which bump and land portion are hardly detached from each other and method of manufacturing mounting substrate used therein
JP2009135345A (en) * 2007-11-30 2009-06-18 Fujikura Ltd Semiconductor device and manufacturing method thereof
JP2009524927A (en) * 2006-02-20 2009-07-02 ネペス コーポレーション Semiconductor chip on which solder bump is formed and method for manufacturing solder bump
JP2009302500A (en) * 2008-06-17 2009-12-24 Samsung Electro Mech Co Ltd Wafer level package, and manufacturing method thereof
CN102474989A (en) * 2009-10-06 2012-05-23 株式会社藤仓 Circuit board
CN104934399A (en) * 2015-06-23 2015-09-23 日月光封装测试(上海)有限公司 Semiconductor substrate and method for fabricating same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762117B2 (en) 1999-11-05 2004-07-13 Atmel Corporation Method of fabricating metal redistribution layer having solderable pads and wire bondable pads
US7414317B2 (en) 2004-07-06 2008-08-19 Samsung Electro-Mechanics Co., Ltd. BGA package with concave shaped bonding pads
US7408261B2 (en) 2004-07-26 2008-08-05 Samsung Electro-Mechanics Co., Ltd. BGA package board and method for manufacturing the same
US7456493B2 (en) 2005-04-15 2008-11-25 Alps Electric Co., Ltd. Structure for mounting semiconductor part in which bump and land portion are hardly detached from each other and method of manufacturing mounting substrate used therein
JP2009524927A (en) * 2006-02-20 2009-07-02 ネペス コーポレーション Semiconductor chip on which solder bump is formed and method for manufacturing solder bump
JP2009135345A (en) * 2007-11-30 2009-06-18 Fujikura Ltd Semiconductor device and manufacturing method thereof
JP2009302500A (en) * 2008-06-17 2009-12-24 Samsung Electro Mech Co Ltd Wafer level package, and manufacturing method thereof
CN102474989A (en) * 2009-10-06 2012-05-23 株式会社藤仓 Circuit board
CN104934399A (en) * 2015-06-23 2015-09-23 日月光封装测试(上海)有限公司 Semiconductor substrate and method for fabricating same

Similar Documents

Publication Publication Date Title
US9018538B2 (en) Wiring substrate having columnar protruding part
US5976912A (en) Fabrication process of semiconductor package and semiconductor package
US7185429B2 (en) Manufacture method of a flexible multilayer wiring board
KR20000077076A (en) Wiring substrate for mounting semiconductor elements and fabricating method thereof
TW200416897A (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
JPH1140940A (en) Structure and method for soldering ball grid array semiconductor package
JP2001230513A (en) Printed board and its manufacturing method
JPH10256417A (en) Manufacture of semiconductor package
JP3513983B2 (en) Manufacturing method of chip carrier
JP2002334951A (en) Substrate for semiconductor element mounting and semiconductor package
JP4359067B2 (en) Spiral contactor and manufacturing method thereof
JPH08139225A (en) Semiconductor package and its manufacture
JP4115557B2 (en) Manufacturing method of semiconductor package
JP3656590B2 (en) Manufacturing method of tape carrier for semiconductor device
JPH10154766A (en) Manufacture of semiconductor package and semiconductor package
JPS6350862B2 (en)
JPH08307033A (en) Integrated circuit chip module
CN116169029A (en) Packaging substrate and preparation method thereof
JP2004282098A (en) Manufacturing method for semiconductor package
JP4137295B2 (en) CSP tape carrier manufacturing method
JP2501168B2 (en) Semiconductor device and manufacturing method thereof
JP2867547B2 (en) Method of forming conductive protrusions
JP2000269389A (en) Semiconductor device
JP2002118146A (en) Semiconductor device and method of manufacturing the same
JPH11266066A (en) Printed wiring board and its manufacture