JPH04367250A - Manufacture of semiconductor chip - Google Patents
Manufacture of semiconductor chipInfo
- Publication number
- JPH04367250A JPH04367250A JP14308291A JP14308291A JPH04367250A JP H04367250 A JPH04367250 A JP H04367250A JP 14308291 A JP14308291 A JP 14308291A JP 14308291 A JP14308291 A JP 14308291A JP H04367250 A JPH04367250 A JP H04367250A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- chip
- base film
- die pad
- individual chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000000853 adhesive Substances 0.000 claims abstract description 14
- 230000001070 adhesive effect Effects 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 11
- 238000005498 polishing Methods 0.000 claims abstract description 8
- 238000005520 cutting process Methods 0.000 claims description 11
- 230000002950 deficient Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000011109 contamination Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 208000031361 Hiccup Diseases 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
Landscapes
- Die Bonding (AREA)
- Dicing (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】 本発明は半導体チップの製造
方法に関し、特にパターン形成されたウェハを切断し、
半導体チップを製造する方法に関する。[Industrial Application Field] The present invention relates to a method for manufacturing semiconductor chips, and particularly to a method for manufacturing a semiconductor chip, in which a patterned wafer is cut,
The present invention relates to a method of manufacturing a semiconductor chip.
【０００２】0002
【従来の技術】 従来より行われている方法を以下に
説明する。図４および図５は従来における半導体チップ
を製造方法を説明する図である。ウェハ表面パターン２
１が形成されたウェハ２０表面に、接着剤２２ａを介し
てベースフィルム２３ａを貼り付ける。このベースフィ
ルム２３ａによりウェハ表面パターン２１は保護される
〔図４（ａ） 〕。[Prior Art] A conventional method will be described below. 4 and 5 are diagrams illustrating a conventional method of manufacturing a semiconductor chip. Wafer surface pattern 2
A base film 23a is attached to the surface of the wafer 20 on which 1 is formed via an adhesive 22a. The wafer surface pattern 21 is protected by this base film 23a [FIG. 4(a)].
【０００３】次に、ウェハ２０の裏面側より、一定の厚
さｘ削り裏面を研磨する。その後、ウェハ２０に付着し
ている汚れおよび水を除去する〔図４（ｂ） 〕。次に
、ウェハ２０の表面に貼られているベースフィルム２３
ａを取り除いた後、ウェハ２０の特性のチェックを行う
〔図４（ｃ） 〕。次に、ウェハ２０の裏面に接着材２
２ｂを介してベースフィルム２３ｂを貼り付け、また、
ウェハ２０側の接着材２２ｂ上に固定治具２４を接着す
る。この工程により、ダイシング時にチップが不安定に
ならないよう固定される〔図４（ｄ）〕。[0003] Next, the back surface of the wafer 20 is ground to a certain thickness x and polished. Thereafter, dirt and water adhering to the wafer 20 are removed [FIG. 4(b)]. Next, the base film 23 attached to the surface of the wafer 20
After removing a, the characteristics of the wafer 20 are checked [FIG. 4(c)]. Next, adhesive 2 is applied to the back side of the wafer 20.
Paste the base film 23b through 2b, and
A fixing jig 24 is bonded onto the adhesive 22b on the wafer 20 side. This step fixes the chip so that it does not become unstable during dicing [FIG. 4(d)].
【０００４】次に、ウェハ表面パターン２１を認識し、
位置決めしてウェハ表面２０の所定位置を刃物２５によ
り切断し、個々のチップ３０を形成する。その後、ウェ
ハ２０に付着している汚れおよび水を除去する〔図４（
ｅ） 〕。次に、ベースフィルム２３ｂ側から突き上げ
治具２７によりチップ３０をベースフィルム２３ｂから
剥がすと同時に、チップ３０表面から吸着治具２６でそ
のチップ３０を保持する〔図５（ａ） 〕。Next, the wafer surface pattern 21 is recognized,
After positioning, a predetermined position on the wafer surface 20 is cut by the blade 25 to form individual chips 30. Thereafter, dirt and water adhering to the wafer 20 are removed [Fig. 4 (
e) ]. Next, the chip 30 is peeled off from the base film 23b using the push-up jig 27 from the base film 23b side, and at the same time, the chip 30 is held from the surface of the chip 30 using the suction jig 26 [FIG. 5(a)].
【０００５】次に、剥がしたチップ３０をそのまま吸着
治具２６でダイパット２９側へ移送し、ダイパット２９
にそのチップ３０を接合材料２８を介して接合する〔図
５（ｂ） 〕。Next, the peeled chip 30 is transferred as it is to the die pad 29 side using the suction jig 26, and
Then, the chip 30 is bonded via the bonding material 28 [FIG. 5(b)].
【０００６】[0006]
【発明が解決しようとする課題】 ところで、従来の
方法によれば以下の問題点がある。
（１） ウェハサイズが大きくなるにつれ、裏面研磨さ
れたウェハを取扱う時にストレスが生じるため、クラッ
ク、ワレ等が発生する。
（２） ウェハ表面を露出させた状態での工程であるか
ら、Ａ．ウェハ表面の酸化を防止するための保管設備お
よび条件設定が必要である。
Ｂ．ダイシングに発生するＳｉクズがチップ表面に付着
し、洗浄しても汚れが完全に除去できない為、汚れ不良
となる。
Ｃ．ウェハのダイシング中に刃物が破損すると、チップ
の表面側にワレ、カケが発生し、不良となる。
Ｄ．ダイシングに残ったＳｉクズがダイボンドの際にチ
ップ表面および吸着治具に付着し、チップ表面を引っ掻
き、不良とする。
Ｅ．ダイボンドミスにより、チップ表面にダメージを与
える。
（３） 吸着治具をチップサイズ毎に必要とするため、
切り換え頻度が高くなり、稼働率が低下する。
（４） １枚のウェハに対して２枚のテープを使用する
必要がある。
（５） チップ表面検出時に、表面状態のばらつきによ
り検出エラーが発生する。
（６） ダイシング時の刃物でチップを完全にカットす
る場合、べースフィルムを少し切る必要があるため、刃
物の寿命が短くなり、コストアップとなる。一方、一部
切り残す場合でも、刃物の寿命を長くすることができ、
安定にカットできるが、後処理としてブレイクする工程
が必要があり、Ｓｉクズが飛散する。[Problems to be Solved by the Invention] However, the conventional method has the following problems. (1) As the wafer size increases, stress occurs when handling the wafer whose back side has been polished, resulting in cracks, cracks, etc. (2) Since the process is performed with the wafer surface exposed, A. Storage equipment and conditions must be set to prevent oxidation of the wafer surface. B. Si debris generated during dicing adheres to the chip surface and cannot be completely removed even after cleaning, resulting in contamination defects. C. If the cutter breaks during wafer dicing, cracks and chips will occur on the front side of the chips, resulting in defects. D. Si debris left after dicing adheres to the chip surface and suction jig during die bonding, scratches the chip surface, and makes it defective. E. Die bonding mistakes can damage the chip surface. (3) Since a suction jig is required for each chip size,
The frequency of switching increases and the operating rate decreases. (4) It is necessary to use two tapes for one wafer. (5) When detecting the chip surface, detection errors occur due to variations in the surface condition. (6) When cutting chips completely with a cutting tool during dicing, it is necessary to cut the base film a little, which shortens the life of the cutting tool and increases costs. On the other hand, even if some parts are left uncut, the life of the knife can be extended.
Although it can be stably cut, it requires a breaking process as a post-processing process, and Si debris is scattered.
【０００７】本発明は、以上の問題点を解決すべくなさ
れたもので、半導体チップの製造方法を合理化し、不良
率低減をはかることのできる半導体チップの製造方法を
提供することを目的とする。The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a semiconductor chip manufacturing method that can streamline the semiconductor chip manufacturing method and reduce the defective rate. .
【０００８】[0008]
【課題を解決するための手段】 本発明は以上の問題
点を解決すべくなされたものであり、請求項１および請
求項２に対応する発明を以下、それぞれ発明１，発明２
とする。発明１は、表面パターンが形成されたウェハを
個々のチップに切断し、それぞれのチップをダイパット
に接着する工程において、上記ウェハにその表面パター
ン側から所定の深さに切り込みを入れ、その後そのウェ
ハの表面パターン側にベースフィルムを接着した後、そ
のウェハの裏面を研磨することにより、個々のチップに
分割し、その後それらのチップを各々ダイパット上の接
着材料に、上記ベースフィルムの裏面側から突き上げる
ことにより、上記ベースフィルムから分離し、上記ダイ
パットに接着させることを特徴としている。[Means for Solving the Problems] The present invention has been made to solve the above problems, and the inventions corresponding to claims 1 and 2 are hereinafter referred to as invention 1 and invention 2, respectively.
shall be. Invention 1 is to cut a wafer on which a surface pattern is formed into individual chips, and in the process of bonding each chip to a die pad, cut into the wafer to a predetermined depth from the surface pattern side, and then After adhering a base film to the surface pattern side of the wafer, the back side of the wafer is polished to separate it into individual chips, and then each of these chips is pushed up from the back side of the base film onto the adhesive material on the die pad. Accordingly, it is characterized in that it is separated from the base film and adhered to the die pad.
【０００９】また発明２は、表面パターンが形成された
ウェハを個々のチップに切断し、それぞれのチップをダ
イパットに接着する工程において、上記ウェハの表面パ
ターン側にベースフィルムを接着した後、そのウェハの
裏面を研磨し、その後そのウェハの裏面側から所定位置
を切断することにより、個々のチップに分割し、その後
それらのチップを各々ダイパット上の接着材料に、上記
ベースフィルムの裏面側から突き上げることにより、上
記ベースフィルムから分離し、上記ダイパットに接着さ
せることを特徴としている。[0009] In addition, in the second invention, in the step of cutting the wafer on which the surface pattern is formed into individual chips and bonding each chip to a die pad, after bonding a base film to the surface pattern side of the wafer, the wafer is The wafer is divided into individual chips by polishing the back side of the wafer, and then cutting at a predetermined position from the back side of the wafer, and then each of the chips is pushed up onto the adhesive material on the die pad from the back side of the base film. It is characterized in that it is separated from the base film and adhered to the die pad.
【００１０】0010
【作用】 発明１では、ウェハのカット深さがベース
フィルムまで達する必要がなく、ウェハをカットした後
の工程はウェハの表面はベースフィルムが密着している
ので、その表面はダメージを受けない。発明２では、全
工程においてウェハの表面はベースフィルムが密着した
状態で行われるので、その表面はダメージを受けない。[Operation] In invention 1, the cutting depth of the wafer does not need to reach the base film, and in the step after cutting the wafer, the surface of the wafer is in close contact with the base film, so the surface is not damaged. In invention 2, the entire process is performed with the base film in close contact with the surface of the wafer, so the surface is not damaged.
【００１１】また、発明１および発明２に共通する作用
として、各チップはベースフィルムの裏面側から突き上
げ、ダイパット上の接着剤に接着する工程を設けたから
、各チップをベースフィルムから分離し、ダイパットに
接着させる。[0011] Also, as a common feature of Inventions 1 and 2, each chip is pushed up from the back side of the base film and is bonded to the adhesive on the die pad, so each chip is separated from the base film and placed on the die pad. Glue to.
【００１２】0012
【実施例】 図１は本発明１に対応する実施例（以下
実施例１という）を示す経時的断面図である。以下、図
面に基づいて詳細に説明する。まず、ウェハ表面パター
ンが形成されているウェハＷの特性のチェックをする〔
図１（ａ） 〕。次に、図に示すように刃物２によりウ
ェハＷを半分程度ｘを切り残した状態で、個々のチップ
形状にカットする。したがって、全チップはばらばらに
ならず、つながった状態である。その後、ウェハＷに付
着している汚れと水を除去する〔図１（ｂ） 〕。[Example] Fig. 1 is a chronological cross-sectional view showing an example (hereinafter referred to as Example 1) corresponding to the present invention 1. A detailed description will be given below based on the drawings. First, check the characteristics of the wafer W on which the wafer surface pattern is formed [
Figure 1(a)]. Next, as shown in the figure, the wafer W is cut into individual chip shapes with a cutter 2 leaving approximately half of the wafer x uncut. Therefore, all the chips are not separated and remain connected. Thereafter, dirt and water adhering to the wafer W are removed [FIG. 1(b)].
【００１３】次に、次工程で行われる裏面研磨を行う際
にチップを固定するために、ウェハＷの表面側に接着剤
３を介して、ベースフィルム４を貼付する。またウェハ
Ｗの周囲に固定治具５を設けておく〔図１（ｃ） 〕。
次に、ウェハＷの裏面側から、一定量ウェハＷを削り個
々のチップＣにする。その後、ウェハＷに付着している
汚れと水を除去する〔図１（ｄ） 〕。Next, a base film 4 is attached to the front side of the wafer W via an adhesive 3 in order to fix the chips during rear surface polishing performed in the next step. Further, a fixing jig 5 is provided around the wafer W [FIG. 1(c)]. Next, a certain amount of the wafer W is ground into individual chips C from the back side of the wafer W. Thereafter, dirt and water adhering to the wafer W are removed [FIG. 1(d)].
【００１４】次に、ベースフィルム４上に接着されてい
るチップＣの裏面を検出し、チップＣをベースフィルム
４側から突上げ治具８により突上げることにより、矢附
の方向に移動するダイパット７に付着している接合材料
６に付着させ、その接合材料６の接着力でチップＣをベ
ースフィルム４から剥がし、チップＣはダイパット７に
付着した状態で移送される〔図１（ｅ） 〕。Next, the die pad moves in the direction of the arrow by detecting the back side of the chip C adhered to the base film 4 and pushing up the chip C from the base film 4 side using the pushing up jig 8. The chip C is attached to the bonding material 6 attached to the die pad 7, and the chip C is peeled off from the base film 4 by the adhesive force of the bonding material 6, and the chip C is transferred while being attached to the die pad 7 [FIG. 1(e)] .
【００１５】図２および図３は本発明２に対応する実施
例（以下実施例２という）を示す経時的断面図である。
以下、図面に基づいて詳細に説明する。まず、ウェハ表
面パターンが形成されているウェハＷの特性のチェック
をする〔図２（ａ） 〕。次に、次工程で行われる裏面
研磨およびダイシングを行う際にチップを固定するため
に、ウェハＷと固定治具５とに接着剤３を介し、パター
ン９にしたがって位置決めした状態でベースフィルム４
を貼付する。次に、ウェハＷ裏面側から、一定量ウェハ
Ｗを削る〔図２（ｂ）−１，２ 〕。FIGS. 2 and 3 are sectional views over time showing an embodiment (hereinafter referred to as Embodiment 2) corresponding to the second invention. A detailed description will be given below based on the drawings. First, the characteristics of the wafer W on which the wafer surface pattern is formed are checked [FIG. 2(a)]. Next, in order to fix the chips when back polishing and dicing are performed in the next process, an adhesive 3 is interposed between the wafer W and the fixing jig 5, and the base film 4 is positioned in accordance with the pattern 9.
Attach. Next, the wafer W is shaved by a certain amount from the back side of the wafer W [FIG. 2(b)-1, 2].
【００１６】次に、固定治具５側のパターン９を認識す
ることにより、位置決めして所定位置を刃物２により切
断し、個々のチップＣにする。その後、ウェハＷに付着
している汚れと水を除去する〔図２（ｃ） 〕。次に、
ベースフィルム４上に接着されているチップＣの裏面を
検出し、チップＣをベースフィルム４側から突上げ治具
８により突上げることにより、矢附の方向に移動するダ
イパット７に付着している接合材料６に付着させ、その
接合材料６の接着力でチップＣをベースフィルム４から
剥がし、チップＣはダイパット７に付着した状態で移送
される〔図３〕。Next, by recognizing the pattern 9 on the fixture 5 side, it is positioned and cut at a predetermined position with the blade 2 to form individual chips C. Thereafter, dirt and water adhering to the wafer W are removed [FIG. 2(c)]. next,
By detecting the back side of the chip C adhered on the base film 4 and pushing up the chip C from the base film 4 side using the pushing up jig 8, the chip C is attached to the die pad 7 moving in the direction indicated by the arrow. The chip C is attached to a bonding material 6, and the adhesive force of the bonding material 6 peels the chip C from the base film 4, and the chip C is transferred while being attached to the die pad 7 (FIG. 3).
【００１７】以上述べた実施例１および実施例２は、先
に上げた問題点に対し、従来と比較しての効果を表１に
示す。Table 1 shows the effects of Embodiment 1 and Embodiment 2 described above in comparison with the conventional technique in dealing with the problems mentioned above.
【００１８】[0018]
【表１】[Table 1]
【００１９】表１に示すように、特に実施例１ではウェ
ハを半分程度切り残した状態でテープを貼り付け、ウェ
ハを研磨する工程であるから、刃物は従来に比べ長持ち
する点を顕著な効果としてあげることができる。また、
実施例２では最終工程のダイボンドンディングまでチッ
プ表面にベースフィルムが密着し、その表面が保護され
ているから、ウェハにワレ、クラックが発生せず、また
ウェハ表面が酸化されたり、汚染されたりせず、ダイボ
ンド中のトラブルによるワレ、カケ不良が起きない点を
顕著な効果としてあげることができる。As shown in Table 1, especially in Example 1, since the process involved attaching tape to the wafer with about half of it left uncut and polishing the wafer, the knife had a remarkable effect in that it lasted longer than before. It can be given as follows. Also,
In Example 2, the base film is in close contact with the chip surface until the final process of die bonding, and the surface is protected, so no cracks or cracks occur on the wafer, and the wafer surface is not oxidized or contaminated. First, a notable effect is that cracking and chipping defects due to trouble during die bonding do not occur.
【００２０】また、実施例１および実施例２の共通した
効果として、チップの大きさ毎の専用の吸着治具および
部品が不要となることから、治具切り換え頻度は低下し
、また稼働率は上昇する点、また、チップ表面がベース
フィルムと密着している為、移載中にダメージを受けな
いことからダイボンド中のＳｉクズ付着等によるヒッカ
キ不良が起こらない点をあげることができる。In addition, as a common effect of Examples 1 and 2, there is no need for special suction jigs and parts for each chip size, so the frequency of changing jigs is reduced, and the operating rate is improved. In addition, since the chip surface is in close contact with the base film, it will not be damaged during transfer, so there will be no hiccup defects due to Si debris adhering during die bonding.
【００２１】[0021]
【発明の効果】 以上説明したように、本発明によれ
ばウェハ表面にベースフィルムを貼った状態で各々の工
程を行うから、ウェハ表面の酸化，汚染を防ぎまた、各
工程中に発生する不良を低減することができる。また、
ベースフィルムは１枚で済み、特に発明１では、ウェハ
をカットする刃物の寿命を長くできる等、その製造工程
を合理化することができるとともに、コストを低減する
ことができる。[Effects of the Invention] As explained above, according to the present invention, each process is performed with a base film pasted on the wafer surface, so oxidation and contamination of the wafer surface are prevented, and defects occurring during each process are prevented. can be reduced. Also,
Only one base film is required, and in particular, in invention 1, the life of the blade for cutting the wafer can be extended, the manufacturing process can be streamlined, and costs can be reduced.
【図１】 本発明実施例１を説明する図。FIG. 1 is a diagram illustrating Embodiment 1 of the present invention.
【図２】 本発明実施例２を説明する図[Fig. 2] Diagram explaining Embodiment 2 of the present invention
【図３】
本発明実施例２を説明する図[Figure 3]
Diagram explaining Embodiment 2 of the present invention
【図４】 従来例を説明
する図[Figure 4] Diagram explaining a conventional example
【図５】 従来例を説明する図[Figure 5] Diagram explaining the conventional example
１・・・・ウェハ表面パターン ２・・・・刃物 ３・・・・接着剤 ４・・・・ベースフィルム ５・・・・固定治具 ６・・・・接合材料 ７・・・・ダイパット ８・・・・突上げ治具 ９・・・・パターン 1...Wafer surface pattern 2... cutlery 3...Adhesive 4...Base film 5...Fixing jig 6...Joining material 7...Die pad 8... Push-up jig 9...pattern
Claims (2)
々のチップに切断し、それぞれのチップをダイパットに
接着する工程において、上記ウェハにその表面パターン
側から所定の深さに切り込みを入れ、その後そのウェハ
の表面パターン側にベースフィルムを接着した後、その
ウェハの裏面を研磨することにより、個々のチップに分
割し、その後それらのチップを各々ダイパット上の接着
材料に、上記ベースフィルムの裏面側から突き上げるこ
とにより、上記ベースフィルムから分離し、上記ダイパ
ットに接着させることを特徴とする半導体チップの製造
方法。Claim 1: In the process of cutting a wafer on which a surface pattern is formed into individual chips and bonding each chip to a die pad, the wafer is cut to a predetermined depth from the surface pattern side, and then the wafer is cut into individual chips. After adhering a base film to the front pattern side of the wafer, the back side of the wafer is divided into individual chips by polishing, and then each of the chips is applied to the adhesive material on the die pad from the back side of the base film. A method for manufacturing a semiconductor chip, characterized in that the semiconductor chip is separated from the base film and adhered to the die pad by pushing up.
々のチップに切断し、それぞれのチップをダイパットに
接着する工程において、上記ウェハの表面パターン側に
ベースフィルムを接着した後、そのウェハの裏面を研磨
し、その後そのウェハの裏面側から所定位置を切断する
ことにより、個々のチップに分割し、その後それらのチ
ップを各々ダイパット上の接着材料に、上記ベースフィ
ルムの裏面側から突き上げることにより、上記ベースフ
ィルムから分離し、上記ダイパットに接着させることを
特徴とする半導体チップの製造方法。2. In the step of cutting the wafer on which the surface pattern is formed into individual chips and bonding each chip to a die pad, after bonding a base film to the surface pattern side of the wafer, the back surface of the wafer is The wafer is divided into individual chips by polishing and then cutting at predetermined positions from the back side of the wafer, and then each of the chips is pushed up onto the adhesive material on the die pad from the back side of the base film. A method for manufacturing a semiconductor chip, comprising separating it from a base film and adhering it to the die pad.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3143082A JP2737859B2 (en) | 1991-06-14 | 1991-06-14 | Manufacturing method of semiconductor chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3143082A JP2737859B2 (en) | 1991-06-14 | 1991-06-14 | Manufacturing method of semiconductor chip |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04367250A true JPH04367250A (en) | 1992-12-18 |
| JP2737859B2 JP2737859B2 (en) | 1998-04-08 |
Family
ID=15330498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3143082A Expired - Lifetime JP2737859B2 (en) | 1991-06-14 | 1991-06-14 | Manufacturing method of semiconductor chip |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2737859B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6184109B1 (en) | 1997-07-23 | 2001-02-06 | Kabushiki Kaisha Toshiba | Method of dividing a wafer and method of manufacturing a semiconductor device |
| US6294439B1 (en) | 1997-07-23 | 2001-09-25 | Kabushiki Kaisha Toshiba | Method of dividing a wafer and method of manufacturing a semiconductor device |
| US6337258B1 (en) | 1999-07-22 | 2002-01-08 | Kabushiki Kaisha Toshiba | Method of dividing a wafer |
| KR100452661B1 (en) * | 1999-02-03 | 2004-10-14 | 가부시끼가이샤 도시바 | Method of dividing wafers and manufacturing semiconductor devices |
| JP2009170455A (en) * | 2008-01-10 | 2009-07-30 | Toshiba Corp | Method of manufacturing semiconductor device |
| JP2010056213A (en) * | 2008-08-27 | 2010-03-11 | Denso Corp | Method for mounting semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3447602B2 (en) | 1999-02-05 | 2003-09-16 | シャープ株式会社 | Method for manufacturing semiconductor device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53100765A (en) * | 1977-02-15 | 1978-09-02 | Toshiba Corp | Production of semiconductor device |
| JPS5552235A (en) * | 1978-10-13 | 1980-04-16 | Toshiba Corp | Fastening of semiconductor wafer on substrate |
| JPS618938A (en) * | 1984-06-25 | 1986-01-16 | Toshiba Corp | Manufacture of semiconductor device |
| JPS63261851A (en) * | 1987-04-20 | 1988-10-28 | Nec Corp | Manufacture of semiconductor element |
-
1991
- 1991-06-14 JP JP3143082A patent/JP2737859B2/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53100765A (en) * | 1977-02-15 | 1978-09-02 | Toshiba Corp | Production of semiconductor device |
| JPS5552235A (en) * | 1978-10-13 | 1980-04-16 | Toshiba Corp | Fastening of semiconductor wafer on substrate |
| JPS618938A (en) * | 1984-06-25 | 1986-01-16 | Toshiba Corp | Manufacture of semiconductor device |
| JPS63261851A (en) * | 1987-04-20 | 1988-10-28 | Nec Corp | Manufacture of semiconductor element |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6184109B1 (en) | 1997-07-23 | 2001-02-06 | Kabushiki Kaisha Toshiba | Method of dividing a wafer and method of manufacturing a semiconductor device |
| US6294439B1 (en) | 1997-07-23 | 2001-09-25 | Kabushiki Kaisha Toshiba | Method of dividing a wafer and method of manufacturing a semiconductor device |
| KR100452661B1 (en) * | 1999-02-03 | 2004-10-14 | 가부시끼가이샤 도시바 | Method of dividing wafers and manufacturing semiconductor devices |
| US6337258B1 (en) | 1999-07-22 | 2002-01-08 | Kabushiki Kaisha Toshiba | Method of dividing a wafer |
| KR100383206B1 (en) * | 1999-07-22 | 2003-05-12 | 가부시끼가이샤 도시바 | Wafer dividing method and manufacturing method of semiconductor device |
| JP2009170455A (en) * | 2008-01-10 | 2009-07-30 | Toshiba Corp | Method of manufacturing semiconductor device |
| JP2010056213A (en) * | 2008-08-27 | 2010-03-11 | Denso Corp | Method for mounting semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2737859B2 (en) | 1998-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100468748B1 (en) | Dicing tape mounter applicable a pre-cut dicing tape and general dicing tape and In-line system having the dicing tape mounter | |
| JP3662260B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20020037631A1 (en) | Method for manufacturing semiconductor devices | |
| JP2001035817A (en) | Method of dividing wafer and manufacture of semiconductor device | |
| KR100452661B1 (en) | Method of dividing wafers and manufacturing semiconductor devices | |
| JPH09213662A (en) | Method of splitting wafer and method of manufacturing semiconductor device | |
| JP2007048876A (en) | Manufacturing method for semiconductor device | |
| KR100817049B1 (en) | Method of manufacturing chips of wafer for packaging | |
| JPH04367250A (en) | Manufacture of semiconductor chip | |
| JPH04297056A (en) | Manufacture of semiconductor device | |
| JP4808458B2 (en) | Wafer processing method | |
| JPH07302772A (en) | Dicing, wafer, wafer fixing use tape and semiconductor device | |
| KR20030047705A (en) | Method of processing a semiconductor wafer and substrate for semiconductor wafers used in the same | |
| JP2004311980A (en) | Semiconductor manufacturing apparatus and method of manufacturing semiconductor device | |
| JPH1070094A (en) | Method of cutting semiconductor sensor wafer | |
| JP2829015B2 (en) | Semiconductor device processing method | |
| KR20210052225A (en) | Processing method of a wafer | |
| JPS61180442A (en) | Manufacture of semiconductor device | |
| JPH08181197A (en) | Manufacture of semiconductor device and wafer mounter to be used for the same | |
| JPH05206267A (en) | Manufacture of semiconductor device | |
| JPH03132056A (en) | Diciding of semiconductor wafer | |
| JPH03239346A (en) | Manufacture of semiconductor device | |
| JP3505827B2 (en) | Dicing method | |
| JPH04336448A (en) | Fabrication of semiconductor device | |
| JPH06204267A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 14 |