JPH04367031A - バッファ制御方式 - Google Patents
バッファ制御方式Info
- Publication number
- JPH04367031A JPH04367031A JP14282891A JP14282891A JPH04367031A JP H04367031 A JPH04367031 A JP H04367031A JP 14282891 A JP14282891 A JP 14282891A JP 14282891 A JP14282891 A JP 14282891A JP H04367031 A JPH04367031 A JP H04367031A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- busy
- requests
- request
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 claims description 8
- 230000010365 information processing Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 101100524516 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFA2 gene Proteins 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はパイプライン方式の情報
処理装置におけるバッファ制御方式に関する。
処理装置におけるバッファ制御方式に関する。
【０００２】
【従来の技術】図２は従来のバッファ制御方式の一例を
示すバッファ処理装置のブロック図である。ビジーチェ
ック手段（以下ＣＨＫ）２８がリクエスト受付バッファ
（以下ＲＱＢ）２５，２６，２７にあるリクエストを制
御し、セレクタ（以下ＳＥＬ）２９でＲＱＢを選択して
パイプライン２４にリクエストを落とす。リクエストは
２種類あり１つは送出に１Ｔかかる通常のリクエストで
、もう１つは送出に３Ｔかかる特定リクエストである。 リクエストはパイプライン２４を流れてバッファ（以下
ＢＵＦ）２１に入り、同時にライトカウンタ（以下ＷＡ
）２２に「１」を加算する。ＢＵＦ２１のリクエストは
リードカウンタ（以下ＲＡ）２３のアドレスで読み出さ
れて、同時にＲＡ２３は「１」を加算する。読み出され
たリクエスが通常リクエストならばリクエスト送出レジ
スタ（以下ＲＥＧ）２１０から１Ｔで送出され、特定リ
クエストならばＲＥＧ２１０で３Ｔ間ホールドされる。 ＢＵＦ２１に入っているリクエストの数はＷＡ２２でカ
ウントされた数とＲＡ２３でカウントされた数との差で
表されて、リクエストの数がビジー値になるとバッフビ
ジー手段（以下ＢＳＹ）２１１がビジーを検出してＣＨ
Ｋ２８に通知する。ＣＨＫ２８はビジーを通知されると
リクエストをパイプライン２４に落とすのを抑止する。 ビジー値の上限値は、ビジーでリクエストを抑止したと
き既にパイプラン２４に落とされていて滑って落ちてく
るリクエストの数がバッファの容量を越えないまでとな
るので、バッファの容量からパイプライン２４の段階Ｐ
を引いた差が最大となる。
示すバッファ処理装置のブロック図である。ビジーチェ
ック手段（以下ＣＨＫ）２８がリクエスト受付バッファ
（以下ＲＱＢ）２５，２６，２７にあるリクエストを制
御し、セレクタ（以下ＳＥＬ）２９でＲＱＢを選択して
パイプライン２４にリクエストを落とす。リクエストは
２種類あり１つは送出に１Ｔかかる通常のリクエストで
、もう１つは送出に３Ｔかかる特定リクエストである。 リクエストはパイプライン２４を流れてバッファ（以下
ＢＵＦ）２１に入り、同時にライトカウンタ（以下ＷＡ
）２２に「１」を加算する。ＢＵＦ２１のリクエストは
リードカウンタ（以下ＲＡ）２３のアドレスで読み出さ
れて、同時にＲＡ２３は「１」を加算する。読み出され
たリクエスが通常リクエストならばリクエスト送出レジ
スタ（以下ＲＥＧ）２１０から１Ｔで送出され、特定リ
クエストならばＲＥＧ２１０で３Ｔ間ホールドされる。 ＢＵＦ２１に入っているリクエストの数はＷＡ２２でカ
ウントされた数とＲＡ２３でカウントされた数との差で
表されて、リクエストの数がビジー値になるとバッフビ
ジー手段（以下ＢＳＹ）２１１がビジーを検出してＣＨ
Ｋ２８に通知する。ＣＨＫ２８はビジーを通知されると
リクエストをパイプライン２４に落とすのを抑止する。 ビジー値の上限値は、ビジーでリクエストを抑止したと
き既にパイプラン２４に落とされていて滑って落ちてく
るリクエストの数がバッファの容量を越えないまでとな
るので、バッファの容量からパイプライン２４の段階Ｐ
を引いた差が最大となる。
【０００３】
【発明が解決しようとする課題】この従来のバッファ制
御方式では、ビジーにするときのバッファのリクエスト
の数をいかなるリクエストに対しても１つのリクエスト
には１つとカウントしていたため、バッファのビジーを
出すのにパイプラインの段数分、バッファに余分を持た
せなくてはならず、バッファが小さいとすぐにビジーに
なってしまい、その回避のためにバッファの容量を増や
すにはコストが非常にかかるという問題点があった。
御方式では、ビジーにするときのバッファのリクエスト
の数をいかなるリクエストに対しても１つのリクエスト
には１つとカウントしていたため、バッファのビジーを
出すのにパイプラインの段数分、バッファに余分を持た
せなくてはならず、バッファが小さいとすぐにビジーに
なってしまい、その回避のためにバッファの容量を増や
すにはコストが非常にかかるという問題点があった。
【０００４】
【課題を解決するための手段】本発明のバッファ制御方
式は、複数のリクエストを保持するバッファと、前記バ
ッファのリードアドレスを保持するリードカウンタと、
前記バッファのライトアドレスを保持するライトカウン
タと、前記ライトカウンタと前記リードカウンタの値の
差から分かる前記バッファに保持されたリクエストの数
がバッファをビジー状態にするビジー値になったらビジ
ーを検出するバッファビジー手段と、ビジーによってパ
イプラインに流すリクエストの制御を行うビジーチェッ
ク手段とを有するパイプライン方式の情報処置装置にお
けるバッファ制御方式において、前記バッファに保持さ
れたある特定なリクエストの数をカウントする特定リク
エストカウンタと、前記特定リクエストカウンタでカウ
ントされた数に従ってビジー値を変化させるビジー値変
化手段とを備えている。
式は、複数のリクエストを保持するバッファと、前記バ
ッファのリードアドレスを保持するリードカウンタと、
前記バッファのライトアドレスを保持するライトカウン
タと、前記ライトカウンタと前記リードカウンタの値の
差から分かる前記バッファに保持されたリクエストの数
がバッファをビジー状態にするビジー値になったらビジ
ーを検出するバッファビジー手段と、ビジーによってパ
イプラインに流すリクエストの制御を行うビジーチェッ
ク手段とを有するパイプライン方式の情報処置装置にお
けるバッファ制御方式において、前記バッファに保持さ
れたある特定なリクエストの数をカウントする特定リク
エストカウンタと、前記特定リクエストカウンタでカウ
ントされた数に従ってビジー値を変化させるビジー値変
化手段とを備えている。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明のバッファ制御方式の一実施例を示す
バッファ処理装置のブロック図である。図１において従
来例と同じ機能の構成要件には図２と同じ略号を使って
いる。
る。図１は本発明のバッファ制御方式の一実施例を示す
バッファ処理装置のブロック図である。図１において従
来例と同じ機能の構成要件には図２と同じ略号を使って
いる。
【０００６】ＣＨＫ１８がＲＱＢ１５，１６，１７にあ
るリクエストを制御し、ＳＥＬ１９でＲＱＢを選択して
パイプライン１４にリクエストを落とす。リクエストは
２種類あり１つは送出に１Ｔかかる通常のリクエストで
、もう１つは送出に３Ｔかかる特定リクエストである。 リクエストはパイプライン１４を流れてＢＵＦ１１に入
り、同時にＷＡ１２は「１」を加算する。この時ＢＵＦ
１１に入るリクエストが特定リクエストの場合、特定リ
クエスト検出器（以下Ａ）１１３が検出して特定リクエ
ストカウンタ（以下ＣＮＴ）１１２の値に「１」を加算
する。ＢＵＦ１１のリクエストはＲＡ１３のアドレスで
読み出されて、同時にＲＡ１３は「１」を加算する。読
み出されたリクエストはＲＥＧ１１０から送出され、通
常のリクエストはＲＥＧ１１０から１Ｔで送出され、特
定リクエストはＲＥＧ１１０で３Ｔ間ホールドされる。 この時ＢＵＦ１１から読み出されたリクエストが特定リ
クエストの場合はＡ１１４で検出され、ＣＮＴ１１２の
値から「１」を減算する。このことによってＣＮＴ１１
２の値はＢＵＦ１１の中にある特定リクエストの数を表
す。ビジー値はＣＮＴ１１２の値に従ってビジー値変化
手段（以下ＣＨＧ）１１５において設定されてＢＳＹ１
１１に送られる。ＢＵＦ１１に入っているリクエストの
数は、ＷＡ１２でカウントされた数とＲＡ１３でカウン
トされた数との差で表されて、リクエストの数がビジー
値になるとＢＳＹ１１１がビシーを検出してＣＨＫ１８
に通知する。ＣＨＫ１８はビジーを通知されるとリクエ
ストをパイプライン１４に落とすことを抑止する。
るリクエストを制御し、ＳＥＬ１９でＲＱＢを選択して
パイプライン１４にリクエストを落とす。リクエストは
２種類あり１つは送出に１Ｔかかる通常のリクエストで
、もう１つは送出に３Ｔかかる特定リクエストである。 リクエストはパイプライン１４を流れてＢＵＦ１１に入
り、同時にＷＡ１２は「１」を加算する。この時ＢＵＦ
１１に入るリクエストが特定リクエストの場合、特定リ
クエスト検出器（以下Ａ）１１３が検出して特定リクエ
ストカウンタ（以下ＣＮＴ）１１２の値に「１」を加算
する。ＢＵＦ１１のリクエストはＲＡ１３のアドレスで
読み出されて、同時にＲＡ１３は「１」を加算する。読
み出されたリクエストはＲＥＧ１１０から送出され、通
常のリクエストはＲＥＧ１１０から１Ｔで送出され、特
定リクエストはＲＥＧ１１０で３Ｔ間ホールドされる。 この時ＢＵＦ１１から読み出されたリクエストが特定リ
クエストの場合はＡ１１４で検出され、ＣＮＴ１１２の
値から「１」を減算する。このことによってＣＮＴ１１
２の値はＢＵＦ１１の中にある特定リクエストの数を表
す。ビジー値はＣＮＴ１１２の値に従ってビジー値変化
手段（以下ＣＨＧ）１１５において設定されてＢＳＹ１
１１に送られる。ＢＵＦ１１に入っているリクエストの
数は、ＷＡ１２でカウントされた数とＲＡ１３でカウン
トされた数との差で表されて、リクエストの数がビジー
値になるとＢＳＹ１１１がビシーを検出してＣＨＫ１８
に通知する。ＣＨＫ１８はビジーを通知されるとリクエ
ストをパイプライン１４に落とすことを抑止する。
【０００７】次に、ビジー値の設定の仕方を説明する。
ビジーはＢＵＦ１１がつまって流れ込んでくるリクエス
トによってあふれることを防止するためのものである。 通常のリクエストは１Ｔで送出してしまうのでバッファ
のつまりの原因にはならない。特定リクエストは送出に
３Ｔかかるのでバッファのつまりの原因になる。しかし
、特定リクエスト１つで通常のリクエスト３つ分なので
、ビジーになる条件は（通常リクエストの数）＋（特定
リクエストの数ｎ）×３≧（ＢＵＦ１１の容量）である
。この式を変形すると（リクエストの数）≧（ＢＵＦ１
１の容量）−（特定リクエストの数ｎ）×３を導き出す
ことができて、この式の右辺をビジー値Ｚとする。また
この場合ビジー値Ｚの上限値ｘはＢＵＦ１１の容量とな
る。
トによってあふれることを防止するためのものである。 通常のリクエストは１Ｔで送出してしまうのでバッファ
のつまりの原因にはならない。特定リクエストは送出に
３Ｔかかるのでバッファのつまりの原因になる。しかし
、特定リクエスト１つで通常のリクエスト３つ分なので
、ビジーになる条件は（通常リクエストの数）＋（特定
リクエストの数ｎ）×３≧（ＢＵＦ１１の容量）である
。この式を変形すると（リクエストの数）≧（ＢＵＦ１
１の容量）−（特定リクエストの数ｎ）×３を導き出す
ことができて、この式の右辺をビジー値Ｚとする。また
この場合ビジー値Ｚの上限値ｘはＢＵＦ１１の容量とな
る。
【０００８】
【発明の効果】以上説明したように本発明は、バッファ
の中のリクエストに従ってビジー値を変化させることに
より、パイプライン方式の構成と段数に関係なくビジー
値を設定することができ、ビジー値の上限値が大きく設
定できるので、ビジーを出しにくくなり性能が上がると
いう効果を有する。
の中のリクエストに従ってビジー値を変化させることに
より、パイプライン方式の構成と段数に関係なくビジー
値を設定することができ、ビジー値の上限値が大きく設
定できるので、ビジーを出しにくくなり性能が上がると
いう効果を有する。
【図１】本発明のバッファ制御方式の一実施例を示すバ
ッファ処理装置のブロック図である。
ッファ処理装置のブロック図である。
【図２】従来のバッファ制御方式の一例を示すバッファ
処理装置のブロック図である。
処理装置のブロック図である。
１１，２１ バッファ（ＢＵＦ）１２，２２
ライトアドレスカウンタ（ＷＡ）１３，２３
リードアドレスカウンタ（ＲＡ）１４，２４
パイプライン １５，〜１７，２５，〜２７ リクエスト受付バ
ッファ（ＲＱＢ）
ライトアドレスカウンタ（ＷＡ）１３，２３
リードアドレスカウンタ（ＲＡ）１４，２４
パイプライン １５，〜１７，２５，〜２７ リクエスト受付バ
ッファ（ＲＱＢ）
Claims (1)
- 【請求項１】 複数のリクエストを保持するバッファ
と、前記バッファのリードアドレスを保持するリードカ
ウンタと、前記バッファのライトアドレスを保持するラ
イトカウンタと、前記ライトカウンタと前記リードカウ
ンタの値の差から分かる前記バッファに保持されたリク
エストの数がバッファをビジー状態にするビジー値にな
ったらビジーを検出するバッファビジー手段と、ビジー
によってパイプラインに流すリクエストの制御を行うビ
ジーチェック手段とを有するパイプライン方式の情報処
置装置におけるバッファ制御方式において、前記バッフ
ァに保持されたある特定なリクエストの数をカウントす
る特定リクエストカウンタと、前記特定リクエストカウ
ンタでカウントされた数に従ってビジー値を変化させる
ビジー値変化手段とを備えることを特徴とするバッファ
制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14282891A JPH04367031A (ja) | 1991-06-14 | 1991-06-14 | バッファ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14282891A JPH04367031A (ja) | 1991-06-14 | 1991-06-14 | バッファ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04367031A true JPH04367031A (ja) | 1992-12-18 |
Family
ID=15324566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14282891A Pending JPH04367031A (ja) | 1991-06-14 | 1991-06-14 | バッファ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04367031A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1703376A2 (en) | 2005-03-16 | 2006-09-20 | Fujitsu Limited | Pipeline processor with queue busy judgement; program and recording medium for the same |
-
1991
- 1991-06-14 JP JP14282891A patent/JPH04367031A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1703376A2 (en) | 2005-03-16 | 2006-09-20 | Fujitsu Limited | Pipeline processor with queue busy judgement; program and recording medium for the same |
| CN100414495C (zh) * | 2005-03-16 | 2008-08-27 | 富士通株式会社 | 信息处理系统、管线处理器 |
| US7490219B2 (en) | 2005-03-16 | 2009-02-10 | Fujitsu Limited | Counter counts valid requests based on a judgment in a system having a plurality of pipeline processors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9164908B2 (en) | Managing out-of-order memory command execution from multiple queues while maintaining data coherency | |
| US7290066B2 (en) | Methods and structure for improved transfer rate performance in a SAS wide port environment | |
| WO2021126295A1 (en) | Request throttling in distributed storage systems | |
| US8225048B2 (en) | Systems and methods for resource access | |
| US4598363A (en) | Adaptive delayed polling of sensors | |
| US7523271B2 (en) | Apparatus, system, and method for regulating the number of write requests in a fixed-size cache | |
| CN101763331B (zh) | 一种实现i2c总线控制的系统及方法 | |
| CN100367260C (zh) | 在检测到的静态循环中对总线信号终端进行补偿的装置和方法 | |
| CN100412834C (zh) | 数据传输系统和数据传输方法 | |
| WO2003090093A1 (en) | System and method for dynamically tuning interrupt coalescing parameters | |
| US9128633B2 (en) | Semiconductor memory device and method of operating the semiconductor memory device | |
| US6877049B1 (en) | Integrated FIFO memory management control system using a credit value | |
| US7665069B2 (en) | Method and apparatus for establishing a quality of service model | |
| US9223731B2 (en) | Arbitration circuit and control method thereof | |
| WO2007043617A1 (ja) | Ｉ／ｏ要求処理システム及び方法 | |
| EP1591907B1 (en) | Resource management | |
| JPH04367031A (ja) | バッファ制御方式 | |
| US7729302B2 (en) | Adaptive control of multiplexed input buffer channels | |
| US6216182B1 (en) | Method and apparatus for serving data with adaptable interrupts | |
| US11646971B2 (en) | Limiting backpressure with bad actors | |
| JP5239769B2 (ja) | リクエスト順序制御システム、リクエスト順序制御方法およびリクエスト順序制御プログラム | |
| JPH05233512A (ja) | 多重化の方法及び装置 | |
| US7380030B2 (en) | Method and system for using an in-line credit extender with a host bus adapter | |
| JPH0512203A (ja) | バス性能測定システム | |
| JP3028079B2 (ja) | 同時動作制御装置 |