JPH0436615B2 - - Google Patents
Info
- Publication number
- JPH0436615B2 JPH0436615B2 JP60077753A JP7775385A JPH0436615B2 JP H0436615 B2 JPH0436615 B2 JP H0436615B2 JP 60077753 A JP60077753 A JP 60077753A JP 7775385 A JP7775385 A JP 7775385A JP H0436615 B2 JPH0436615 B2 JP H0436615B2
- Authority
- JP
- Japan
- Prior art keywords
- destination address
- data
- transmission
- input
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 56
- 238000010586 diagram Methods 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
Landscapes
- Small-Scale Networks (AREA)
- Selective Calling Equipment (AREA)
- Transceivers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、トランシーバ、伝送路等を介してデ
ータ伝送制御を行なう伝送制御装置に係り、特に
該装置の送信先アドレス設定機構に関するもので
ある。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a transmission control device that controls data transmission via a transceiver, a transmission path, etc., and particularly relates to a destination address setting mechanism of the device. .
〔従来の技術〕
従来の伝送制御装置として、“KEC−
HBSV1.1ベースバンド伝送制御LSI”（社団法人
関西電子工業振興センター HBS研究会 昭
和59年３月１日）に示された伝送制御モジユール
の概略構成を第６図に示す。[Conventional technology] As a conventional transmission control device, “KEC-
Figure 6 shows the schematic configuration of the transmission control module presented in ``HBSV1.1 Baseband Transmission Control LSI'' (HBS Study Group, Kansai Electronic Industry Promotion Center, March 1, 1980).
図において、１はトランシーバ等を介してデー
タを伝送路へ送出する送信端子（TX）、２は伝
送路上を流れるデータをトランシーバ等を介して
入力する受信端子（RX）、３は負荷に制御信号
を出力する出力ポート（OUTP）．４は入力信号
を受け付ける入力ポート（INP）、５は自己アド
レスを設定するための入力端子（SA）、６は送信
先アドレスを設定するための入力端子（DA）、
７は送信要求を受付けるための入力端子
（TXREQ）である。 In the figure, 1 is a transmission terminal (TX) that sends data to the transmission path via a transceiver, etc., 2 is a reception terminal (RX) that inputs data flowing on the transmission path via a transceiver, etc., and 3 is a control signal to the load. Output port (OUTP) that outputs. 4 is an input port (INP) that accepts input signals, 5 is an input terminal (SA) for setting the self address, 6 is an input terminal (DA) for setting the destination address,
7 is an input terminal (TXREQ) for receiving a transmission request.
次に動作について説明する。伝送制御モジユー
ル２０は、図示は省略したが、トランシーバを介
して伝送路と接続している。伝送路上を流れるデ
ータを受信端子（RX）２より受信すると、その
データのアドレス情報（送信先アドレス）と自己
アドレス入力端子（SA）５に設定された値（自
己アドレス）とを照合し、一致した場合には受信
データを負荷の制御信号として出力ポート
（OUTP）３に出力する。一方、送信要求端子
（TXREQ）７から送信要求が入力された場合に
は、送信先アドレス入力端子（DA）６に設定さ
れたアドレスを、入力ポート（INP）４から読み
込んだ入力信号のデータに付加して送信端子
（TX）１から送出する。 Next, the operation will be explained. Although not shown, the transmission control module 20 is connected to a transmission line via a transceiver. When data flowing on the transmission path is received from the reception terminal (RX) 2, the address information (destination address) of the data is compared with the value (self address) set at the self-address input terminal (SA) 5, and a match is made. In this case, the received data is output to the output port (OUTP) 3 as a load control signal. On the other hand, when a transmission request is input from the transmission request terminal (TXREQ) 7, the address set to the destination address input terminal (DA) 6 is converted to the data of the input signal read from the input port (INP) 4. It is added and sent from transmission terminal (TX) 1.
従来装置は以上のように構成されているので、
自己アドレスと送信先アドレスの２つのアドレス
設定用のスイツチ等が必要であり、また送受信端
子以外に入力ポート、出力ポート、自己アドレス
入力端子および送信先アドレス入力端子等の入出
力端子が多数にのぼり、装置構成が複雑になるな
どの問題点があつた。
Since the conventional device is configured as described above,
Switches, etc. are required to set two addresses, the self address and the destination address, and in addition to the transmitting/receiving terminals, there are many input/output terminals such as input ports, output ports, self address input terminals, and destination address input terminals. However, there were problems such as a complicated device configuration.
本発明は上記のような問題点を解消するために
なされたもので、アドレス設定用のスイツチ及び
入力端子等を少なくして装置構成を簡単化するこ
とができる伝送制御装置を得ることを目的とす
る。 The present invention was made in order to solve the above-mentioned problems, and an object of the present invention is to obtain a transmission control device that can simplify the device configuration by reducing the number of switches and input terminals for address setting. do.
本発明に係る伝送制御装置は、受信データが設
定用送信先アドレスか否かを判定する受信データ
種別判定手段と、上記設定用送信先アドレスを記
憶する記憶手段と、受信時には上記判定手段で設
定用送信先アドレスの判定されたデータを上記記
憶手段に書き込み、送信時には上記記憶手段から
送信先アドレスを読み出して送信データに付加す
る送信先アドレス読み書き手段とを備えたもので
ある。
The transmission control device according to the present invention includes a received data type determining means for determining whether or not received data is a destination address for setting, a storage means for storing the destination address for setting, and a transmission control device for setting the destination address by the determining means at the time of reception. The apparatus further includes a destination address reading/writing means for writing data for which a destination address has been determined into the storage means, and reading the destination address from the storage means and adding it to the transmission data at the time of transmission.
本発明においては、受信時には入力された受信
データが設定用送信先アドレスか否かが受信デー
タ種別判定手段により判定され、設定用送信先ア
ドレスと判定されたデータ、すなわち送信先アド
レスが送信先アドレス読み書き手段により記憶手
段に書き込まれる。一方、送信時には、上記記憶
手段に書き込まれた送信先アドレスが該読み書き
手段により読み出され、送信データに付加されて
送信される。
In the present invention, at the time of reception, the received data type determining means determines whether or not input received data is a setting destination address, and the data determined to be a setting destination address, that is, the destination address is the destination address. It is written into the storage means by the read/write means. On the other hand, at the time of transmission, the destination address written in the storage means is read by the read/write means, added to the transmission data, and transmitted.
以下、本発明の一実施例を図について説明す
る。第１図において、Ｌは伝送制御モジユール２
０および図示しない通信端末相互間の送受信デー
タが伝送される伝送路、２１は伝送制御モジユー
ル２０の送信端子（TX）１および受信端子
（RX）２と伝送路Ｌとの間にあつて、データの
送受信を行なうトランシーバ、２２は出力ポート
（OUTP）３に接続される負荷であり、出力ポー
ト（OUTP）３にはトランシーバ２１を介して
受信したデータが自己向けの出力情報の場合に負
荷２２の制御信号として出力される。２３は入力
ポート（INP）４から伝送制御モジユール２０に
送信データとして読み込まれる入力信号の発生回
路、２４は自己アドレス入力端子（SA）５に接
続される自己アドレススイツチ、２５は送信要求
端子（TXREQ）７に接続して伝送制御モジユー
ル２０に対する送信要求を行なう送信コントロー
ル回路である。なお、２０ａ，２０ｂ，２０ｃは
それぞれ本発明により備えられた受信データ種別
判定手段、記憶手段及び送信先アドレス読み書き
手段である。
Hereinafter, one embodiment of the present invention will be described with reference to the drawings. In FIG. 1, L is transmission control module 2.
0 and a transmission line through which data is transmitted between communication terminals (not shown); 21 is a transmission line between the transmission terminal (TX) 1 and reception terminal (RX) 2 of the transmission control module 20 and the transmission line L; 22 is a load connected to the output port (OUTP) 3, and when the data received via the transceiver 21 is output information directed to the transceiver 21, the load 22 is connected to the output port (OUTP) 3. Output as a control signal. 23 is an input signal generation circuit read as transmission data from the input port (INP) 4 to the transmission control module 20, 24 is a self-address switch connected to the self-address input terminal (SA) 5, and 25 is a transmission request terminal (TXREQ). ) 7 to issue a transmission request to the transmission control module 20. Note that 20a, 20b, and 20c are received data type determining means, storage means, and destination address reading/writing means, respectively, which are provided according to the present invention.
第２図は上記第１図の構成をより詳細に示した
もので、８は伝送制御モジユール２０の中心とな
るマイクロコンピユータ、９は送信先アドレスの
記憶および送受信データのバツフアに使用するメ
モリ、１０はマイクロコンピユータ８への入力を
入力ポート（INP）４あるいは自己アドレス入力
端子（SA）５に切換えるための入力切換え制御
信号、１１は入力切換え制御信号１０により入力
の切換えを行なう入力切換え回路、２２ａと２２
ｂは出力ポート（OUTP）３に接続される負荷
となるLED表示器と出力リレー、２２ｃは上記
出力リレー２２ｂによりオン／オフする接点出
力、２３ａと２３ｂは入力ポート（INP）４に接
続する入力信号発生回路２３のセンサおよび入力
スイツチである。なお、本実施例においては、第
１図で示した本発明による受信データ種別判定手
段２０ａと送信先アドレス読み書き手段２０ｃと
は上記マイクロコンピユータ８により、又記憶手
段２０ｂは上記メモリ９によりそれぞれ実現され
ている。 FIG. 2 shows the configuration of FIG. 1 in more detail, in which 8 is a microcomputer which is the center of the transmission control module 20, 9 is a memory used to store destination addresses and buffer transmitted and received data, and 10 is a microcomputer that is the center of the transmission control module 20. 22a is an input switching control signal for switching the input to the microcomputer 8 to the input port (INP) 4 or the self-address input terminal (SA) 5; 11 is an input switching circuit for switching the input using the input switching control signal 10; and 22
22c is a contact output that is turned on/off by the output relay 22b, and 23a and 23b are inputs that are connected to input port (INP) 4. These are the sensor and input switch of the signal generation circuit 23. In this embodiment, the received data type determining means 20a and destination address reading/writing means 20c according to the present invention shown in FIG. 1 are realized by the microcomputer 8, and the storage means 20b is realized by the memory 9. ing.
第３図は本モジイユールが受信するデータの構
成例で、３０はデータの送信先を示すアドレス、
３１はデータが負荷２２への出力信号であるか設
定用の送信先アドレスであるかを識別するための
制御コード、３２は負荷２２への出力信号あるい
は設定用送信先アドレスとなるデータである。 Figure 3 shows an example of the structure of data received by this module, where 30 is an address indicating the data destination;
31 is a control code for identifying whether the data is an output signal to the load 22 or a setting destination address; 32 is data that becomes an output signal to the load 22 or a setting destination address.
次に、第４図及び第５図に示すフローチヤート
を用いて動作について説明する。第４図は伝送制
御モジユール２０のデータ受信時における制御動
作例を示すフローチヤートである。本モジユール
は伝送路Ｌ上を伝送されるデータをトランシーバ
２１を介して受信端子（RX）２より受信すると
（ステツプ１）、受信データを送信先アドレス３０
を自己アドレススイツチ２４で設定されたアドレ
スと照合し（ステツプ２）、不一致の場合には受
信データを棄却し、一致した場合にはステツプ
３，４で制御コード３１を判定する。その判定結
果によつて、データ３２が出力信号の場合にはデ
ータ３２を出力ポート（OUTP）３から出力し
て負荷２２の制御を行ない（ステツプ３→ステツ
プ５）、設定用送信先アドレスの場合にはメモリ
９の送信先アドレス領域にデータ３２を記憶する
（ステツプ４→ステツプ６）。 Next, the operation will be explained using the flowcharts shown in FIGS. 4 and 5. FIG. 4 is a flowchart showing an example of the control operation of the transmission control module 20 when receiving data. When this module receives the data transmitted on the transmission path L from the receiving terminal (RX) 2 via the transceiver 21 (step 1), it sends the received data to the destination address 30.
is compared with the address set by the self-address switch 24 (step 2), and if they do not match, the received data is rejected, and if they match, the control code 31 is determined in steps 3 and 4. Based on the judgment result, if the data 32 is an output signal, the data 32 is output from the output port (OUTP) 3 to control the load 22 (step 3 → step 5), and if it is a setting destination address Then, the data 32 is stored in the destination address area of the memory 9 (Step 4→Step 6).
一方、第５図は伝送制御モジイユール２０のデ
ータ送信時における制御動作例のフローチヤート
で、送信コントロール回路２５より送信要求が行
なわれた場合に実行される。本モジユールが送信
要求端子（TXREQ）７より送信要求を受けつけ
ると（ステツプ１）、センサ２３ａや入力スイツ
チ２３ｂ等より発生される入力信号を入力ポート
（INP）４より読み込み（ステツプ２）、メモリ９
を送信先アドレス領域に記憶されているアドレス
を読み出し上記入力信号に付加して送信データを
構成する（ステツプ３）。そして、ステツプ４で
上記送信データを伝送路Ｌへ送信する。 On the other hand, FIG. 5 is a flowchart of an example of the control operation of the transmission control module 20 when transmitting data, which is executed when a transmission request is made from the transmission control circuit 25. When this module receives a transmission request from the transmission request terminal (TXREQ) 7 (step 1), it reads the input signal generated from the sensor 23a, input switch 23b, etc. from the input port (INP) 4 (step 2), and sends it to the memory 9.
The address stored in the destination address area is read out and added to the input signal to form transmission data (step 3). Then, in step 4, the above transmission data is transmitted to the transmission line L.
なお、上記第４図のステツプ３，４は本発明に
よる受信データ種別判定手段２０ａにより実行さ
れ、又第４図のステツプ６及び第５図のステツプ
３は送信先アドレス読み書き手段２０ｃにより実
行されている。 Incidentally, steps 3 and 4 in FIG. 4 are executed by the received data type determining means 20a according to the present invention, and step 6 in FIG. 4 and step 3 in FIG. 5 are executed by the destination address reading/writing means 20c. There is.
以上説明したように、本発明による伝送制御装
置は、受信データが設定用送信先アドレスか否か
を判定する受信データ種別判定手段と、上記設定
用送信先アドレスを記憶する記憶手段と、受信時
には上記判定手段で設定用送信先アドレスの判定
されたデータを上記記憶手段に書き込み、送信時
には上記記憶手段から送信先アドレスを読み出し
て送信データに付加する送信先アドレス読み書き
手段とを備えたので、送信先アドレス設定用のス
イツチや入力端子等が不要となり、装置構成を簡
単化することができるという効果がある。
As explained above, the transmission control device according to the present invention includes a received data type determining means for determining whether or not received data is a setting destination address, a storage means for storing the setting destination address, and a storage device for storing the setting destination address. Destination address reading/writing means is provided for writing the data determined by the determination means on the setting destination address into the storage means, and reading the destination address from the storage means and adding it to the transmission data at the time of transmission. This eliminates the need for switches, input terminals, etc. for setting destination addresses, and has the effect of simplifying the device configuration.
第１図はこの一実施例の概略構成を示すブロツ
ク図、第２図は上記第１図の構成をより詳細に示
したブロツク図、第３図は受信データの構成例を
示す図、第４図は実施例の受信時における制御動
作を示すフローチヤート、第５図は同じく送信時
における制御動作を示すフローチヤート、第６図
は従来装置の一例を示すブロツク図である。
２０……伝送制御装置、２０ａ８……受信デー
タ種別判定手段、２０ｂ９……記憶手段、２０ｃ
８……送信先アドレス読み書き手段、２１……ト
ランシーバ。なお、図中同一又は相当部分には同
一符号を用いている。
FIG. 1 is a block diagram showing a schematic configuration of this embodiment, FIG. 2 is a block diagram showing the configuration of FIG. 1 in more detail, FIG. 3 is a diagram showing an example of the structure of received data, and FIG. FIG. 5 is a flowchart showing the control operation at the time of reception in the embodiment, FIG. 5 is a flowchart showing the control operation at the time of transmission, and FIG. 6 is a block diagram showing an example of a conventional device. 20...Transmission control device, 20a8...Received data type determining means, 20b9...Storage means, 20c
8... Destination address reading/writing means, 21... Transceiver. Note that the same reference numerals are used for the same or corresponding parts in the figures.
Claims (1)
に含まれる送信先アドレスと予め設定された自己
アドレスとを照合して、これらが一致したときに
受信データを受付け、送信データに予め設定され
た送信先アドレスを付加してトランシーバを介し
て送信する伝送制御装置において、上記受信デー
タが設定用送信先アドレスか否かを判定する受信
データ種別判定手段と、上記設定用送信先アドレ
スを記憶する記憶手段と、受信時には上記判定手
段で設定用送信先アドレスと判定されたデータを
上記記憶手段に書き込み、送信時には上記記憶手
段から送信先アドレスを読み出して送信データに
付加する送信先アドレス読み書き手段とを備えた
ことを特徴とする伝送制御装置。1 Compare the destination address included in the reception data received via the transceiver with the preset self-address, and when they match, accept the reception data, and set the destination address preset in the transmission data. A transmission control device that transmits data via a transceiver by adding a received data, a received data type determining means for determining whether or not the received data is a setting destination address, and a storage means for storing the setting destination address; Destination address read/write means for writing data determined as a setting destination address by the determination means into the storage means during reception, and reading the destination address from the storage means and adding it to the transmission data during transmission. A transmission control device characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60077753A JPS61237524A (en) | 1985-04-12 | 1985-04-12 | Transmission controlling equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60077753A JPS61237524A (en) | 1985-04-12 | 1985-04-12 | Transmission controlling equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61237524A JPS61237524A (en) | 1986-10-22 |
| JPH0436615B2 true JPH0436615B2 (en) | 1992-06-16 |
Family
ID=13642687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60077753A Granted JPS61237524A (en) | 1985-04-12 | 1985-04-12 | Transmission controlling equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61237524A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0832135B2 (en) * | 1988-06-29 | 1996-03-27 | 三菱電機株式会社 | Distribution equipment control and monitoring device |
| JPH06188782A (en) * | 1992-12-18 | 1994-07-08 | Japan Aviation Electron Ind Ltd | Information receiver and information transmitter of information transmitting device using transceiver |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60149244A (en) * | 1984-01-13 | 1985-08-06 | Matsushita Electric Works Ltd | Program setting system for multiplex transmission system |
-
1985
- 1985-04-12 JP JP60077753A patent/JPS61237524A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60149244A (en) * | 1984-01-13 | 1985-08-06 | Matsushita Electric Works Ltd | Program setting system for multiplex transmission system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61237524A (en) | 1986-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900015008A (en) | Data processor | |
| JPH0436615B2 (en) | ||
| JPH04178791A (en) | Ic card | |
| JPH04273358A (en) | One-chip microcomputer containing dmac | |
| JPS63268053A (en) | Bus controller | |
| JPH05173876A (en) | Extended memory board | |
| KR890002141Y1 (en) | 32-bit data signal transmission device | |
| JP2739789B2 (en) | Data transmission / reception system | |
| JPH1097303A (en) | I/o switching device of sequencer | |
| SU1372355A1 (en) | Buffer follower | |
| JPH04111637A (en) | Data transmission speed automatic recognition device | |
| JPH05127983A (en) | Semiconductor integrated circuit | |
| JPS62132456A (en) | Data transmission equipment | |
| JPH01194052A (en) | Data input/output circuit for digital signal processing processor | |
| JPS59148199A (en) | Memory parity circuit | |
| JPH0758747A (en) | Call controller of exchange | |
| JPS61295739A (en) | Transmission controller | |
| JPS59226962A (en) | Data exchange device | |
| JPS63104155A (en) | Electronic computer | |
| JPS6324431A (en) | Data communication system | |
| JPH06150671A (en) | Eprom writing/reading device | |
| JPS6247020B2 (en) | ||
| JPH03121545A (en) | Ic memory card | |
| JPH05298133A (en) | Data transfer device | |
| JPH02164155A (en) | Communication mode for lan system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |