JPH04364771A - Semiconductor device and lead frame used therefor - Google Patents

Semiconductor device and lead frame used therefor

Info

Publication number
JPH04364771A
JPH04364771A JP16770791A JP16770791A JPH04364771A JP H04364771 A JPH04364771 A JP H04364771A JP 16770791 A JP16770791 A JP 16770791A JP 16770791 A JP16770791 A JP 16770791A JP H04364771 A JPH04364771 A JP H04364771A
Authority
JP
Japan
Prior art keywords
lead frame
frame
plane
semiconductor chip
cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16770791A
Other languages
Japanese (ja)
Inventor
Mitsuharu Shimizu
清水 満晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP16770791A priority Critical patent/JPH04364771A/en
Publication of JPH04364771A publication Critical patent/JPH04364771A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce in size a package using a multilayer lead frame and to improve heat dissipation of the package. CONSTITUTION:At least one plate 12, 14 formed separately from a lead frame 10, is connected to the frame through an electrically insulating layer 16. A semiconductor chip 20 is placed on the plate, and the chip is electrically connected to the plate and the frame. The frame is held at the intermediate, a cap 22 is sealed oppositely to the plate, and connected to the frame thereby to seal the chip therein.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は半導体装置およびこれに
用いるリードフレームに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a lead frame used therein.

【0002】0002

【従来の技術】半導体チップを搭載する樹脂封止タイプ
のリードフレームには、熱放散性を向上させるためフレ
ーム本体とは別体に半導体チップを接合する大形のステ
ージを設けたものや、別体に形成した複数のプレーンを
積層して設けた多層リードフレームがある。多層リード
フレームは複数層のプレーンを電源プレーンあるいはグ
ランドプレーン等とすることによって、半導体チップと
任意の位置で電気的接続をとることができると共に、リ
ードフレームに配分する電源リードや接地リードの本数
を減らすことができてリードフレームの有効ピン数を増
やすことができるといった利点がある。
[Prior Art] Resin-sealed lead frames on which semiconductor chips are mounted include those equipped with a large stage separate from the frame body for bonding the semiconductor chip to improve heat dissipation; There is a multilayer lead frame that is provided by laminating a plurality of planes formed on the body. By using multiple layers of planes as power planes, ground planes, etc., multilayer lead frames can make electrical connections with semiconductor chips at arbitrary positions, and also reduce the number of power leads and ground leads allocated to the lead frame. There is an advantage that the number of effective pins of the lead frame can be increased by reducing the number of pins.

【0003】0003

【発明が解決しようとする課題】ところで、上記のよう
な多層リードフレームは半導体チップを搭載した後、多
層に設置したプレーンをすべて樹脂内に封止して製品と
するから、パッケージが必然的に厚くなりパッケージが
大形化せざるを得ない。また、樹脂封止することによっ
てパッケージの放熱性が低下するといった問題点もある
。そこで、本発明は上記問題点を解消すべくなされたも
のであり、その目的とするところは、従来の多層リード
フレームの特徴を生かし、かつパッケージの小型化を図
ることができ、放熱性にも優れた半導体装置およびこれ
に用いるリードフレームを提供しようとするものである
[Problem to be Solved by the Invention] By the way, in the multilayer lead frame as described above, after mounting a semiconductor chip, all the planes installed in the multilayer are sealed in resin to produce a product, so the package is inevitably As it becomes thicker, the package has to become larger. There is also the problem that resin sealing reduces the heat dissipation of the package. Therefore, the present invention has been made to solve the above problems, and its purpose is to make use of the characteristics of the conventional multilayer lead frame, reduce the size of the package, and improve heat dissipation. The present invention aims to provide an excellent semiconductor device and a lead frame used therefor.

【0004】本発明は上記目的を達成するため次の構成
を備える。すなわち、半導体装置については、リードフ
レームとは別体に形成した少なくとも1枚のプレーンを
電気的絶縁層を介してリードフレームに接合し、前記プ
レーンに半導体チップを搭載して、半導体チップと前記
プレーンおよびリードフレームとを電気的に接続し、前
記リードフレームを中間に挟み、前記プレーンと対向し
てキャップをシールしてリードフレームに接合すること
によって半導体チップを内部に封止したことを特徴とす
る。また、前記リードフレーム上に前記キャップをシー
ルするためのシール枠を接合したことを特徴とする。ま
た、前記半導体チップを搭載する内部空間を拡大するた
め、中央部をハット状に盛り上がり形状に形成したキャ
ップをリードフレームに接合したことを特徴とする。ま
た、前記キャップの内面に半導体チップに当接する熱伝
導性の良好な突起部を設けたことを特徴とする。また、
リードフレームについては、フレーム本体とは別体に形
成した少なくとも1枚のプレーンを電気的絶縁層を介し
てフレーム本体に接合し、前記フレーム本体を中間に挟
み、前記プレーンと対向する位置にキャップを接合する
ためのシール枠を設置したことを特徴とする。
[0004] In order to achieve the above object, the present invention has the following configuration. That is, for a semiconductor device, at least one plane formed separately from a lead frame is bonded to the lead frame via an electrically insulating layer, a semiconductor chip is mounted on the plane, and the semiconductor chip and the plane are bonded together. and a lead frame, the semiconductor chip is sealed inside by sandwiching the lead frame in between, sealing a cap facing the plane, and bonding to the lead frame. . Further, a sealing frame for sealing the cap is bonded onto the lead frame. Further, in order to expand the internal space in which the semiconductor chip is mounted, a cap having a hat-like raised central portion is bonded to the lead frame. Further, the cap is characterized in that a protrusion with good thermal conductivity that comes into contact with the semiconductor chip is provided on the inner surface of the cap. Also,
Regarding the lead frame, at least one plane formed separately from the frame body is joined to the frame body via an electrically insulating layer, the frame body is sandwiched in between, and a cap is placed at a position facing the plane. It is characterized by the installation of a sealing frame for joining.

【0005】[0005]

【作用】半導体チップはプレーンとキャップによって上
下面が封止された内部に収納される。プレーンとキャッ
プはパッケージのケーシング部材として構成され、多層
プレーンを有するリードフレームを用いたパッケージの
小型化を図ることができるとともにプレーンおよびキャ
ップが外部に露出することによって熱放散性に優れるパ
ッケージが得られる。
[Operation] A semiconductor chip is housed in an interior whose upper and lower surfaces are sealed by a plane and a cap. The plane and cap are configured as casing members of the package, making it possible to miniaturize the package using a lead frame with multilayer planes, and by exposing the plane and cap to the outside, a package with excellent heat dissipation can be obtained. .

【0006】[0006]

【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図1は本発明に係る半導体装置
の一実施例を示す断面図である。図で10はリードフレ
ームであり、12および14は電源プレーンおよび接地
プレーンである。電源プレーン12は金属の板体を枠状
に形成したものであり、接地プレーン14は金属の単板
からなる。電源プレーン12と接地プレーン14との間
、電源プレーン12とリードフレーム10との間は電気
的に絶縁する。実施例ではポリイミド等の電気的絶縁層
16を中間に介して電源プレーン12と接地プレーン1
4および電源プレーン12とリードフレーム10を一体
に接合している。リードフレーム10と電源プレーン1
2および接地プレーン14との電気的接続は、電源プレ
ーン12および接地プレーン14の外側縁に接続片12
a、14aを設け、これら接続片12a、14aをリー
ドフレーム10の電源ラインおよび接地ラインに溶接す
ることによってなしている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will now be described in detail with reference to the accompanying drawings. FIG. 1 is a sectional view showing an embodiment of a semiconductor device according to the present invention. In the figure, 10 is a lead frame, and 12 and 14 are a power plane and a ground plane. The power plane 12 is a metal plate formed into a frame shape, and the ground plane 14 is made of a single metal plate. Electrical insulation is provided between the power plane 12 and the ground plane 14 and between the power plane 12 and the lead frame 10. In the embodiment, a power plane 12 and a ground plane 1 are connected with an electrically insulating layer 16 such as polyimide interposed therebetween.
4, the power supply plane 12, and the lead frame 10 are integrally joined. Lead frame 10 and power plane 1
2 and the ground plane 14 are made by connecting pieces 12 on the outer edges of the power plane 12 and the ground plane 14.
a, 14a are provided, and these connection pieces 12a, 14a are welded to the power line and ground line of the lead frame 10.

【0007】図1で18はリードフレーム10を挟んで
電源プレーン12の上側に接地したシール枠である。こ
のシール枠18は半導体チップ20を搭載した後、キャ
ップを接合することによって封止するためのものである
。実施例ではシール枠18は両面接着剤を用いて接着し
たが、シール枠18の接合方法はとくに限定されるもの
でなく、電気的絶縁性を有する接着剤によって接合する
ことができる。前記接地プレーン14は半導体チップ2
0を接合するステージを兼用するもので、半導体チップ
20を接合した後、半導体チップ20とリードフレーム
10および電源プレーン12、接地プレーン14との間
を接続する。上記のシール枠18はキャップシールする
際に半導体チップ20の上方にキャップシールするため
の一定の間隔をあけるために設けるもので、したがって
、シール枠18は半導体チップ20や電源プレーン12
等の厚さを考慮して設定する必要がある。もちろん、シ
ール枠18とリードフレーム10との間に設ける電気的
絶縁層の厚さを調節してもよい。
In FIG. 1, reference numeral 18 denotes a sealing frame that is grounded above the power plane 12 with the lead frame 10 in between. This sealing frame 18 is used to seal the semiconductor chip 20 by bonding the cap after mounting the semiconductor chip 20 thereon. In the embodiment, the seal frame 18 was bonded using a double-sided adhesive, but the method of bonding the seal frame 18 is not particularly limited, and may be bonded using an adhesive having electrical insulation properties. The ground plane 14 is connected to the semiconductor chip 2
After the semiconductor chip 20 is bonded, the semiconductor chip 20 is connected to the lead frame 10, the power plane 12, and the ground plane 14. The sealing frame 18 is provided to leave a certain distance above the semiconductor chip 20 for cap-sealing the semiconductor chip 20 and the power supply plane 18.
It is necessary to set this by taking into account the thickness of etc. Of course, the thickness of the electrically insulating layer provided between the seal frame 18 and the lead frame 10 may be adjusted.

【0008】図2はリードフレーム10に上記の電源プ
レーン12、接地プレーン14、シール枠18を接合し
たリードフレームの断面図を示す。図のようにリードフ
レームの中央部には半導体チップを搭載するための収納
凹部が形成される。このリードフレームに半導体チップ
を搭載し、実施例では半導体チップ20とリードフレー
ム10、電源プレーン12、接地プレーン14との間を
ワイヤボンディングによって接続し、シール枠18にキ
ャップ22を接合して半導体装置を得る。図3はこうし
て得られた半導体装置の斜視図を示す。この半導体装置
はキャップ22と接地プレーン14とによってパッケー
ジの上下面が封止されて成る。パッケージの側面はキャ
ップ22、シール枠18、リードフレーム10等が接着
剤を介して接合されることによって封止される。リード
フレーム10と電源プレーン12等の各部材間は接着剤
によるシールによって十分なシール性を得ることができ
る。
FIG. 2 shows a sectional view of a lead frame in which the power plane 12, the ground plane 14, and the seal frame 18 described above are joined to the lead frame 10. As shown in the figure, a housing recess for mounting a semiconductor chip is formed in the center of the lead frame. A semiconductor chip is mounted on this lead frame, and in the embodiment, the semiconductor chip 20 is connected to the lead frame 10, the power plane 12, and the ground plane 14 by wire bonding, and the cap 22 is bonded to the sealing frame 18 to form a semiconductor device. get. FIG. 3 shows a perspective view of the semiconductor device thus obtained. In this semiconductor device, the upper and lower surfaces of the package are sealed by a cap 22 and a ground plane 14. The side surface of the package is sealed by bonding the cap 22, seal frame 18, lead frame 10, etc. with an adhesive. Sufficient sealing performance can be obtained between each member such as the lead frame 10 and the power supply plane 12 by sealing with an adhesive.

【0009】なお、半導体チップ20の熱放散性を向上
させるため、図1に示すようにキャプ22の内面の中央
部に半導体チップ20の上面に当接する熱伝導性の良好
な突起部24を設けてもよい。この突起部24は半導体
チップ20の上面に接触して、半導体チップ20で発生
した熱をキャップ22に伝導し、半導体チップ20の熱
放散性を向上させるためのものである。
In order to improve the heat dissipation of the semiconductor chip 20, as shown in FIG. You can. This protrusion 24 is in contact with the upper surface of the semiconductor chip 20 to conduct heat generated by the semiconductor chip 20 to the cap 22, thereby improving the heat dissipation properties of the semiconductor chip 20.

【0010】上記実施例の半導体装置は図3に示すよう
にキャップ22と接地プレーン14がパッケージを構成
するケーシング部として使用されたものであり、樹脂モ
ールドしないでパッケージ内に半導体チップを封止する
ことができ、パッケージ全体を薄形に構成することがで
きる。また、このパッケージではキャップ22および接
地プレーン14が外部にそのまま露出しているから、キ
ャップ22および接地プレーン14からの熱放散が良好
になされ、熱放散性に優れた半導体装置として提供する
ことができる。
In the semiconductor device of the above embodiment, as shown in FIG. 3, the cap 22 and the ground plane 14 are used as a casing part constituting a package, and the semiconductor chip is sealed within the package without resin molding. This allows the entire package to be made thin. Further, in this package, since the cap 22 and the ground plane 14 are exposed to the outside, heat is well dissipated from the cap 22 and the ground plane 14, and a semiconductor device with excellent heat dissipation properties can be provided. .

【0011】上記実施例の半導体装置ではキャップ22
を接合するためにリードフレーム10にシール枠18を
接合したリードフレームを使用したが、図4に示すよう
に中央部がハット状に持ち上がった形状のキャップ26
をリードフレームに接合することによってシール枠18
を用いずにキャップシールすることができる。この実施
例のキャップ26を用いれば、半導体チップ20の上方
に一定の空間を確保することができるから、ワイヤボン
ディングによって半導体チップ20とリードフレーム1
0のインナーリード等とを接続することも容易にできる
In the semiconductor device of the above embodiment, the cap 22
A lead frame in which a seal frame 18 was joined to a lead frame 10 was used to join the lead frame 10, but as shown in FIG.
By joining the lead frame to the seal frame 18
The cap can be sealed without using. By using the cap 26 of this embodiment, it is possible to secure a certain amount of space above the semiconductor chip 20, so that the semiconductor chip 20 and the lead frame 1 can be connected to each other by wire bonding.
It can also be easily connected to the inner lead of 0.

【0012】なお、上記実施例では多層リードフレーム
の例として電源プレーン12と接地プレーン14を有す
る例について示したが、多層リードフレームはこの実施
例に限定されるものではない。すなわち、電源プレーン
のみ、あるいは接地プレーンのみを備えたもの、または
これら以外にさらに他のプレーンを備えたもの等につい
ても適用できる。なお、リードフレームに接合するプレ
ーンは半導体チップ20を搭載するため、最低1枚必要
である。また、上記例では半導体チップとプレーン間は
ワイヤボンディングによって接続しているが、ワイヤボ
ンディング以外の接続方法、たとえばTABテープを用
いた接続方法なども利用することができる。
In the above embodiment, an example of a multilayer lead frame having a power plane 12 and a ground plane 14 was shown, but the multilayer lead frame is not limited to this embodiment. In other words, the present invention can be applied to a device having only a power plane, only a ground plane, or a device having other planes in addition to these planes. Note that at least one plane is required to be bonded to the lead frame in order to mount the semiconductor chip 20 thereon. Further, in the above example, the semiconductor chip and the plane are connected by wire bonding, but a connection method other than wire bonding, such as a connection method using TAB tape, can also be used.

【0013】なお、上記実施例の多層リードフレームを
用いた半導体装置の場合は、中間に電気的絶縁層を介し
て電源プレーン、接地プレーン等を積層するから、リー
ドフレーム10の信号ラインに対してマイクロストリッ
プライン構造となり、電気的絶縁層の厚さ等を適宜設定
することによって特性インピーダンスのマッチングを図
ることができ、高速信号の伝播特性を向上させることが
できるといった利点を有する。以上、本発明について好
適な実施例を挙げて種々説明したが、本発明は上記実施
例に限定されるものではなく発明の精神を逸脱しない範
囲内において多くの改変を施し得るのはいうまでもない
Note that in the case of the semiconductor device using the multilayer lead frame of the above embodiment, since power planes, ground planes, etc. are laminated with an electrical insulating layer interposed between them, the signal line of the lead frame 10 is It has a microstrip line structure, and has the advantage that characteristic impedance matching can be achieved by appropriately setting the thickness of the electrical insulating layer, and the propagation characteristics of high-speed signals can be improved. The present invention has been variously explained above with reference to preferred embodiments, but it goes without saying that the present invention is not limited to the above embodiments and can be modified in many ways without departing from the spirit of the invention. do not have.

【0014】[0014]

【発明の効果】本発明に係る半導体装置およびこれに用
いるリードフレームによれば、上述したように、多層プ
レーンを有する半導体装置でパッケージを小型化するこ
とができ、またプレーンが外部に露出することによって
パッケージの熱放散性を向上させることができる。また
、多層リードフレームの特徴を生かして電気的特性の優
れたパッケージを得ることができる等の著効を奏する。
[Effects of the Invention] According to the semiconductor device and the lead frame used therein according to the present invention, as described above, it is possible to miniaturize the package of a semiconductor device having a multilayer plane, and the plane is not exposed to the outside. This can improve the heat dissipation of the package. In addition, it is possible to obtain a package with excellent electrical characteristics by taking advantage of the features of the multilayer lead frame.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】半導体装置の一実施例を示す断面図である。FIG. 1 is a cross-sectional view showing an example of a semiconductor device.

【図2】リードフレームの一実施例を示す断面図である
FIG. 2 is a sectional view showing an example of a lead frame.

【図3】半導体装置の一実施例の斜視図である。FIG. 3 is a perspective view of an embodiment of a semiconductor device.

【図4】半導体装置の他の実施例を示す断面図である。FIG. 4 is a cross-sectional view showing another embodiment of the semiconductor device.

【符号の説明】[Explanation of symbols]

10  リードフレーム 12  電源プレーン 14  接地プレーン 12a、14a  接続片 16  電気的絶縁層 18  シール枠 20  半導体チップ 22、26  キャップ 24  突起部 10 Lead frame 12 Power plane 14 Ground plane 12a, 14a connection piece 16 Electrical insulation layer 18 Seal frame 20 Semiconductor chip 22, 26 Cap 24 Protrusion

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】  リードフレームとは別体に形成した少
なくとも1枚のプレーンを電気的絶縁層を介してリード
フレームに接合し、前記プレーンに半導体チップを搭載
して、半導体チップと前記プレーンおよびリードフレー
ムとを電気的に接続し、前記リードフレームを中間に挟
み、前記プレーンと対向してキャップをシールしてリー
ドフレームに接合することによって半導体チップを内部
に封止したことを特徴とする半導体装置。
1. At least one plane formed separately from a lead frame is bonded to the lead frame via an electrically insulating layer, a semiconductor chip is mounted on the plane, and the semiconductor chip, the plane, and the leads are bonded to each other through an electrically insulating layer. A semiconductor device characterized in that a semiconductor chip is sealed inside by electrically connecting a frame, sandwiching the lead frame in between, sealing a cap facing the plane, and bonding to the lead frame. .
【請求項2】  リードフレーム上に前記キャップをシ
ールするためのシール枠を接合したことを特徴とする請
求項1記載の半導体装置。
2. The semiconductor device according to claim 1, further comprising a sealing frame for sealing the cap bonded to the lead frame.
【請求項3】  半導体チップを搭載する内部空間を拡
大するため、中央部をハット状に盛り上がり形状に形成
したキャップをリードフレームに接合したことを特徴と
する請求項1記載の半導体装置。
3. The semiconductor device according to claim 1, further comprising a cap having a hat-like raised central portion joined to the lead frame in order to enlarge the internal space in which the semiconductor chip is mounted.
【請求項4】  キャップの内面に半導体チップに当接
する熱伝導性の良好な突起部を設けたことを特徴とする
請求項1、2または3記載の半導体装置。
4. The semiconductor device according to claim 1, wherein a protrusion having good thermal conductivity that contacts the semiconductor chip is provided on the inner surface of the cap.
【請求項5】  フレーム本体とは別体に形成した少な
くとも1枚のプレーンを電気的絶縁層を介してフレーム
本体に接合し、前記フレーム本体を中間に挟み、前記プ
レーンと対向する位置にキャップを接合するためのシー
ル枠を設置したことを特徴とするリードフレーム。
5. At least one plane formed separately from the frame body is joined to the frame body via an electrically insulating layer, the frame body is sandwiched in between, and a cap is provided at a position facing the plane. A lead frame characterized by having a seal frame installed for joining.
JP16770791A 1991-06-12 1991-06-12 Semiconductor device and lead frame used therefor Pending JPH04364771A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16770791A JPH04364771A (en) 1991-06-12 1991-06-12 Semiconductor device and lead frame used therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16770791A JPH04364771A (en) 1991-06-12 1991-06-12 Semiconductor device and lead frame used therefor

Publications (1)

Publication Number Publication Date
JPH04364771A true JPH04364771A (en) 1992-12-17

Family

ID=15854725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16770791A Pending JPH04364771A (en) 1991-06-12 1991-06-12 Semiconductor device and lead frame used therefor

Country Status (1)

Country Link
JP (1) JPH04364771A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0645810A4 (en) * 1993-04-06 1997-04-16 Tokuyama Corp Package for semiconductor chip.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0645810A4 (en) * 1993-04-06 1997-04-16 Tokuyama Corp Package for semiconductor chip.

Similar Documents

Publication Publication Date Title
JPH0383368A (en) Semiconductor device
JPH09260550A (en) Semiconductor device
JPH0846134A (en) Semiconductor device
JP2905609B2 (en) Resin-sealed semiconductor device
JPH0645504A (en) Semiconductor device
JPH04364771A (en) Semiconductor device and lead frame used therefor
JPS622628A (en) Semiconductor device
JPH05114776A (en) Bare chip lsi mounting structure
JP2524482B2 (en) QFP structure semiconductor device
JPS63190363A (en) Power package
JP3010924B2 (en) Semiconductor device
JPH05102336A (en) Semiconductor device
JPH05121589A (en) Thick film hybrid integrated circuit
JPH0613487A (en) Multichip module
JP2763234B2 (en) Semiconductor device
JPS6129155B2 (en)
JPH09139441A (en) Semiconductor device and semiconductor device manufacturing method
JP2000133745A (en) Semiconductor device
JPH04320052A (en) Semiconductor device
JPH0448769A (en) Semiconductor device
JPH07221211A (en) Semiconductor device
JPH06275765A (en) Manufacture of lead frame of semiconductor device
JPH0697359A (en) Mounting structure for lsi chip
JP2504262Y2 (en) Semiconductor module
JP2726555B2 (en) Resin-sealed semiconductor device