JPH04359419A - Compound semiconductor substrate - Google Patents
Compound semiconductor substrateInfo
- Publication number
- JPH04359419A JPH04359419A JP3161131A JP16113191A JPH04359419A JP H04359419 A JPH04359419 A JP H04359419A JP 3161131 A JP3161131 A JP 3161131A JP 16113191 A JP16113191 A JP 16113191A JP H04359419 A JPH04359419 A JP H04359419A
- Authority
- JP
- Japan
- Prior art keywords
- gaas substrate
- substrate
- gaas
- mask
- mask alignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 65
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 150000001875 compounds Chemical class 0.000 title claims description 18
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 50
- 239000012808 vapor phase Substances 0.000 claims abstract description 11
- 125000002524 organometallic group Chemical group 0.000 claims description 7
- 238000000034 method Methods 0.000 abstract description 17
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 15
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 238000003776 cleavage reaction Methods 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 abstract description 4
- 230000007017 scission Effects 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 14
- 239000010409 thin film Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は化合物半導体装置の製作
に使用されるマスク合わせマークを備えている化合物半
導体基板に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a compound semiconductor substrate provided with mask alignment marks used in manufacturing compound semiconductor devices.
【0002】0002
【従来の技術】半導体装置の製作に際しては、半導体装
置の基板に予め形成されているマスク合わせマーク(ア
ライメントマーク…位置合わせマーク)と、順次に使用
される複数のフォトマスクのそれぞれのものに個別に形
成させてあるアライメントマークとを合わせることによ
り、半導体装置の基板に順次のフォトマスクのパターン
が正しく形成できるようにしていることは周知のとおり
であり、前記の点は半導体装置の基板が化合物半導体の
場合でも同様である。そして前記のように化合物半導体
装置の基板に予め形成させておくべきマスク合わせマー
クは、従来、GaAsの基板上に付着させたフォトレジ
ストの薄膜に、フォトリソグラフィ技術を用いてマスク
合わせマークのパターニングを行なった後に、GaAs
の基板に湿式のエッチング手段あるいは乾式のエッチン
グ手段を施してGaAsの基板にマスク合わせマークを
形成させるようにしていた。[Background Art] When manufacturing a semiconductor device, mask alignment marks (alignment marks...positioning marks) that are pre-formed on the substrate of the semiconductor device, and individual marks for each of a plurality of photomasks that are sequentially used. It is well known that successive photomask patterns can be correctly formed on the substrate of a semiconductor device by aligning the alignment marks formed on the substrate. The same applies to semiconductors. As mentioned above, the mask alignment marks that should be formed in advance on the substrate of a compound semiconductor device are conventionally patterned using photolithography technology on a thin film of photoresist deposited on a GaAs substrate. After that, GaAs
Mask alignment marks were formed on the GaAs substrate by subjecting the GaAs substrate to wet etching means or dry etching means.
【0003】0003
【発明が解決しようとする課題】ところで、GaAsの
基板に対して湿式のエッチング手段を適用してマスク合
わせマークを形成させるようにした場合には、GaAs
の基板に対するエッチングが基板の深さ方向の他に幅方
向にも進行するために、GaAsの基板に形成されるマ
ークの変形が大きくなってアライメントの精度が低下す
ることになり、また、GaAsの基板に対して乾式のエ
ッチング手段、例えば反応性イオンエッチングにより異
方性エッチングを行なった場合には、GaAsの基板に
形成されるマークの変形を防止できるが、パターン幅よ
りも狭い線幅に精度良くマスク合わせマークを形成させ
ることは困難であるために、前記のような欠点のないマ
スク合わせマークが形成されている化合物半導体基板の
出現が待望された。[Problems to be Solved by the Invention] By the way, when wet etching means is applied to a GaAs substrate to form mask alignment marks,
Since the etching of the GaAs substrate proceeds not only in the depth direction but also in the width direction of the substrate, the deformation of the mark formed on the GaAs substrate becomes large and the alignment accuracy decreases. If the substrate is anisotropically etched using a dry etching method, such as reactive ion etching, it is possible to prevent the marks formed on the GaAs substrate from deforming, but the line width is narrower than the pattern width. Since it is difficult to form mask alignment marks well, it has been desired to develop a compound semiconductor substrate on which mask alignment marks are formed without the above-mentioned defects.
【0004】0004
【課題を解決するための手段】本発明はGaAs基板に
減圧有機金属気相エピタキシャル成長法によってマスク
合わせマークを構成させてなる化合物半導体基板を提供
する。SUMMARY OF THE INVENTION The present invention provides a compound semiconductor substrate in which mask alignment marks are formed on a GaAs substrate by low pressure organometallic vapor phase epitaxial growth.
【0005】[0005]
【作用】減圧有機金属気相エピタキシャル成長法によっ
てGaAs基板に形成させたマスク合わせマークは所定
の形状寸法のものとなされているから、GaAs基板の
マスク合わせマークは半導体装置の製作に際して順次に
使用されるフォトマスクのパターンの正しい位置合わせ
動作を容易にする。[Operation] Since the mask alignment marks formed on the GaAs substrate by the reduced pressure organic metal vapor phase epitaxial growth method have a predetermined shape and size, the mask alignment marks on the GaAs substrate are sequentially used in the fabrication of semiconductor devices. Facilitates correct alignment of photomask patterns.
【0006】[0006]
【実施例】以下、添付図面を参照して本発明の化合物半
導体基板の具体的な内容を詳細に説明する。図1はGa
As基板に被着させた窒化シリコンの薄膜にマスク合わ
せマークのパターンを形成させた状態を示す一部の斜視
図、図2は本発明の化合物半導体基板を製作する工程の
説明図、図3はGaAs基板に減圧有機金属気相エピタ
キシャル成長法によってマスク合わせマークを構成させ
た状態の一部の斜視図である。図1乃至図3において1
は化合物半導体基板として使用されるGaAs基板であ
る。また、図において2はSiNx(窒化シリコン)膜
、3は窒化シリコンの薄膜2に形成させたマスク合わせ
マークのパターンである。単結晶のGaAs基板1は、
以下の説明においては図中に示されているような結晶面
の状態で使用されているものとなされている。ここで、
図2の(a)〜(f)を参照して、本発明の化合物半導
体基板がどのようにして製作されるものであるのかにつ
いて説明する。まず、図2の(a)のようにGaAs基
板1に、例えばプラズマCVD法により例えば1000
オングストロームの厚さの窒化シリコンの薄膜2を被着
させる。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, specific details of the compound semiconductor substrate of the present invention will be explained in detail with reference to the accompanying drawings. Figure 1 shows Ga
A partial perspective view showing a state in which a mask alignment mark pattern is formed on a thin film of silicon nitride deposited on an As substrate. FIG. 2 is an explanatory diagram of the process of manufacturing a compound semiconductor substrate of the present invention. FIG. FIG. 2 is a perspective view of a portion of a GaAs substrate in which mask alignment marks are formed by low-pressure organometallic vapor phase epitaxial growth. 1 in Figures 1 to 3
is a GaAs substrate used as a compound semiconductor substrate. Further, in the figure, 2 is a SiNx (silicon nitride) film, and 3 is a pattern of mask alignment marks formed on the silicon nitride thin film 2. The single crystal GaAs substrate 1 is
In the following description, it is assumed that the crystal plane is used in the state shown in the figure. here,
How the compound semiconductor substrate of the present invention is manufactured will be explained with reference to FIGS. 2(a) to 2(f). First, as shown in FIG. 2(a), a GaAs substrate 1 is coated with, for example, 1,000 layers by, for example, plasma CVD.
A thin film 2 of silicon nitride with a thickness of angstroms is deposited.
【0007】前記のように窒化シリコンの薄膜2上にフ
ォトレジスト膜を付着させた後にそのフォトレジスト膜
に所定のマスク合わせマークのパターンを露光させて現
像する。前記のフォトレジスト膜をエッチング用のマス
クとして、例えばプラズマエッチング法を適用して、窒
化シリコン膜2を乾式エッチングすることにより、図2
の(b)に示されているように窒化シリコン膜2に所定
のマスク合わせマークのパターンと対応している窓3を
あける。この状態を斜視図として示したのが図1である
が、図1中には図示の簡略化のためにマスク合わせマー
クのパターンが1個しか図示されていない。図1あるい
は図2の(b)に例示されているようにGaAsの基板
1に被着された窒化シリコン膜2に所定のマスク合わせ
マークのパターンと対応する窓3があけられた状態のも
のには、次に減圧MOVPE法(減圧有機金属気相エピ
タキシャル成長法…減圧OMVPE法)によって、Ga
Asの基板1に被着された窒化シリコン膜2の所定のマ
スク合わせマークのパターンと対応する窓3によって露
出されている部分に、GaAsのエピタキシャル成長層
を形成させる。After a photoresist film is deposited on the silicon nitride thin film 2 as described above, the photoresist film is exposed to a pattern of predetermined mask alignment marks and developed. Using the photoresist film as an etching mask, the silicon nitride film 2 is dry-etched using, for example, a plasma etching method, as shown in FIG.
As shown in (b), a window 3 corresponding to a pattern of a predetermined mask alignment mark is opened in the silicon nitride film 2. Then, as shown in FIG. FIG. 1 shows this state as a perspective view, but only one mask alignment mark pattern is shown in FIG. 1 for simplicity of illustration. As illustrated in FIG. 1 or FIG. 2(b), a silicon nitride film 2 deposited on a GaAs substrate 1 has a window 3 corresponding to a predetermined mask alignment mark pattern. Next, Ga
An epitaxially grown layer of GaAs is formed in a portion of a silicon nitride film 2 deposited on an As substrate 1 exposed by a window 3 corresponding to a pattern of predetermined mask alignment marks.
【0008】減圧MOVPE法によって、GaAsの基
板1に被着された窒化シリコン膜2の所定のマスク合わ
せマークのパターンと対応する窓3によって露出されて
いるGaAs基板1の部分に、前記のようにGaAsを
選択成長層を形成させるのには、例えばTMG−AsH
3系減圧MOVPE法により、成長圧力…10Torr
、成長温度…摂氏650度、V/III比…75、全流
量…500sccmとしてGaAsの選択成長を行なう
ことにより、前記したマスク合わせマークのパターンと
対応する窓3によって露出されているGaAs基板1の
部分にはGaAsのエピタキシャル成長層が良好に形成
される。前記のようにGaAs基板1上に選択成長した
GaAsのエピタキシャル成長層は、図1中の矢印Y方
向の側面から見ると図2の(c),(d)に符号4で示
されているもののように、GaAsのエピタキシャル成
長層の側面とGaAs基板1の上面とのなす角が125
度のへき開面となっているから、GaAs基板1上に選
択成長するGaAsのエピタキシャル成長層の形状寸法
は正確に把握できることになる。また、GaAs基板1
上に選択成長したGaAsのエピタキシャル成長層を図
1中の矢印X方向の側面から見ると図2の(e),(f
)に符号5で示されているような状態のものになる。The portion of the GaAs substrate 1 exposed by the window 3 corresponding to the pattern of the predetermined mask alignment mark of the silicon nitride film 2 deposited on the GaAs substrate 1 by the low pressure MOVPE method is coated as described above. To form a selective growth layer of GaAs, for example, TMG-AsH is used.
Growth pressure...10 Torr by three-system reduced pressure MOVPE method
By performing selective growth of GaAs at a growth temperature of 650 degrees Celsius, a V/III ratio of 75, and a total flow rate of 500 sccm, the GaAs substrate 1 exposed by the window 3 corresponding to the mask alignment mark pattern described above is grown. A GaAs epitaxial growth layer is well formed in the portion. The epitaxial growth layer of GaAs selectively grown on the GaAs substrate 1 as described above looks like the one shown with reference numeral 4 in FIGS. 2(c) and 2(d) when viewed from the side in the direction of the arrow Y in FIG. The angle between the side surface of the GaAs epitaxial growth layer and the top surface of the GaAs substrate 1 is 125.
Since the cleavage plane is a degree cleavage plane, the shape and dimensions of the GaAs epitaxial growth layer selectively grown on the GaAs substrate 1 can be accurately grasped. In addition, the GaAs substrate 1
When the epitaxial growth layer of GaAs selectively grown on the top is viewed from the side in the direction of the arrow X in FIG.
) is in the state shown by reference numeral 5.
【0009】図2の(c),(e)中に示されている窒
化シリコン膜2を、例えば湿式エッチング法、あるいは
乾式エッチング法の適用によって除去すると、図2の(
d),(f)中に示されているようにGaAs基板に有
機金属気相エピタキシャル成長法によってマスク合わせ
マークを構成させてなる化合物半導体基板が得られる。
図3は図2の(d),(f)に示されている状態のもの
を斜視図で示したものである。このようにGaAs基板
に減圧有機金属気相エピタキシャル成長法によりマスク
合わせマークを構成させてなる本発明の化合物半導体基
板は、通常の半導体装置製作用のエピタキシャル成長工
程によって、所定の半導体装置の製作が行なわれる。な
お、本発明の減圧有機金属気相エピタキシャル成長法に
よりマスク合わせマークを構成させてなる化合物半導体
基板を製作するのに、ウエハの一部分だけに窒化シリコ
ン膜を残し、マスク合わせパターンを形成し、半導体装
置製作用エピタキシャル膜の成長時に同時にマスク合わ
せマークを形成させるようにしてもよい。When the silicon nitride film 2 shown in FIGS. 2(c) and 2(e) is removed by applying a wet etching method or a dry etching method, for example, the silicon nitride film 2 shown in FIG. 2(c) and (e) is removed.
As shown in d) and (f), a compound semiconductor substrate is obtained in which mask alignment marks are formed on a GaAs substrate by metal organic vapor phase epitaxial growth. FIG. 3 is a perspective view of the state shown in FIGS. 2(d) and 2(f). In the compound semiconductor substrate of the present invention, in which mask alignment marks are formed on a GaAs substrate by low-pressure organometallic vapor phase epitaxial growth, a predetermined semiconductor device can be manufactured by a normal epitaxial growth process for semiconductor device manufacturing. . In order to fabricate a compound semiconductor substrate on which a mask alignment mark is formed using the low-pressure organometallic vapor phase epitaxial growth method of the present invention, a silicon nitride film is left only on a portion of the wafer, a mask alignment pattern is formed, and a semiconductor device is fabricated. Mask alignment marks may be formed at the same time as the epitaxial film for production is grown.
【0010】0010
【発明の効果】以上、詳細に説明したところから明らか
なように本発明の化合物半導体基板はGaAs基板に減
圧有機金属気相エピタキシャル成長法によってマスク合
わせマークを構成させたものであるから、GaAsのエ
ピタキシャル成長層の側面とGaAs基板1の上面との
なす角が125度のへき開面となっていることにより、
GaAs基板1上に選択成長するGaAsのエピタキシ
ャル成長層の形状寸法が正確に把握でき、所定の形状寸
法のマスク合わせマークを備えている化合物半導体基板
を容易に得ることができ、既述した従来の問題点、すな
わち、GaAsの基板に対して湿式のエッチング手段を
適用してマスク合わせマークを形成させた場合には、G
aAsの基板に対する腐食が基板の深さ方向の他に幅方
向にも進行するために、GaAsの基板に形成されるマ
ークの変形が大きくなってアライメントの精度が低下し
、また、GaAsの基板に対して乾式のエッチング手段
を行なった場合には、パターン幅よりも狭い線幅に精度
良くマスク合わせマークを形成させることは困難である
等の問題点は本発明により良好に解決でき、また、本発
明の化合物半導体基板は、半導体装置製作用エピタキシ
ャル膜の成長装置と同一のMOVPE装置を用いてマス
ク合わせマークを形成できるので、マスク合わせマーク
の製作のためにRIE装置、その他の高価な装置を必要
としないという利点も得られる。Effects of the Invention As is clear from the above detailed explanation, the compound semiconductor substrate of the present invention has mask alignment marks formed on a GaAs substrate by the low-pressure organometallic vapor phase epitaxial growth method. Since the angle between the side surface of the layer and the top surface of the GaAs substrate 1 is a cleavage plane of 125 degrees,
The shape and dimensions of the GaAs epitaxial growth layer selectively grown on the GaAs substrate 1 can be accurately grasped, and a compound semiconductor substrate having a mask alignment mark of a predetermined shape and dimension can be easily obtained, thereby solving the conventional problems described above. In other words, when wet etching is applied to a GaAs substrate to form mask alignment marks, G
Corrosion of the aAs substrate progresses not only in the depth direction but also in the width direction of the substrate, resulting in significant deformation of the marks formed on the GaAs substrate, reducing alignment accuracy. On the other hand, when a dry etching method is used, it is difficult to accurately form a mask alignment mark in a line width narrower than the pattern width. With the compound semiconductor substrate of the invention, mask alignment marks can be formed using the same MOVPE equipment as the epitaxial film growth equipment for semiconductor device production, so RIE equipment and other expensive equipment are not required to produce the mask alignment marks. You also have the advantage of not having to do this.
【図1】GaAs基板に被着させた窒化シリコンの薄膜
にマスク合わせマークのパターンを形成させた状態を示
す一部の斜視図である。FIG. 1 is a partial perspective view showing a state in which a mask alignment mark pattern is formed on a silicon nitride thin film deposited on a GaAs substrate.
【図2】本発明の化合物半導体基板を製作する工程の説
明図である。FIG. 2 is an explanatory diagram of the process of manufacturing a compound semiconductor substrate of the present invention.
【図3】GaAs基板に減圧有機金属気相エピタキシャ
ル成長法によってマスク合わせマークを構成させた状態
の一部の斜視図であである。FIG. 3 is a perspective view of a portion of a GaAs substrate in which mask alignment marks are formed by low-pressure organometallic vapor phase epitaxial growth.
Claims (1)
タキシャル成長法によってマスク合わせマークを構成さ
せてなる化合物半導体基板。1. A compound semiconductor substrate in which mask alignment marks are formed on a GaAs substrate by low pressure organometallic vapor phase epitaxial growth.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3161131A JPH04359419A (en) | 1991-06-05 | 1991-06-05 | Compound semiconductor substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3161131A JPH04359419A (en) | 1991-06-05 | 1991-06-05 | Compound semiconductor substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04359419A true JPH04359419A (en) | 1992-12-11 |
Family
ID=15729190
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3161131A Pending JPH04359419A (en) | 1991-06-05 | 1991-06-05 | Compound semiconductor substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04359419A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102719887A (en) * | 2012-06-13 | 2012-10-10 | 中国电子科技集团公司第五十五研究所 | Method for growing high-quality gallium nitride epitaxial film on basis of gallium nitride substrate |
-
1991
- 1991-06-05 JP JP3161131A patent/JPH04359419A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102719887A (en) * | 2012-06-13 | 2012-10-10 | 中国电子科技集团公司第五十五研究所 | Method for growing high-quality gallium nitride epitaxial film on basis of gallium nitride substrate |
CN102719887B (en) * | 2012-06-13 | 2014-12-10 | 中国电子科技集团公司第五十五研究所 | Method for growing high-quality gallium nitride epitaxial film on basis of gallium nitride substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102598215A (en) | Semiconductor substrate and method for manufacturing semiconductor substrate | |
JPH0476496B2 (en) | ||
US5393646A (en) | Method for selective formation of a deposited film | |
US4886763A (en) | Device isolation by etching trench in dielectric on substrate and epitaxially filling the trench | |
JPH04359419A (en) | Compound semiconductor substrate | |
JP4997811B2 (en) | Mold and mold manufacturing method | |
JPH02237021A (en) | Manufacture of semiconductor device | |
JP2788275B2 (en) | Method for manufacturing semiconductor device | |
US20080108224A1 (en) | Patterning methods | |
KR100359739B1 (en) | Method of fusion for heteroepitaxial layers and overgrowth thereon | |
US5824453A (en) | Fabricating method of GaAs substrate having V-shaped grooves | |
JPH05343319A (en) | Manufacture of semiconductor device | |
JP2003007618A (en) | Method of manufacturing epitaxial silicon wafer | |
JP2527016B2 (en) | Method for manufacturing semiconductor film | |
KR100318272B1 (en) | Method for forming fine pattern of semiconductor device | |
JPH09181051A (en) | Pattern forming method | |
JPH0258248A (en) | Manufacture of semiconductor device | |
US20040197939A1 (en) | Method and apparatus for sub-micron device fabrication | |
JP2964546B2 (en) | Method for forming SOI substrate | |
JPS62234333A (en) | Formation of mask for processing fine groove | |
JP2527015B2 (en) | Method for manufacturing semiconductor film | |
JPH04303923A (en) | Method of forming selectively grown, buried semiconductor | |
JP2000306833A (en) | Method for manufacturing semiconductor device | |
JPH07114193B2 (en) | Method of forming fine pattern | |
JPS59167028A (en) | Manufacture of compound semiconductor integrated circuit device |