JPH04357877A - Thin film transistor - Google Patents

Thin film transistor

Info

Publication number
JPH04357877A
JPH04357877A JP3160136A JP16013691A JPH04357877A JP H04357877 A JPH04357877 A JP H04357877A JP 3160136 A JP3160136 A JP 3160136A JP 16013691 A JP16013691 A JP 16013691A JP H04357877 A JPH04357877 A JP H04357877A
Authority
JP
Japan
Prior art keywords
gate insulating
layer
insulating film
polymer material
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3160136A
Other languages
Japanese (ja)
Inventor
Tsutomu Ishida
力 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP3160136A priority Critical patent/JPH04357877A/en
Publication of JPH04357877A publication Critical patent/JPH04357877A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To form a gate insulating film of a TFT at 150 deg.C or lower by forming at least part of the film of a layer of an organic polymer material. CONSTITUTION:Any type of polymer for constituting a layer of an organic polymer material can be used limited for use if it has a heat resistance of about 150 deg.C. And, as a material in combination with the polymer material, a silicon oxide or silicon nitride is desirable, and a film is formed of it at 150 deg.C or lower by a vacuum vapor-deposition method or a sputtering method. As a method for forming an organic polymer material layer, a vacuum vapor- deposition method, a sputtering method or a polymerizing method may be used. Polyimide and polyester of polymers to be used, are desirably formed as a film by the vacuum vapor-deposition method or the sputtering method.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【技術分野】本発明は、アクティブマトリックス駆動型
の液晶ディスプレイに使用される駆動素子、特に絶縁ゲ
ート薄膜トランジスタ(TFT)のゲート絶縁膜の構成
及びその作成法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a drive element used in an active matrix drive type liquid crystal display, and in particular to a structure of a gate insulating film of an insulated gate thin film transistor (TFT) and a method for manufacturing the same.

【0002】0002

【従来技術】現在、液晶ディスプレイに使用されるアモ
ルファス薄膜半導体を基板として用いたMOS型電界効
果トランジスタの研究開発がさかんに行われている。た
とえば、それをラップトップパソコン、液晶テレビ等に
使用することによって、きめ細かく高速で動作する映像
を得ることが期待されるからである。しかしながら、こ
の薄膜MOS電界効果トランジスタおよびその製造法に
は未だ種々の問題点が存在する。その1つに、ゲート絶
縁膜の形成に関する問題がある。ゲート絶縁膜は、トラ
ンジスタの電気的特性とその長期的安定性に関与してい
るので、種々の作成方法が提供されている。その代表的
なものは、プラズマCVD窒化シリコン(SiN)、プ
ラズマCVDシリコン酸化膜、熱酸化膜あるいは陽極酸
化法等である。しかしながら、プラズマCVD法による
シリコン酸化ないし窒化膜は、低温における膜形成が可
能であり、ゲート絶縁膜の連続形成が可能であるが、非
晶質シリコン膜の実効キャリア移動度は低く周波数特性
が悪い、構造が不安定であるためデバイス駆動によって
経時変化が著しいという問題点がある。一方、熱酸化膜
法の場合は、O2ガスふん囲気中で酸化するドライ熱酸
化膜が使用されるのが一般的である。しかしながら、そ
の酸化温度は、多結晶シリコンの場合は1000℃以上
の高温を必要としている。低温で酸化したり、高温でも
加湿酸化すると基板の多結晶化が進みアスピリテーと言
われる突起が、基板からゲート酸化膜内へ突き出た形で
成長し、そこに電界集中がおきて耐圧劣化をきたす。ま
た、アモルファスシリコンを使用する場合も、熱酸化反
応は300℃以上の温度で行う必要があった。このよう
に、熱酸化法によるゲート絶縁膜の形成には高い反応温
度を採用しなければならなかったので、基板の材質およ
び治具の面から酸化温度を下げることが望まれていた。 例えば、1000℃以上の酸化反応温度では、材質とし
て石英の基板等を使用するしかなく、300℃位の温度
は、安価な通常のガラス基板を使用し得る温度ではある
が、このような温度では基板不純物の拡散が生じ、これ
を避けるため、基板不純物のTFTへの混入を防止する
目的での保護膜が必要であり、このような高温度による
ゲート絶縁膜の形成はコストアップの原因となっていた
。また近年、LCDの視認特性向上、軽量化及び低コス
ト化を目的として、ガラス基板の代りにプラスチックス
フィルムで液晶をはさんでディスプレイとする、いわゆ
るPF−LCDが注目されているが、その熱処理温度は
150℃位が限界であり、従来の熱酸化によるゲート絶
縁膜の形成方法は利用できない。このため、ゲート絶縁
膜の低温度での形成を目的として種々の手法が開発され
つつある。たとえば特開昭59−31068号、同59
−40580号および同60−241268号がある。 しかしながら、これらの酸化反応温度は、前2者で50
0℃位、後者でも200℃前後であり、PF−LCD等
に使用することはできない。
2. Description of the Related Art Currently, research and development of MOS type field effect transistors using amorphous thin film semiconductors used in liquid crystal displays as substrates is being actively conducted. For example, by using it in laptop computers, liquid crystal televisions, etc., it is expected that detailed images that operate at high speed can be obtained. However, various problems still exist with this thin film MOS field effect transistor and its manufacturing method. One of these problems is the formation of a gate insulating film. Since the gate insulating film is involved in the electrical characteristics of the transistor and its long-term stability, various methods for forming the gate insulating film are provided. Typical methods include plasma CVD silicon nitride (SiN), plasma CVD silicon oxide film, thermal oxide film, and anodic oxidation. However, silicon oxide or nitride films made by plasma CVD can be formed at low temperatures and can be used to form continuous gate insulating films, but amorphous silicon films have low effective carrier mobility and poor frequency characteristics. However, since the structure is unstable, there is a problem in that it changes significantly over time when the device is driven. On the other hand, in the case of the thermal oxide film method, a dry thermal oxide film that is oxidized in an O2 gas atmosphere is generally used. However, in the case of polycrystalline silicon, the oxidation temperature requires a high temperature of 1000° C. or more. Oxidation at low temperatures or humid oxidation at high temperatures causes the substrate to become polycrystalline, causing protrusions called aspirites to grow from the substrate into the gate oxide film, where electric field concentration occurs and breakdown voltage deteriorates. . Furthermore, even when amorphous silicon is used, the thermal oxidation reaction needs to be carried out at a temperature of 300° C. or higher. As described above, it is necessary to use a high reaction temperature to form a gate insulating film by thermal oxidation, so it has been desired to lower the oxidation temperature from the viewpoint of the substrate material and the jig. For example, at an oxidation reaction temperature of 1,000°C or higher, a quartz substrate must be used as the material, and at a temperature of about 300°C, an inexpensive ordinary glass substrate can be used. Diffusion of substrate impurities occurs, and in order to avoid this, a protective film is required to prevent substrate impurities from entering the TFT, and forming a gate insulating film at such high temperatures increases costs. was. In addition, in recent years, so-called PF-LCD, in which a display is made by sandwiching a liquid crystal between plastic films instead of a glass substrate, has been attracting attention in order to improve the visibility characteristics of LCDs, reduce weight, and reduce costs. The temperature limit is about 150° C., and the conventional method of forming a gate insulating film by thermal oxidation cannot be used. For this reason, various methods are being developed for the purpose of forming gate insulating films at low temperatures. For example, JP-A-59-31068, JP-A-59-31068;
-40580 and 60-241268. However, these oxidation reaction temperatures are 50
The temperature is around 0°C, and even the latter is around 200°C, so it cannot be used for PF-LCDs and the like.

【0003】0003

【目的】本発明は、TFTのゲート絶縁膜を150℃以
下の低温で形成する方法およびそれにより得られるゲー
ト絶縁膜の提供を目的とする。
[Object] The present invention aims to provide a method for forming a gate insulating film of a TFT at a low temperature of 150° C. or lower, and a gate insulating film obtained thereby.

【0004】0004

【構成】本発明は、TFTのゲート絶縁膜の少くともそ
の1部が有機高分子材料から成る層で構成されているこ
とを特徴とする。本発明のゲート絶縁膜およびその製造
法について、図1〜3に基づき説明する。1は、基板で
、ガラス及びプラスチック(例えばポリエチレンテレフ
タレート、ポリエーテルスルフォン)が用いられる。 2は、ゲート電極で、Cr、Ti等の金属で、真空蒸着
法ないしスパッタ法等で、たとえば500〜2000Å
の膜厚に形成し、フォトリソエッチング法でパターン形
成する。3は、本発明に関するゲート絶縁膜で、図1に
は単層で示されているが、この層は複数の層で形成され
ていてもよいが、少くともその内の一層が有機高分子材
料から成るものである。
The present invention is characterized in that at least a portion of the gate insulating film of a TFT is composed of a layer made of an organic polymer material. The gate insulating film of the present invention and its manufacturing method will be explained based on FIGS. 1 to 3. 1 is a substrate made of glass and plastic (eg, polyethylene terephthalate, polyether sulfone). 2 is a gate electrode, which is made of a metal such as Cr or Ti, and is formed by vacuum evaporation or sputtering, for example, to a thickness of 500 to 2000 Å.
The film is formed to a thickness of 100 mL and patterned using a photolithographic etching method. 3 is a gate insulating film related to the present invention, and although it is shown as a single layer in FIG. 1, this layer may be formed of multiple layers, but at least one of the layers is made of an organic polymer material. It consists of

【0005】本発明の有機高分子材料の層を構成するポ
リマーの種類は150℃程度の耐熱性を有するものであ
れば特に制限なく使用することができ、また、この有機
高分子材料の層と組合せる材料としては、酸化ケイ素あ
るいは窒化ケイ素が好ましく、それらは真空蒸着法ある
いはスパッタリング法によって150℃以下の温度で膜
形成される。有機高分子材料層を形成する方法としては
、真空蒸着法、スパッタ法および重合法が使用できる。 本発明で使用するポリマーの内、ポリイミドおよびポリ
エステルについては、真空蒸着法あるいはスパッタ法で
層形成するのが好ましい。重合法によるものでは、RF
ないしマイクロ波プラズマを用いて、たとえばスチレン
、アクリル酸メチルあるいはエチレンを重合させ、その
ポリマー層を形成でき、また、加熱によるものとしては
、たとえばパラキシレンのダイマーを蒸発分解し、基板
上でポリマー化してポリパラキシレンとする場合があり
、この時、蒸発部の温度は300〜500℃、分解部の
温度は500〜700℃である(図2、3)。これらい
ずれの方法を採用しても、基板は室温に保たれ、幅射熱
を考慮しても温度上昇は高々数10℃であり、プロセス
温度は150℃以下となる。これら有機高分子材料層あ
るいはこの層と他の層を組合せた層の厚さは、全体で5
00〜5000Å、好ましくは1000〜3000Åで
ある。4は、半導体層で、多結晶あるいはアモルファス
状であってもよいが、アモルファスシリコン薄膜が主と
して使用されている。その製法としては、たとえば、S
iH4ガスを10−3〜101Torrの圧力下で、1
3.56MHZのRFないし1.5GHZのマイクロ波
により分解し、膜厚が500〜5000Åになるように
形成される。また、該半導体層は、P型あるいはN型で
あってもよく、さらにシリコン以外の他の組成のもので
あってもよい。6は、ソース・ドレイン電極で、2と同
様にして形成される。ただし、膜厚は3000Å〜1μ
mが好ましい。5は、オーミック層で、4と6とをオー
ミックに接合するための層で、たとえば4のガス中にP
H3ガスを0.1〜10%SiH4ガス中に混入させる
ことによって得られる。なお、図1のTFTは逆スタガ
ー構造のものであるが、本発明のTFTはこの型に特定
されるものではない。
[0005] The type of polymer constituting the layer of the organic polymer material of the present invention can be used without any particular restriction as long as it has a heat resistance of about 150°C. As the material to be combined, silicon oxide or silicon nitride is preferable, and these are formed into a film at a temperature of 150° C. or lower by a vacuum evaporation method or a sputtering method. As a method for forming the organic polymer material layer, a vacuum evaporation method, a sputtering method, and a polymerization method can be used. Among the polymers used in the present invention, polyimide and polyester are preferably formed into layers by vacuum evaporation or sputtering. By polymerization method, RF
Alternatively, microwave plasma can be used to polymerize, for example, styrene, methyl acrylate, or ethylene to form a polymer layer, or by heating, for example, a dimer of paraxylene can be evaporated and decomposed and polymerized on a substrate. In some cases, the temperature of the evaporation section is 300 to 500°C, and the temperature of the decomposition part is 500 to 700°C (Figures 2 and 3). Regardless of which of these methods is adopted, the substrate is kept at room temperature, the temperature rise is at most several tens of degrees Celsius even when radiant heat is taken into account, and the process temperature is 150 degrees Celsius or less. The total thickness of these organic polymer material layers or a combination of this layer and other layers is 5.
00 to 5000 Å, preferably 1000 to 3000 Å. 4 is a semiconductor layer, which may be polycrystalline or amorphous, but an amorphous silicon thin film is mainly used. As for its manufacturing method, for example, S
iH4 gas under a pressure of 10-3 to 101 Torr, 1
It is decomposed by 3.56 MHZ RF or 1.5 GHZ microwave, and is formed to have a film thickness of 500 to 5000 Å. Furthermore, the semiconductor layer may be of P type or N type, and may also have a composition other than silicon. Reference numeral 6 denotes a source/drain electrode, which is formed in the same manner as 2. However, the film thickness is 3000Å to 1μ
m is preferred. 5 is an ohmic layer that connects 4 and 6 ohmically. For example, P is added in the gas of 4.
It is obtained by mixing H3 gas into 0.1-10% SiH4 gas. Although the TFT shown in FIG. 1 has an inverted staggered structure, the TFT of the present invention is not limited to this type.

【0006】[0006]

【効果】本発明は、TFTのゲート絶縁膜の少くともそ
の一部が有機高分子材料の層で構成されていることによ
り、TFTを150℃以下の低温で製造することができ
る。また、このTFTは、移動度が0.03cm2/v
・s以上とLCDのスイッチングには十分な特性を有し
ていた。特に重合法によるものでは、移動度が0.05
cm2/v・s以上が得られる。初期特性には、ゲート
絶縁膜の有機材料と無機材料の積層となっているものと
、有機材料だけのものとは大きな相違は無かったが、前
者において、半導体側に酸化ケイ素あるいは窒化ケイ素
を設けたものは、長期寿命に於いて後者に比較して優れ
ていた。即ち、500時間の連続電圧印加後のソース・
ドレイン間の電流(Isd)が前者では初期の90%で
あったのに対し、後者では約80%であった。
[Effects] According to the present invention, since at least a part of the gate insulating film of the TFT is composed of a layer of an organic polymer material, the TFT can be manufactured at a low temperature of 150° C. or lower. In addition, this TFT has a mobility of 0.03 cm2/v
・It had sufficient characteristics for LCD switching at s or more. In particular, in the polymerization method, the mobility is 0.05.
cm2/v·s or more can be obtained. There was no significant difference in initial characteristics between the gate insulating film with a stack of organic and inorganic materials and the gate insulating film with only organic materials, but in the former case, silicon oxide or silicon nitride was added to the semiconductor side. The former was superior to the latter in terms of long-term life. That is, the source after 500 hours of continuous voltage application.
The current between the drains (Isd) was 90% of the initial value in the former case, while it was approximately 80% in the latter case.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明の薄膜トランジスタの1具体例の基本構
造。
FIG. 1 shows the basic structure of a specific example of a thin film transistor of the present invention.

【図2】プラズマ重合法によるゲート絶縁膜の製造装置
の1具体例。
FIG. 2 is a specific example of an apparatus for manufacturing a gate insulating film using a plasma polymerization method.

【図3】蒸発分解法によるゲート絶縁膜の製造装置の1
具体例。
[Figure 3] Part 1 of a gate insulating film manufacturing device using the evaporation decomposition method
Concrete example.

【符号の説明】[Explanation of symbols]

1  基板 2  ゲート電極 3  ゲート絶縁膜 4  半導体層 5  オーミック層 6  ソース・ドレイン電極 7  RF電源 8  ヒータ 9  原料 1 Board 2 Gate electrode 3 Gate insulating film 4 Semiconductor layer 5 Ohmic layer 6 Source/drain electrode 7 RF power supply 8 Heater 9 Raw materials

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】  絶縁ゲート薄膜トランジスタにおいて
、ゲート絶縁膜として少くともその一部が有機高分子材
料の層で構成されていることを特徴とする薄膜トランジ
スタ。
1. An insulated gate thin film transistor, wherein at least a part of the gate insulating film is made of a layer of an organic polymer material.
【請求項2】  ゲート絶縁膜が、ケイ素の酸化物もし
くは窒化物層と、有機高分子材料層とを含むことを特徴
とする請求項1記載の薄膜トランジスタ。
2. The thin film transistor according to claim 1, wherein the gate insulating film includes a silicon oxide or nitride layer and an organic polymer material layer.
【請求項3】  ゲート絶縁膜を構成する有機高分子材
料の層が蒸着、スパッタリングあるいは重合法によって
形成されたものであることを特徴とする請求項1または
2記載の薄膜トランジスタ。
3. The thin film transistor according to claim 1, wherein the layer of organic polymer material constituting the gate insulating film is formed by vapor deposition, sputtering, or polymerization.
JP3160136A 1991-06-03 1991-06-03 Thin film transistor Pending JPH04357877A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3160136A JPH04357877A (en) 1991-06-03 1991-06-03 Thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3160136A JPH04357877A (en) 1991-06-03 1991-06-03 Thin film transistor

Publications (1)

Publication Number Publication Date
JPH04357877A true JPH04357877A (en) 1992-12-10

Family

ID=15708655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3160136A Pending JPH04357877A (en) 1991-06-03 1991-06-03 Thin film transistor

Country Status (1)

Country Link
JP (1) JPH04357877A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041519A (en) * 1996-03-26 1998-02-13 Lg Electron Inc Liquid crystal display device and its manufacture
JP2004072049A (en) * 2002-08-09 2004-03-04 Ricoh Co Ltd Organic tft element and method of manufacturing same
CN1300824C (en) * 2001-08-24 2007-02-14 Gracel株式会社 Method for producing organic semiconductor transistor having organic polymeric gate insulation layer
US7973905B2 (en) 1996-11-26 2011-07-05 Samsung Electronics Co., Ltd. Liquid crystal displays using organic insulating material and manufacturing methods thereof
WO2019209484A1 (en) * 2018-04-27 2019-10-31 Applied Materials, Inc. Methods to deposit flowable (gap-fill) carbon containing films using various plasma sources

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041519A (en) * 1996-03-26 1998-02-13 Lg Electron Inc Liquid crystal display device and its manufacture
US7973905B2 (en) 1996-11-26 2011-07-05 Samsung Electronics Co., Ltd. Liquid crystal displays using organic insulating material and manufacturing methods thereof
CN1300824C (en) * 2001-08-24 2007-02-14 Gracel株式会社 Method for producing organic semiconductor transistor having organic polymeric gate insulation layer
JP2004072049A (en) * 2002-08-09 2004-03-04 Ricoh Co Ltd Organic tft element and method of manufacturing same
WO2019209484A1 (en) * 2018-04-27 2019-10-31 Applied Materials, Inc. Methods to deposit flowable (gap-fill) carbon containing films using various plasma sources
US10985009B2 (en) 2018-04-27 2021-04-20 Applied Materials, Inc. Methods to deposit flowable (gap-fill) carbon containing films using various plasma sources

Similar Documents

Publication Publication Date Title
Liu et al. Polycrystalline silicon thin film transistors on Corning 7059 glass substrates using short time, low‐temperature processing
US5275851A (en) Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
US8735229B2 (en) Method of manufacturing ZnO-based thin film transistor
Gundlach et al. Oligophenyl-based organic thin film transistors
KR101413655B1 (en) Fabrication method of oxide semiconductor thin film transistor
TWI573275B (en) An electronic device comprising a field-effect transistor
KR100508545B1 (en) Thin film transistor with vertical structure
JP2000174277A (en) Thin film transistor and its manufacture
JP2005311365A (en) Control of characteristics and uniformity of silicon nitride film by controlling film forming precursor
JP2007123699A (en) Thin-film transistor and method of manufacturing same
JP2007123698A (en) Thin-film transistor and method of manufacturing same
JPH04357877A (en) Thin film transistor
CN108376691A (en) Display panel and display device
KR20010095001A (en) Electrode substrate, method for producing the same, and display device including the same
CN105261654A (en) Low-temperature polycrystalline silicon thin film transistor, manufacturing method, array substrate, and display panel
JPH04199638A (en) Field effect transistor, display device using the same and manufacture thereof
Kono et al. Low temperature fabrication of poly-Si TFTs using in-situ chemically cleaning method
Lin et al. Amorphous-silicon thin-film transistors with very high field-effect mobility
JPH06260644A (en) Manufacture of semiconductor device
JPH06291312A (en) Field-effect transistor and liquid crystal display device using same
JP2001077372A (en) Thin film transistor
Tung et al. An Ultra Low‐Temperature Fabricated Poly‐Si TFT with Stacked Composite ECR‐PECVD Gate Oxide
KR20040012212A (en) method for fabricating thin film transistor
KR100261680B1 (en) Method for fabricating thin film transistor
WO2014153853A1 (en) Thin film transistor and manufacturing method thereof, array substrate and display device