JPH06291312A - Field-effect transistor and liquid crystal display device using same - Google Patents

Field-effect transistor and liquid crystal display device using same

Info

Publication number
JPH06291312A
JPH06291312A JP7669393A JP7669393A JPH06291312A JP H06291312 A JPH06291312 A JP H06291312A JP 7669393 A JP7669393 A JP 7669393A JP 7669393 A JP7669393 A JP 7669393A JP H06291312 A JPH06291312 A JP H06291312A
Authority
JP
Japan
Prior art keywords
effect transistor
field effect
semiconductor layer
group
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7669393A
Other languages
Japanese (ja)
Inventor
Setsuo Kobayashi
節郎 小林
Shuji Imazeki
周治 今関
Yutaka Ito
伊藤  豊
Toshiteru Kaneko
寿輝 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7669393A priority Critical patent/JPH06291312A/en
Publication of JPH06291312A publication Critical patent/JPH06291312A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight

Abstract

PURPOSE:To provide field effect transistors which can uniformly fabricated at the same time on a substrate having a large area, wherein the source-drain current can largely be modulated by a voltage applied to the gate, the operation is stable, and the elements have a long life. CONSTITUTION:In a field effect transistor in which the conductivity of a semiconductor layer 8 as the current passage between a source electrode 4 and a drain electrode 5 is controlled by a gate electrode 2 provided through an insulation layer 3, a field effect transistor in which the semiconductor layer 8 is formed of a polymacrocyclic azannulene inorganic compound represented by azaphthalocyanine, phthalocyanine and naphthalocyanine derivatives.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電界効果型トランジス
タ、特に、アクティブ層が有機化合物である電界効果型
トランジスタ及びそれを用いた液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field effect transistor, and more particularly to a field effect transistor whose active layer is an organic compound and a liquid crystal display device using the same.

【0002】[0002]

【従来の技術】従来の電界効果型トランジスタ(以下、
FET素子と云う)は、半導体層としてシリコンやGa
As単結晶を用いたものが知られている。しかし、これ
らは高価であるため、より安価な有機半導体、例えば、
ポリアセチレンを使用したFET素子が報告されている
(エビサワ他、ジャーナル オブ アプライド フィジ
ックス,第54巻,No.6,第3255〜3269
頁,F.Ebisawa et al.:Journal of Applied
Physics,Vol.54,No.6, pp3255〜3269)。
2. Description of the Related Art Conventional field effect transistors (hereinafter referred to as
FET element) is a semiconductor layer made of silicon or Ga.
Those using As single crystals are known. However, because they are expensive, cheaper organic semiconductors, such as
A FET device using polyacetylene has been reported (Ebisawa et al., Journal of Applied Physics, Volume 54, No. 6, 3255-3269).
Pp. F. Ebisawa et al. : Journal of Applied
Physics, Vol. 54, No. 6, pp3255-3269).

【0003】しかし、上記化合物を用いたFET素子
は、空気中に放置されると不飽和結合の多いポリアセチ
レンが酸素や水の攻撃を受け易く、劣化し易い。従っ
て、該FET素子は安定性に乏しく、電気特性が劣り、
かつ、寿命が短いと云う問題がある。この改善策とし
て、下記一般式〔2〕で示す導電性高分子が提案されて
いる(特開昭62−31174号、同62−85224
号公報)。
However, in an FET device using the above compound, when left in the air, polyacetylene having a large amount of unsaturated bonds is easily attacked by oxygen or water and deteriorates. Therefore, the FET element is poor in stability and inferior in electrical characteristics,
Moreover, there is a problem that the life is short. As a remedy for this, a conductive polymer represented by the following general formula [2] has been proposed (JP-A-62-31174 and JP-A-62-85224).
Issue).

【0004】[0004]

【化3】 [Chemical 3]

【0005】(但し、X5はSまたはO、R1,R2は水
素原子,メチル基,エチル基,メトキシ基またはエトキ
シ基を示す。)このような複素5員環からなる有機半導
体は、電解重合法で合成することができ、比較的安価
で、長寿命とされている。しかし、有機半導体としての
膜の形成が電解重合法で行なわれているため、電極構造
や素子構成に対して著しく制約されるという問題があ
る。
(However, X 5 is S or O, and R 1 and R 2 are hydrogen atom, methyl group, ethyl group, methoxy group or ethoxy group.) The organic semiconductor having such a 5-membered heterocyclic ring is It can be synthesized by an electrolytic polymerization method, is relatively inexpensive, and has a long life. However, since the formation of the film as the organic semiconductor is performed by the electrolytic polymerization method, there is a problem that the electrode structure and the device configuration are significantly restricted.

【0006】更に、従来、無機系材料(Si,Ge)の
FET素子は、これらの材料のウエハの大きさで制限さ
れると云う欠点がある。これに対しアモルファスシリコ
ン膜、ポリシリコン膜をガラス基板上に形成した電界効
果型トランジスタが知られている。
Further, conventionally, FET elements made of inorganic materials (Si, Ge) have a drawback that they are limited by the size of the wafer made of these materials. On the other hand, a field effect transistor in which an amorphous silicon film or a polysilicon film is formed on a glass substrate is known.

【0007】アモルファスシリコン膜はプラズマCVD
法を、また、ポリシリコン膜は一般に減圧CVD法で形
成される。プラズマCVD法で電界効果型トランジスタ
などの駆動素子を均一、かつ、大面積に製造すること
は、製造装置の制約やプラズマ制御の難しさなどのため
に困難である。更に、膜形成を高真空で行わなければな
らず、これがスループット低下の一因となっている。
Amorphous silicon film is plasma CVD
In addition, the polysilicon film is generally formed by a low pressure CVD method. It is difficult to manufacture a driving element such as a field-effect transistor in a uniform and large area by the plasma CVD method because of restrictions of a manufacturing apparatus and difficulty of plasma control. Furthermore, the film formation must be performed in a high vacuum, which is one of the causes of the decrease in throughput.

【0008】また、減圧CVD法は、成膜時の原料ガス
を450〜600℃の高温で分解しなければならないた
めに、高耐熱性の高価なガラス基板が必要である。
Further, the low pressure CVD method requires an expensive glass substrate having high heat resistance because the raw material gas at the time of film formation must be decomposed at a high temperature of 450 to 600 ° C.

【0009】上記に対して、有機高分子を半導体として
用いる技術が提案(例えば、特開昭58−114465
号公報)されているが、その製法は、大面積の基板に触
媒を塗布した後、原料ガスを基板上に導入する方法であ
る。しかし、上記触媒を大面積の基板に均一に塗布する
ことが困難であり、また、原料ガスをこの大面積基板上
に均一に導入することも容易でない。
In response to the above, a technique using an organic polymer as a semiconductor has been proposed (for example, Japanese Patent Laid-Open No. 58-114465).
However, the manufacturing method is a method of applying a catalyst to a large-area substrate and then introducing a source gas onto the substrate. However, it is difficult to uniformly apply the catalyst to a large area substrate, and it is not easy to uniformly introduce the source gas onto the large area substrate.

【0010】また、金属フタロシアニン類を用いたもの
が報告〔ケミカルフィジックスレターズ(Chem.Phy
s.Lett.)142巻、103頁、1987年〕されているが、金
属フタロシアニンは真空蒸着法で作製するために、多数
のFET素子を同時に、均一に作成することができな
い。
In addition, the use of metal phthalocyanines has been reported [Chemical Physics Letters (Chem. Phy.
s. Lett. 142, 103, 1987], but since metal phthalocyanine is produced by a vacuum evaporation method, it is not possible to produce a large number of FET devices simultaneously and uniformly.

【0011】そこで、最近、加工性に優れ、かつ、安定
なπ共役系高分子として、溶媒に可溶な前駆体から変換
する方法で得られるポリチエニレン誘導体が注目されて
いる(特開平4−69971号)。しかし、これもアル
カリ性または酸性下で縮合反応により合成されため、電
極(ソース、ドレイン)を侵すおそれがある。そのため
にこれを適用できる逆スタガー型半導体装置のように、
構造上の制約を受けると云う問題がある。
Therefore, recently, a polythienylene derivative obtained by a method in which a precursor soluble in a solvent is converted is attracting attention as a stable π-conjugated polymer having excellent processability (Japanese Patent Laid-Open No. 4-69971). issue). However, since this is also synthesized by a condensation reaction under alkaline or acidic conditions, it may damage the electrodes (source, drain). Therefore, like an inverted stagger type semiconductor device to which this can be applied,
There is a problem that it is subject to structural restrictions.

【0012】[0012]

【発明が解決しようとする課題】従来の電解重合法で得
たπ共役系高分子並びに真空蒸着法で得られる有機化合
物では、FET素子を大面積基板上に同時に均一に作製
することが困難で実用上問題がある。
With the π-conjugated polymer obtained by the conventional electrolytic polymerization method and the organic compound obtained by the vacuum deposition method, it is difficult to simultaneously and uniformly produce FET devices on a large-area substrate. There are practical problems.

【0013】また、ゲート電圧を印加しないとき、即ち
FET素子のオフ状態の時でさえソース、ドレイン電極
間に比較的大きい電流が流れ、その結果、オン電流とオ
フ電流の比、即ち、スイッチング比が小さくなり、これ
ら素子をスイッチング素子等に利用する場合に問題があ
る。更に、半導体装置の構造上の制限を受ける等、様々
な問題点を有している。
A relatively large current flows between the source and drain electrodes even when the gate voltage is not applied, that is, even when the FET element is in the off state. As a result, the ratio of the on-current to the off-current, that is, the switching ratio. Becomes smaller, and there is a problem when these elements are used as switching elements or the like. Furthermore, there are various problems such as the structural limitation of the semiconductor device.

【0014】本発明の目的は、上記の課題を解決するも
ので、大面積基板上に同時に均一に形成することがで
き、また、ゲートに印加する電圧によってソース・ドレ
イン間電流を大きく変調し得る、長寿命で作製が容易な
FET素子を提供することにある。
An object of the present invention is to solve the above problems, and it is possible to form them uniformly on a large-area substrate at the same time, and to greatly modulate the source-drain current by the voltage applied to the gate. Another object of the present invention is to provide a FET device that has a long life and is easy to manufacture.

【0015】また、本発明の他の目的は、上記FET素
子を用いた液晶表示装置を提供することにある。
Another object of the present invention is to provide a liquid crystal display device using the above FET element.

【0016】[0016]

【課題を解決するための手段】前記課題を解決すること
ができる本発明の要旨次のとおりである。
Means for Solving the Problems The gist of the present invention capable of solving the above problems is as follows.

【0017】(1) ソース電極とドレイン電極間の電
流通路である半導体層の導電性を絶縁層を介して設けら
れたゲート電極によって制御する電界効果型トランジス
タにおいて、前記半導体層がポリ大環状アザアヌレン系
有機化合物により形成されていることを特徴とする電界
効果型トランジスタ。
(1) In a field effect transistor in which the conductivity of a semiconductor layer, which is a current path between a source electrode and a drain electrode, is controlled by a gate electrode provided via an insulating layer, the semiconductor layer is a poly-macrocyclic azaannulene. A field-effect transistor formed of an organic compound.

【0018】(2) 前記絶縁層が、動作温度範囲内で
9以下の誘電率を有する高分子材料で形成した前記
(1)に記載の電界効果型トランジスタ。
(2) The field effect transistor according to (1), wherein the insulating layer is made of a polymer material having a dielectric constant of 9 or less within an operating temperature range.

【0019】図1は、本発明のFET素子の一例を示す
模式断面図である。透明ITOからなるゲート電極2を
有する基板1上に、ゲ−ト絶縁膜3が形成されており、
その上に通常の真空蒸着法、フォトリソグラフィ技術及
びエッチング技術を用いて金等のソース電極4及びドレ
イン電極5が形成されている。
FIG. 1 is a schematic sectional view showing an example of the FET element of the present invention. A gate insulating film 3 is formed on a substrate 1 having a gate electrode 2 made of transparent ITO,
A source electrode 4 and a drain electrode 5 made of gold or the like are formed thereon by using a usual vacuum deposition method, a photolithography technique and an etching technique.

【0020】上記ソース電極4及びドレイン電極5の上
には前記式〔1〕で示される有機半導体層8が形成され
ている。
An organic semiconductor layer 8 represented by the above formula [1] is formed on the source electrode 4 and the drain electrode 5.

【0021】基板1としては、例えば、ガラス、アルミ
ナ燒結体等の無機材料、ポリイミド、ポリエステル、ポ
リエチレン、ポリフェニレンスルフィド、ポリパラキシ
レン等の有機材料が使用可能である。
As the substrate 1, for example, an inorganic material such as glass or alumina sinter, or an organic material such as polyimide, polyester, polyethylene, polyphenylene sulfide, polyparaxylene or the like can be used.

【0022】ゲート電極2としては、金、白金、クロ
ム、パラジウム、アルミニウム、インジウム、モリブデ
ン、低抵抗ポリシリコン、低抵抗アモルファスシリコン
等の金属や錫酸化物、酸化インジウム、インジウム・錫
酸化膜(ITO)等が使用できる。これらの材料を2種
以上併用しても差し支えない。
As the gate electrode 2, metal such as gold, platinum, chromium, palladium, aluminum, indium, molybdenum, low resistance polysilicon, low resistance amorphous silicon, tin oxide, indium oxide, indium tin oxide film (ITO) is used. ) Etc. can be used. Two or more of these materials may be used in combination without any problem.

【0023】上記ゲート電極は蒸着、スパッタリング、
めっき、各種CVD成長等により形成することができ
る。
The gate electrode is formed by vapor deposition, sputtering,
It can be formed by plating, various types of CVD growth, or the like.

【0024】また、ソース電極4及びドレイン電極5と
しては、金、銀、銅、アルミニウム、インジウム、クロ
ム、モリブデン等の金属や、白金シリサイド、インジウ
ムシリサイド、低抵抗ポリシリコン、低抵抗アモルファ
スシリコン、錫酸化物、インジウム酸化物、インジウム
・錫酸化物(ITO)等が使用できる。これらのソース
電極及びドレイン電極は、スパッタリング、めっき、C
VD、蒸着、クラスタイオンビーム蒸着等により形成す
ることができる。
Further, as the source electrode 4 and the drain electrode 5, metals such as gold, silver, copper, aluminum, indium, chromium and molybdenum, platinum silicide, indium silicide, low resistance polysilicon, low resistance amorphous silicon, tin are used. Oxides, indium oxide, indium tin oxide (ITO), etc. can be used. These source electrode and drain electrode are formed by sputtering, plating, C
It can be formed by VD, vapor deposition, cluster ion beam vapor deposition, or the like.

【0025】本発明のポイントである有機半導体層8と
しては、π電子系を確保できる化学構造を有し、かつ、
剛直性を維持できる化合物である。特に、ポリ大環状ア
ザアヌレン系有機化合物で下記の化学構造式〔3〕〜
〔5〕が好ましい。なお、化合物の長い辺を長軸とし、
短い辺を短軸とした場合に、長軸/単軸の比が2以上の
ものが望ましい。これらは2種以上混合して用いること
もできる。
The organic semiconductor layer 8 which is the point of the present invention has a chemical structure capable of ensuring a π electron system, and
It is a compound that can maintain rigidity. In particular, a poly macrocyclic azaannulene-based organic compound having the following chemical structural formula [3]
[5] is preferred. The long side of the compound is the long axis,
When the short side is the minor axis, the major axis / uniaxial ratio is preferably 2 or more. These may be used as a mixture of two or more.

【0026】[0026]

【化4】 [Chemical 4]

【0027】[0027]

【化5】 [Chemical 5]

【0028】[0028]

【化6】 [Chemical 6]

【0029】上記の代表的なアザフタロシアニン、フタ
ロシアニン、ナフタロシアニン誘導体の薄膜は、溶媒に
溶解して溶液とし、浸漬法,印刷転写法,スピンコート
法などで所定の基板上に形成し、溶媒を除去することで
得られる。
The above-mentioned typical thin films of azaphthalocyanine, phthalocyanine, and naphthalocyanine derivatives are dissolved in a solvent to form a solution, which is formed on a predetermined substrate by a dipping method, a printing transfer method, a spin coating method, etc. Obtained by removing.

【0030】その際の溶液濃度としては0.1〜10重
量%、好ましくは0.1〜5重量%である。例えば、上
記誘導体の0.1〜5重量%の溶液を1,000〜5,0
00r.p.mで回転させた基体上に滴下し、被膜を形
成後、溶媒を除去し10〜200nm厚さに形成する。
The solution concentration at that time is 0.1 to 10% by weight, preferably 0.1 to 5% by weight. For example, a 0.1 to 5% by weight solution of the above derivative is added to 1,000 to 5.0
00r. p. After being dropped on a substrate rotated at m, a film is formed and then the solvent is removed to form a film having a thickness of 10 to 200 nm.

【0031】また、有機半導体層を形成するに際し溶液
濃度が低すぎる場合には、該溶液中に高分子粒子を分散
するなどして粘度向上を図ってもよい。上記高分子とは
ポリビニルインデン、ポリエチレン、ポリビニルカルバ
ゾール、イソプロピルカルバゾール等が挙げられる。
If the solution concentration is too low when forming the organic semiconductor layer, the viscosity may be improved by dispersing polymer particles in the solution. Examples of the polymer include polyvinyl indene, polyethylene, polyvinyl carbazole and isopropyl carbazole.

【0032】前記の絶縁層(ゲ−ト絶縁膜)3に用いる
材料として、具体的にはポリクロロピレン、ポリエチレ
ンテレフタレート、ポリオキシメチレン、ポリビニルア
セテート、ポリビニルクロライド、ポリフッ化ビニリデ
ン等が挙げられる。
Specific examples of the material used for the insulating layer (gate insulating film) 3 include polychloropyrene, polyethylene terephthalate, polyoxymethylene, polyvinyl acetate, polyvinyl chloride and polyvinylidene fluoride.

【0033】なお、該絶縁層の誘電率としては、FET
素子の動作温度の範囲内で9以下が望ましい。誘電率が
9を超えると温度に強く依存し特性変動を起こし易くな
るので好ましくない。
The dielectric constant of the insulating layer is FET
Within the operating temperature range of the device, 9 or less is desirable. If the dielectric constant exceeds 9, it is not preferable because it is strongly dependent on the temperature and the characteristics change easily.

【0034】また、セラミック粉末を含む有機高分子材
料を絶縁層として用いることも可能である。具体的に
は、Al23のフィラをポリエチレン、ポリスチレン等
に混合させて用いることができる。
It is also possible to use an organic polymer material containing ceramic powder as the insulating layer. Specifically, a filler of Al 2 O 3 can be used by mixing it with polyethylene, polystyrene or the like.

【0035】上記絶縁層は、前記有機半導体層の形成と
同様に印刷、スピンコートあるいはディップ等により形
成することができる。
The insulating layer can be formed by printing, spin coating, dipping or the like as in the formation of the organic semiconductor layer.

【0036】図2は、本発明のFET素子を用いた液晶
表示装置の一例を示す模式断面図である。
FIG. 2 is a schematic sectional view showing an example of a liquid crystal display device using the FET element of the present invention.

【0037】複数のアドレス線と複数の信号線とからな
るマトリックス表示型の液晶表示装置で、マトリックス
配線の交点に本発明のFET素子が形成されている。こ
のFET素子を介して前記信号線と接続された画素電極
と、この画素電極に対向する対向電極13とによって挟
持された液晶層11を駆動することによりマトリックス
表示される。この際、FET素子のソース電極6とドレ
イン電極7間の電流通路である有機半導体層8の導電性
を、絶縁層3を介して設けたゲート電極2によって制御
し、液晶10を駆動するものである。
In a matrix display type liquid crystal display device comprising a plurality of address lines and a plurality of signal lines, the FET element of the present invention is formed at intersections of matrix wirings. A matrix display is performed by driving the liquid crystal layer 11 sandwiched by the pixel electrode connected to the signal line via the FET element and the counter electrode 13 facing the pixel electrode. At this time, the conductivity of the organic semiconductor layer 8 which is a current path between the source electrode 6 and the drain electrode 7 of the FET element is controlled by the gate electrode 2 provided via the insulating layer 3 to drive the liquid crystal 10. is there.

【0038】本発明によれば、液晶表示装置のように大
面積の基板上に同時にFET素子を形成することができ
る。ゲートに印加する電圧によってソース・ドレイン間
電流を大きく変調することができ、その動作も安定して
いるので、優れたマトリックス型の液晶表示装置を提供
することができる。
According to the present invention, an FET element can be simultaneously formed on a large-area substrate like a liquid crystal display device. The source-drain current can be largely modulated by the voltage applied to the gate, and its operation is stable, so that an excellent matrix type liquid crystal display device can be provided.

【0039】[0039]

【作用】本発明によるFET素子が優れた特性を示す理
由は以下のように推定する。
The reason why the FET element according to the present invention exhibits excellent characteristics is presumed as follows.

【0040】これまではπ電子雲の重なりが規則的に繰
り返されている化合物を用いていた。つまり、固体全体
にわたってエネルギー帯構造が形成されるというバンド
理論に基づくπ電子系の広がりを重要視してきた。
So far, compounds in which the overlapping of π electron clouds are regularly repeated have been used. In other words, we have emphasized the spread of the π-electron system based on the band theory that an energy band structure is formed throughout the solid.

【0041】これに対して、本発明の有機半導体層は、
π電子の広がりを持つ部分と、π電子のオーバーラッピ
ングが起こってクラスターを形成している部分を持ち、
そのクラスターの1単位を一つのサイトとし、その間を
ホッピングしていると考えられる。
On the other hand, the organic semiconductor layer of the present invention is
It has a part with a spread of π electrons and a part where π electron overlapping occurs to form a cluster,
It is considered that one unit of the cluster is one site and hopping is performed between them.

【0042】上記を説明するため図3に有機半導体部の
模式図を示す。図3(a)は前記化合物の薄膜の状態を
示す模式図で、図3(b)はその1個のクラスターで、
π電子のオーバーラッピングによるクラスター形成の状
態を示す模式図である。そして、図3(c)は複数のク
ラスターが交互にスタキングする様子と、ホッピングの
状態を示す模式図である。
In order to explain the above, FIG. 3 shows a schematic view of the organic semiconductor portion. FIG. 3 (a) is a schematic diagram showing the state of a thin film of the compound, and FIG. 3 (b) is one cluster thereof,
It is a schematic diagram which shows the state of cluster formation by the overlapping of (pi) electron. Then, FIG. 3C is a schematic diagram showing a state in which a plurality of clusters are alternately stacked and a hopping state.

【0043】上記のように有機半導体はπ電子上を伝導
するクラスター単位によって形成され、分子の重なり具
合によっては、π電子のオーバーラッピングが分子間で
交互になる部分も形成される。従って、π電子軌道の重
なりによる導電機構と、そのクラスター間をホッピング
して進む導電機構とが共存していると考えられる。
As described above, the organic semiconductor is formed of cluster units that conduct on π electrons, and depending on the degree of overlapping of molecules, a portion in which overlapping of π electrons alternates between molecules is also formed. Therefore, it is considered that the conduction mechanism due to the overlap of π electron orbits and the conduction mechanism that proceeds by hopping between the clusters coexist.

【0044】その際、クラスター1単位の化学構造が小
さいために、π共役系高分子のような構造的欠陥による
キャリアのトラッピングも防止できるものと推定され
る。
At this time, since the chemical structure of one cluster unit is small, it is presumed that the trapping of carriers due to structural defects such as π-conjugated polymer can be prevented.

【0045】[0045]

【実施例】以下、本発明を実施例により具体的に説明す
る。
EXAMPLES The present invention will be specifically described below with reference to examples.

【0046】〔実施例 1〕図1の模式断面図に示すよ
うな本発明のFET素子を作製した。透明ITOからな
るゲート電極2を有するガラス基板1上に、厚さ55n
mポリフッ化ビニリデン膜をスピンコート法により成膜
し、これをゲ−ト絶縁膜3とした。
Example 1 An FET element of the present invention as shown in the schematic sectional view of FIG. 1 was produced. On a glass substrate 1 having a gate electrode 2 made of transparent ITO, a thickness of 55n
An m-polyvinylidene fluoride film was formed by a spin coating method and used as a gate insulating film 3.

【0047】次に、通常の真空蒸着法、フォトリソグラ
フィ技術及びエッチング技術を用いて金のソース電極4
及びドレイン電極5を形成した。これら両電極4,5の
幅(チャネル幅)は2mm、両電極の間隔(チャネル
長)は6μmとした。
Next, the gold source electrode 4 is formed by using the usual vacuum deposition method, photolithography technique and etching technique.
And the drain electrode 5 was formed. The width (channel width) of both electrodes 4 and 5 was 2 mm, and the interval (channel length) between both electrodes was 6 μm.

【0048】次に、公知の方法(Bailar,Jr.,J.
C.,Drinkard,Jr.,W.C.,and Judd,M.
L.,WADC Technical Report 57〜391, A
STIA Document No. AD 131100,PB 1315
17,September, 1957)に従って合成した前記式〔3〕
の化合物をジメチルホルムアミドに溶解し2重量%の溶
液を調製した。該溶液を上記基板上に滴下しスピンコー
ト法により膜厚50nmの薄膜を形成した。これを90
℃の恒温槽中に1時間放置して溶媒を除去し、有機半導
体層8を形成した。
Next, a known method (Bailar, Jr., J.
C., Drinkard, Jr., W.A. C., and Judd, M .;
L., WADC Technical Report 57-391, A
STIA Document No. AD 131100, PB 1315
17, September, 1957) and the above formula [3]
Was dissolved in dimethylformamide to prepare a 2% by weight solution. The solution was dropped on the substrate to form a thin film having a film thickness of 50 nm by spin coating. 90 this
The organic semiconductor layer 8 was formed by allowing the organic semiconductor layer 8 to stand in a constant temperature bath at 1 ° C. for 1 hour to remove the solvent.

【0049】次に、図1に示されるように、上記FET
素子のゲート電圧VGを変えたときのソース・ドレイン
間電流(IS)/ソース・ドレイン間電圧(VDS)特性
を測定した。その結果を図4に示す。
Next, as shown in FIG.
Source-drain current (I S ) / source-drain voltage (V DS ) characteristics when the gate voltage V G of the device was changed were measured. The result is shown in FIG.

【0050】図4から分かるように、ゲート電圧
(VG)がゼロVの時には、VDSが大きくなってもIS
ほとんど流れないが、負のVGを印加した時には大きな
Sが流れ、印加するVGによってISを大きく変調する
ことができる。
As can be seen from FIG. 4, when the gate voltage (V G ) is zero V, I S hardly flows even if V DS becomes large, but when negative V G is applied, large I S flows. , I S can be largely modulated by the applied V G.

【0051】〔実施例 2〕実施例1と同様に透明IT
O電極付きガラス基板上に、膜厚56nmのポリフッ化
ビニリデン膜をスピンコート法により形成しゲ−ト絶縁
膜3とし、その上に金のソース電極4、ドレイン電極5
を形成した。これら両電極のチャネル幅は2mm、チャ
ネル長は6μmとした。次いで、実施例1と同様にして
前記式〔5〕の化合物を合成し、四塩化炭素で溶解させ
3.2重量%の溶液とした。その溶液を該基板上に滴下
し、スピンコート法によって膜厚62nmの薄膜を作成
した。それを、90℃の恒温槽中に1時間放置して溶媒
を除去し、有機半導体層8を有するFET素子を作製し
た。
[Embodiment 2] Transparent IT as in Embodiment 1
A polyvinylidene fluoride film having a thickness of 56 nm is formed on the glass substrate with an O electrode by a spin coating method to form a gate insulating film 3, on which a gold source electrode 4 and a drain electrode 5 are formed.
Was formed. The channel width of both electrodes was 2 mm, and the channel length was 6 μm. Then, the compound of the above formula [5] was synthesized in the same manner as in Example 1 and dissolved with carbon tetrachloride to obtain a 3.2 wt% solution. The solution was dropped on the substrate to form a thin film having a film thickness of 62 nm by spin coating. It was left in a constant temperature bath at 90 ° C. for 1 hour to remove the solvent, and an FET element having the organic semiconductor layer 8 was produced.

【0052】この薄膜のVGを変えたときのIS/VDS
性を測定し図5に示した。
The I S / V DS characteristics of this thin film when V G was changed were measured and shown in FIG.

【0053】図5において、VGがゼロVの時にはVDS
が大きくなってもISはほとんど流れないが、負のVG
印加した時には大きなISが流れ、印加するVGによって
Sを大きく変調することができた。
In FIG. 5, when V G is zero V, V DS
Although I S hardly flows even when V G becomes large, a large I S flows when negative V G is applied, and I S could be largely modulated by the applied V G.

【0054】〔比較例 1〕ITO透明電極付きガラス
基板上に厚さ55nmポリフッ化ビニリデン膜をスピン
コートして形成しゲート絶縁膜とした。次に、通常の真
空蒸着法、フォトリソグラフィ技術により金のソース・
ドレイン電極を形成した。これら電極のチャネル幅は2
mm、チャネル長は6μmとした。
Comparative Example 1 A 55 nm thick polyvinylidene fluoride film was spin-coated on a glass substrate with an ITO transparent electrode to form a gate insulating film. Next, the gold source /
A drain electrode was formed. The channel width of these electrodes is 2
mm, and the channel length was 6 μm.

【0055】次いで、公知の方法(Clarisse,C.,R
iou,M.-T.,Brevet Francais84.01164.)に従っ
て合成したリチウムフタロシアニンを基板上に真空蒸着
して薄膜を形成した。該薄膜のVGを変えたときのIS
DS特性を測定した。その結果を図6に示す。
Then, a known method (Clarisse, C., R
iou, M.-T., Brevet Francais 84.01164.), lithium phthalocyanine was vacuum-deposited on a substrate to form a thin film. I S / when V G of the thin film is changed
V DS characteristics were measured. The result is shown in FIG.

【0056】実施例1のFET素子においては、VG
印加しない時のISを小さくすることができ、VGによっ
て変調できるISは5桁以上に達したのに対し、比較例
1で作製したFET素子ではVGによって変調できるIS
は2桁程度であった。また、n=1の単分子のフタロシ
アニンでは良好なON/OFF比が得られなかった。
[0056] In the FET device of the first embodiment, it is possible to reduce the I S when not applied V G, the I S that can be modulated by V G whereas reaches 5 or more orders of magnitude, in Comparative Example 1 In the fabricated FET element, I S can be modulated by V G
Was about two digits. Also, a good ON / OFF ratio could not be obtained with a monomolecular phthalocyanine with n = 1.

【0057】〔実施例 3〕ITO透明電極付きガラス
基板上にゲート絶縁膜として電気化学株式会社製(商品
名FB30X)のSiO2フィラを含有したポリスチレ
ンを1,2−ジクロロエタンに3重量%溶かし、スピン
コート法により膜を形成した。次に、実施例1と同様に
金のソース電極とドレイン電極を形成した。これら電極
のチャネル幅は2mm、チャネル長は6μmとした。
Example 3 Polystyrene containing SiO 2 filler manufactured by Denki Kagaku Co., Ltd. (trade name FB30X) as a gate insulating film on a glass substrate with an ITO transparent electrode was dissolved in 1,2-dichloroethane at 3% by weight, A film was formed by spin coating. Next, a gold source electrode and a drain electrode were formed in the same manner as in Example 1. The channel width of these electrodes was 2 mm and the channel length was 6 μm.

【0058】次いで、実施例1と同様に前記式〔3〕の
化合物の溶液を基板上に滴下しスピンコートによって膜
厚50nmの薄膜を形成した。これを90℃の恒温槽中
に1時間放置し、溶媒を除去して有機半導体層8を形成
した。この薄膜のVGを変えたときのIS/VDS特性を図
7に示す。
Then, in the same manner as in Example 1, a solution of the compound of the above formula [3] was dropped on the substrate and spin-coated to form a thin film having a thickness of 50 nm. This was left in a constant temperature bath at 90 ° C. for 1 hour to remove the solvent and form the organic semiconductor layer 8. FIG. 7 shows the I S / V DS characteristics when V G of this thin film was changed.

【0059】図7において、VGがゼロVの時にはVDS
が大きくなってもISはほとんど流れないが、負のVG
印加した時には大きなISが流れた。しかも、VDSが大
きな領域ではISが飽和する典型的なエンハンス型の電
界効果型トランジスタが得られた。また、印加するVG
によってISを大きく変調することができた。
In FIG. 7, when V G is zero V, V DS
Although I S hardly flows even when becomes larger, a large I S flows when a negative V G is applied. Moreover, a typical enhanced field effect transistor in which I S is saturated in a region where V DS is large was obtained. Also, the applied V G
Was able to greatly modulate I S.

【0060】〔比較例 2〕ITO透明電極付きガラス
基板上にゲート絶縁膜としてSiO2フィラ(FB30
X,電気化学KK製)を含むポリスチレンを1,2−ジ
クロロエタンに3重量%溶かし、スピンコートして膜を
形成した。次に、比較例1と同様にして金のソース・ド
レイン電極を形成した。これら電極のチャネル幅は2m
m、チャネル長は6μmとした。
Comparative Example 2 A SiO 2 filler (FB30) was used as a gate insulating film on a glass substrate with an ITO transparent electrode.
X, manufactured by Electrochemical KK) was dissolved in 1,2-dichloroethane in an amount of 3% by weight and spin-coated to form a film. Next, gold source / drain electrodes were formed in the same manner as in Comparative Example 1. Channel width of these electrodes is 2m
m and the channel length was 6 μm.

【0061】次に、比較例1のリチウムフタロシアニン
を用いて、同様に真空蒸着して薄膜を形成した。該薄膜
のVGを変えたときのIs/VDS特性を測定した。測定
結果を図7に示す。
Next, using the lithium phthalocyanine of Comparative Example 1, vacuum deposition was similarly performed to form a thin film. The Is / V DS characteristics when V G of the thin film was changed were measured. The measurement result is shown in FIG. 7.

【0062】実施例3のFET素子においては、VG
印加しない時のISを小さくすることができ、VGによっ
て変調できるISは5桁以上に達したのに対し、比較例
2のFET素子ではVGによって変調できるISは2桁程
度であった。
[0062] In the FET device of Example 3, it is possible to reduce the I S when not applied V G, the I S that can be modulated by V G whereas reaches 5 or more digits, in Comparative Example 2 In the FET element, I S that can be modulated by V G was about two digits.

【0063】〔比較例 3〕ITO透明電極付きガラス
基板上に厚さ300nmのSiO2膜を設けた。次に、
比較例1と同様にして金のソース電極とドレイン電極を
形成した。これら電極のチャネル幅は2mm、チャネル
長は6μmとした。
Comparative Example 3 A 300 nm thick SiO 2 film was provided on a glass substrate with an ITO transparent electrode. next,
A gold source electrode and a drain electrode were formed in the same manner as in Comparative Example 1. The channel width of these electrodes was 2 mm and the channel length was 6 μm.

【0064】次に、比較例1のリチウムフタロシアニン
を用いて、同様に真空蒸着して薄膜を形成した。該薄膜
のVGを変えたときのIs/VDS特性を測定した。測定
結果を図8に示す。
Next, using the lithium phthalocyanine of Comparative Example 1, vacuum deposition was performed in the same manner to form a thin film. The Is / V DS characteristics when V G of the thin film was changed were measured. The measurement result is shown in FIG.

【0065】実施例1のFET素子においては、VG
印加しない時のISを小さくすることができ、VGによっ
て変調できるISは5桁以上に達したのに対し、比較例
2のFET素子ではVGによって変調できるISは1桁程
度であった。n=1の単分子のフタロシアニンでは良好
なON/OFF比は得られなかった。
[0065] In the FET device of Example 1, it is possible to reduce the I S when not applied V G, the I S that can be modulated by V G whereas reaches 5 or more digits, in Comparative Example 2 In the FET element, I S that can be modulated by V G was about one digit. A good ON / OFF ratio was not obtained with a monomolecular phthalocyanine of n = 1.

【0066】[0066]

【発明の効果】本発明は、FET素子の有機半導体薄膜
として、空気中での安定性が優れたアザフタロシアニ
ン、フタロシアニ、ナフタロシアニン誘導体で代表され
るポリ大環状アザアヌレン系化合物を用い、ゲート絶縁
膜として誘電率が比較的大きい絶縁性高分子を用いるこ
とで、安定で長寿命、キャリア移動度の高い電気特性が
優れたFET素子を得ることができる。
INDUSTRIAL APPLICABILITY The present invention uses a polymacrocyclic azaannulene-based compound represented by azaphthalocyanine, phthalocyanine, or naphthalocyanine derivative, which is excellent in stability in air, as an organic semiconductor thin film of a FET device, and uses it as a gate insulating film. By using an insulating polymer having a relatively large dielectric constant, a FET element that is stable, has a long life, has high carrier mobility, and has excellent electrical characteristics can be obtained.

【0067】また、上記有機半導体薄膜は、大面積の基
板上にも多数,均一に形成することができるので、FE
T素子を有するマトリックス型の液晶表示装置を提供す
ることが可能である。
Further, since a large number of the above-mentioned organic semiconductor thin films can be uniformly formed on a large-area substrate, FE
It is possible to provide a matrix type liquid crystal display device having a T element.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の電界効果型トランジスタの
模式断面図である。
FIG. 1 is a schematic cross-sectional view of a field effect transistor according to an embodiment of the present invention.

【図2】本発明の一実施例の電界効果型トランジスタを
有する液晶表示装置の模式断面図である。
FIG. 2 is a schematic cross-sectional view of a liquid crystal display device having a field effect transistor according to an embodiment of the present invention.

【図3】本発明の有機半導体層の導電機構を説明する説
明図である。
FIG. 3 is an explanatory diagram illustrating a conduction mechanism of an organic semiconductor layer of the present invention.

【図4】実施例1のFET素子のソ−ス・ドレイン間電
圧(VDS)とソ−ス・ドレイン間電流(IS)との関係
を示すグラフである。
FIG. 4 is a graph showing the relationship between the source-drain voltage (V DS ) and the source-drain current (I S ) of the FET element of Example 1.

【図5】実施例2のFET素子のソ−ス・ドレイン間電
圧(VDS)とソ−ス・ドレイン間電流(IS)との関係
を示すグラフである。
FIG. 5 is a graph showing the relationship between the source-drain voltage (V DS ) and the source-drain current (I S ) of the FET device of Example 2.

【図6】実施例1と比較例1のFET素子のゲ−ト電圧
(VG)とソ−ス・ドレイン間電流(IS)との関係を示
すグラフである。
[6] the gate of FET devices of Example 1 and Comparative Example 1 - G Voltage (V G) and source - is a graph showing the relationship between the scan-to-drain current (I S).

【図7】実施例3と比較例2のFET素子のゲ−ト電圧
(VG)とソ−ス・ドレイン間電流(IS)との関係を示
すグラフである。
FIG. 7 is a graph showing the relationship between the gate voltage (V G ) and the source-drain current (I S ) of the FET devices of Example 3 and Comparative Example 2.

【図8】実施例1と比較例3のFET素子のゲ−ト電圧
(VG)とソ−ス・ドレイン間電流(IS)との関係を示
すグラフである。
8 is a graph showing the relationship between the gate voltage (V G ) and the source-drain current (I S ) of the FET devices of Example 1 and Comparative Example 3. FIG.

【符号の説明】[Explanation of symbols]

1,14…基板、2…ゲ−ト電極、3…絶縁層、4,6…
ソ−ス電極、5,7…ドレイン電極、8…有機半導体
層、9,12…配向膜、10…液晶分子、11…液晶
層、13…対向電極。
1, 14 ... Substrate, 2 ... Gate electrode, 3 ... Insulating layer, 4, 6 ...
Source electrode, 5, 7 ... Drain electrode, 8 ... Organic semiconductor layer, 9, 12 ... Alignment film, 10 ... Liquid crystal molecule, 11 ... Liquid crystal layer, 13 ... Counter electrode.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 金子 寿輝 茨城県大みか町7丁目1番1号 株式会社 日立製作所日立研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Toshiki Kaneko 7-1-1, Omika-cho, Ibaraki Prefecture Hitachi Research Laboratory, Hitachi Ltd.

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 ソース電極とドレイン電極間の電流通路
である半導体層の導電性を絶縁層を介して設けられたゲ
ート電極によって制御する電界効果型トランジスタにお
いて、前記半導体層がポリ大環状アザアヌレン系有機化
合物により形成されていることを特徴とする電界効果型
トランジスタ。
1. A field-effect transistor in which the conductivity of a semiconductor layer, which is a current path between a source electrode and a drain electrode, is controlled by a gate electrode provided via an insulating layer, wherein the semiconductor layer is a poly-macrocyclic azaannulene series A field effect transistor formed of an organic compound.
【請求項2】 ソース電極とドレイン電極間の電流通路
である半導体層の導電性を絶縁層を介して設けられたゲ
ート電極によって制御する電界効果型トランジスタにお
いて、前記半導体層が化合物の長軸/短軸の長さの比が
2以上の有機化合物により形成されていることを特徴と
する電界効果型トランジスタ。
2. A field effect transistor in which the conductivity of a semiconductor layer, which is a current path between a source electrode and a drain electrode, is controlled by a gate electrode provided via an insulating layer, wherein the semiconductor layer has a long axis of a compound / A field-effect transistor, which is formed of an organic compound having a minor axis length ratio of 2 or more.
【請求項3】 ソース電極とドレイン電極間の電流通路
である半導体層の導電性を、絶縁層を介して設けられた
ゲート電極によって制御する電界効果型トランジスタに
おいて、前記半導体層が一般式〔1〕 【化1】 〔但し、式中Mは遷移金属または金属無置換を示し、Z
1,Z2,Z3及びZ4は無置換または1個以上の一価の置
換基X1,X2,X3及びX4を有するベンゼン環またはナ
フタレン環を示し、置換基X1,X2,X3及びX4は炭素
数1〜20のアルキル基,アルケニル基,カルボキシ
基,アルキルチオ基,芳香族炭化水素基,アシル基また
はトリ置換シリル基のいづれかを示す。n=2以上の整
数でmはnよりも小さい整数を示す。〕で表される有機
化合物で形成されていることを特徴とする電界効果型ト
ランジスタ。
3. In a field effect transistor in which the conductivity of a semiconductor layer, which is a current path between a source electrode and a drain electrode, is controlled by a gate electrode provided via an insulating layer, the semiconductor layer has a general formula [1. ] [Chemical 1] [Wherein M represents a transition metal or a metal unsubstituted, Z
1 , Z 2 , Z 3 and Z 4 represent a benzene ring or a naphthalene ring which is unsubstituted or has one or more monovalent substituents X 1 , X 2 , X 3 and X 4 , and the substituents X 1 , X 2 , X 3 and X 4 each represent an alkyl group having 1 to 20 carbon atoms, an alkenyl group, a carboxy group, an alkylthio group, an aromatic hydrocarbon group, an acyl group or a tri-substituted silyl group. n is an integer of 2 or more and m is an integer smaller than n. ] It is formed with the organic compound represented by these, The field effect transistor characterized by the above-mentioned.
【請求項4】 前記絶縁層が、動作温度範囲内で9以下
の誘電率を有する高分子材料で形成した請求項1,2ま
たは3に記載の電界効果型トランジスタ。
4. The field effect transistor according to claim 1, wherein the insulating layer is formed of a polymer material having a dielectric constant of 9 or less within an operating temperature range.
【請求項5】 前記絶縁層が、セラミックス粉末を含む
高分子材料で形成されている請求項1,2または3に記
載の電界効果型トランジスタ。
5. The field effect transistor according to claim 1, wherein the insulating layer is made of a polymer material containing ceramic powder.
【請求項6】 一対の対向する基板上に複数のアドレス
線と複数の信号線とが対向してマトリックス状に設けら
れており、このマトリックス配線の交点に配置された電
界効果型トランジスタと、この電界効果型トランジスタ
を介して前記信号線と接続された画素電極と、この画素
電極に対向し前記アドレス線と接続された対向電極とに
よって液晶層を挟持したアクティブマトリックス型の液
晶表示装置であって、前記電界効果型トランジスタのソ
ース電極とドレイン電極間の電流通路である半導体層が
ポリ大環状アザアヌレン系有機化合物で形成され、その
導電性を絶縁層を介して設けられたゲート電極によって
制御するように構成されているいることを特徴とする液
晶表示装置。
6. A plurality of address lines and a plurality of signal lines are provided in a matrix form so as to face each other on a pair of opposing substrates, and a field effect transistor arranged at an intersection of the matrix wirings, An active matrix type liquid crystal display device in which a liquid crystal layer is sandwiched by a pixel electrode connected to the signal line via a field effect transistor and a counter electrode facing the pixel electrode and connected to the address line. The semiconductor layer, which is a current path between the source electrode and the drain electrode of the field effect transistor, is formed of a polymacrocyclic azaannulene organic compound, and its conductivity is controlled by a gate electrode provided through an insulating layer. A liquid crystal display device comprising:
【請求項7】 前記半導体層が一般式〔1〕 【化2】 〔但し、式中Mは遷移金属または金属無置換を示し、Z
1,Z2,Z3及びZ4は無置換または1個以上の一価の置
換基X1,X2,X3及びX4を有するベンゼン環またはナ
フタレン環を示し、置換基X1,X2,X3及びX4は炭素
数1〜20のアルキル基,アルケニル基,カルボキシ
基,アルキルチオ基,芳香族炭化水素基,アシル基また
はトリ置換シリル基のいづれかを示す。n=2以上の整
数でmはnよりも小さい整数を示す。〕で表される有機
化合物で形成されている請求項6に記載の液晶表示装
置。
7. The semiconductor layer has the general formula [1]: [Wherein M represents a transition metal or a metal unsubstituted, Z
1 , Z 2 , Z 3 and Z 4 each represent a benzene ring or a naphthalene ring which is unsubstituted or has one or more monovalent substituents X 1 , X 2 , X 3 and X 4 , and the substituents X 1 , X 3 2 , X 3 and X 4 each represent an alkyl group having 1 to 20 carbon atoms, an alkenyl group, a carboxy group, an alkylthio group, an aromatic hydrocarbon group, an acyl group or a tri-substituted silyl group. n is an integer of 2 or more and m is an integer smaller than n. ] The liquid crystal display device of Claim 6 formed with the organic compound represented by these.
【請求項8】 前記絶縁層が動作温度範囲内で9以下の
誘電率を有する高分子材料で形成した請求項6または7
に記載の液晶表示装置。
8. The insulating layer is formed of a polymer material having a dielectric constant of 9 or less within an operating temperature range.
The liquid crystal display device according to item 1.
JP7669393A 1993-04-02 1993-04-02 Field-effect transistor and liquid crystal display device using same Pending JPH06291312A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7669393A JPH06291312A (en) 1993-04-02 1993-04-02 Field-effect transistor and liquid crystal display device using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7669393A JPH06291312A (en) 1993-04-02 1993-04-02 Field-effect transistor and liquid crystal display device using same

Publications (1)

Publication Number Publication Date
JPH06291312A true JPH06291312A (en) 1994-10-18

Family

ID=13612565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7669393A Pending JPH06291312A (en) 1993-04-02 1993-04-02 Field-effect transistor and liquid crystal display device using same

Country Status (1)

Country Link
JP (1) JPH06291312A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003023876A1 (en) * 2001-09-05 2003-03-20 Sharp Kabushiki Kaisha Polymer structure and functional element having the same, and transistor and display using the same
JP2004207331A (en) * 2002-12-24 2004-07-22 Konica Minolta Holdings Inc Organic semiconductor device and its manufacturing method
JP2005079225A (en) * 2003-08-29 2005-03-24 Institute Of Physical & Chemical Research Method of forming organic material pattern and method of manufacturing thin film transistor
EP1811573A1 (en) * 2004-11-11 2007-07-25 Mitsubishi Chemical Corporation Field effect transistor
JP2009177214A (en) * 2009-05-13 2009-08-06 Sony Corp Method of manufacturing field effect transistor

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003023876A1 (en) * 2001-09-05 2003-03-20 Sharp Kabushiki Kaisha Polymer structure and functional element having the same, and transistor and display using the same
CN100372142C (en) * 2001-09-05 2008-02-27 夏普株式会社 Polymer structure and functional element having the same, and transistor and display using the same
US7498084B2 (en) 2001-09-05 2009-03-03 Sharp Kabushiki Kaisha Macromolecular structure, functional device having the same, transistor, and display apparatus using the same
JP2004207331A (en) * 2002-12-24 2004-07-22 Konica Minolta Holdings Inc Organic semiconductor device and its manufacturing method
JP2005079225A (en) * 2003-08-29 2005-03-24 Institute Of Physical & Chemical Research Method of forming organic material pattern and method of manufacturing thin film transistor
EP1811573A1 (en) * 2004-11-11 2007-07-25 Mitsubishi Chemical Corporation Field effect transistor
EP1811573A4 (en) * 2004-11-11 2010-03-24 Mitsubishi Chem Corp Field effect transistor
US8178397B2 (en) 2004-11-11 2012-05-15 Mitsubishi Chemical Corporation Field effect transistor
JP2009177214A (en) * 2009-05-13 2009-08-06 Sony Corp Method of manufacturing field effect transistor

Similar Documents

Publication Publication Date Title
JP3246189B2 (en) Semiconductor display device
JP4572543B2 (en) Field effect transistor and liquid crystal display device using the same
KR100351651B1 (en) Thin film transistors with organic-inorganic hybrid materials as semiconducting channels
JP2001094107A (en) Organic semiconductor device and liquid crystal display device
CN102714276B (en) Organic semiconducting materials, organic semiconductor thin-film and OTFT
JP2000174277A (en) Thin film transistor and its manufacture
JP2001244467A (en) Coplanar semiconductor device, display device using it, and method for its manufacture
WO2006059486A1 (en) Organic thin-film transistor material, organic thin-film transistor, field effect transistor, switching device, organic semiconductor material, and organic semiconductor film
WO2005029605A1 (en) Field effect type organic transistor and process for production thereof
JP5205763B2 (en) Organic thin film transistor
KR100477394B1 (en) Thin-film field-effect transistor with organic-inorganic hybrid semiconductor requiring low operating voltages
JP2004006782A (en) Organic semiconductor material, organic transistor, field effect transistor and switching element employing it
WO2007088768A1 (en) Organic thin film transistor, organic semiconductor material, organic semiconductor film, and organic semiconductor device
JP2003092410A (en) Thin film transistor
WO2013065276A1 (en) Organic single crystal film, organic single crystal film array, and semiconductor device including an organic single crystal film
JPH06291312A (en) Field-effect transistor and liquid crystal display device using same
JP4419425B2 (en) Organic thin film transistor element
JP2004158709A (en) Semiconductor device
JP4673135B2 (en) Method for forming organic semiconductor layer
JPH04199638A (en) Field effect transistor, display device using the same and manufacture thereof
WO2006038459A1 (en) Organic thin-film transistor material, organic thin-film transistor, field effect transistor and switching device
JP2004146733A (en) Organic semiconductor and organic thin film transistor element
JP2006028055A (en) Organic semiconductor material, organic transistor, field-effect transistor and switching element
JP2004273514A (en) Organic thin film transistor and its manufacturing method
JP2004006747A (en) Organic semiconductor material, organic transistor employing it, field-effect-transistor, and switching element