JPH04356831A - Alarm suppressing system - Google Patents

Alarm suppressing system

Info

Publication number
JPH04356831A
JPH04356831A JP3130172A JP13017291A JPH04356831A JP H04356831 A JPH04356831 A JP H04356831A JP 3130172 A JP3130172 A JP 3130172A JP 13017291 A JP13017291 A JP 13017291A JP H04356831 A JPH04356831 A JP H04356831A
Authority
JP
Japan
Prior art keywords
alarm
logic
buffer
processed
logic number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3130172A
Other languages
Japanese (ja)
Other versions
JP3044827B2 (en
Inventor
Toshio Watanabe
敏男 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Hokuriku Communication Systems Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Hokuriku Communication Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Hokuriku Communication Systems Ltd filed Critical Fujitsu Ltd
Priority to JP3130172A priority Critical patent/JP3044827B2/en
Publication of JPH04356831A publication Critical patent/JPH04356831A/en
Application granted granted Critical
Publication of JP3044827B2 publication Critical patent/JP3044827B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Communication Control (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)

Abstract

PURPOSE:To use a main alarm suppression processing program in common for plural devices differing in monitor items such as the kinds of alarms or priority order, etc., without changing the program. CONSTITUTION:A logic number table 2 is provided to store the logic number of a suppression processing, which is executed when the alarm is generated, and the processing order for each alarm item, and a logic content table 4 is provided to store the storage position of alarm information on a source alarm buffer 1 used for relevant logic arithmetic, the contents of the logic arithmetic and the storage position of the arithmetic result on a processed alarm buffer 4 for each logic number. When the alarm is generated, an alarm suppression processing executing means 5 successively retrieves the logic number to be processed by the logic number table 2 and executes the extraction of the source alarm item as the suppression processing object and the storage of the logic arithmetic and the arithmetic result in the processed alarm buffer 4 according to the control of the logic content table 3 designated by the said retrieved logic number.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、デジタル通信システム
の伝送装置等において、同一障害によって複数のアラー
ムが発生した場合に下位のアラームの通知を抑止するア
ラーム抑止方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an alarm suppression method for suppressing notification of lower level alarms when a plurality of alarms occur due to the same fault in a transmission device of a digital communication system.

【0002】0002

【従来の技術】伝送装置内に発生する障害によっては、
その障害を監視している監視項目にアラームが発生する
のみでなくその障害が波及する他の複数の監視項目にも
アラームが発生することがある。
[Prior Art] Depending on the failure occurring within the transmission equipment,
An alarm may be generated not only for the monitoring item that is monitoring the failure, but also for a plurality of other monitoring items that are affected by the failure.

【0003】従って、アラームを監視する監視制御部に
同一障害に起因して各アラーム検出部から複数のアラー
ムが通知され、またアラーム表示灯が複数点灯して真の
障害の特定が遅れたりする。
[0003] Therefore, the supervisory control unit that monitors alarms is notified of multiple alarms from each alarm detection unit due to the same failure, and multiple alarm indicator lights are turned on, causing a delay in identifying the true failure.

【0004】このように同一障害に対して多数のアラー
ムが発生すると、アラーム情報が監視システム内で輻輳
し、障害箇所を特定するのに時間がかかるという問題が
生じる。そこで、複数のアラーム項目に優先順位を設け
上位のアラーム項目にアラームが発生している場合には
、同一障害が波及して下位のアラーム項目にアラームが
発生しても、この下位アラームの監視装置等への伝達を
抑止するアラーム抑止処理が行われる。
[0004] When a large number of alarms are generated for the same fault as described above, alarm information becomes congested within the monitoring system, resulting in a problem that it takes time to identify the location of the fault. Therefore, if multiple alarm items are prioritized and an alarm occurs in a higher-order alarm item, even if the same fault spreads and causes an alarm in a lower-order alarm item, the monitoring device for this lower-order alarm Alarm suppression processing is performed to suppress transmission to other parties.

【0005】このアラーム抑止技術の従来方式は、各ア
ラーム項目からアラーム情報を一項目毎に取り出し、該
項目より上位のアラーム項目にアラームが発生している
ときはその取り出した下位アラーム項目にアラームが発
生ししていてもそれを無視して監視部に通知しないよう
にし、また上位のアラームが発生していなければ取り出
した下位アラーム項目のアラーム発生情報をそのまま出
力して監視部へ通知するように、アラームの1項目ごと
に比較する方式であった。
[0005] The conventional method of this alarm suppression technology extracts alarm information from each alarm item one by one, and when an alarm occurs in an alarm item higher than that item, an alarm is generated in the extracted lower alarm item. Even if an alarm has occurred, it will be ignored and the monitoring unit will not be notified, and if a higher level alarm has not occurred, the alarm occurrence information of the retrieved lower level alarm item will be output as is and the monitoring unit will be notified. , the method was to compare each alarm item by item.

【0006】[0006]

【発明が解決しようとする課題】上記従来のアラーム抑
え込み方式は、抑え込みのロッジックを予めプログラム
しておいてCPUで実行させるものである。ところが、
装置によりアラームの種類やアラーム検出位置が異なる
ため、プログラムに汎用性がなく装置毎にプログラムを
準備する必要があり手間がかかるという問題があった。
SUMMARY OF THE INVENTION In the conventional alarm suppression method described above, the suppression logic is programmed in advance and executed by the CPU. However,
Since the types of alarms and the alarm detection positions differ depending on the device, there is a problem that the program is not versatile and it is necessary to prepare a program for each device, which is time-consuming.

【0007】本発明は上記問題点に鑑み創出されたもの
で、メインのアラーム抑止処理プログラムを変更するこ
となくアラーム種類や優先順位等の監視項目が異なる複
数の装置に共通に使用できるようにすることを目的とす
る。
The present invention was created in view of the above-mentioned problems, and allows common use in multiple devices with different monitoring items such as alarm types and priorities without changing the main alarm suppression processing program. The purpose is to

【0008】[0008]

【課題を解決するための手段】図1は本発明のアラーム
抑止方式の原理構成図である。上記課題は図1に示すよ
うに、上位のアラームが発生しているときは、下位のア
ラームの通知を抑止するアラーム抑止処理方式において
、全てのアラーム検出部から通知されたアラーム情報を
そのままで保持する原アラームバッファ1と、抑止処理
済のアラーム情報を保持する処理済アラームバッファ4
と、アラーム項目毎にそのアラームが発生した時に行う
抑止処理のロジック番号とその処理順番とを格納するロ
ジック番号テーブル2と、ロッジック番号毎に、当該ロ
ジック演算に用いる原アラームバッファ1上のアラーム
情報の格納位置、論理演算内容、処理済アラームバッフ
ァ4上への演算結果格納位置とが格納されたロジック内
容テーブル4とを有し、或るアラーム項目にアラームが
発生すると、アラーム抑止処理実行手段5はロジック番
号テーブル2により処理すべきロジック番号を順次検索
し、該検索されたロッジック番号により指定されるロジ
ック内容テーブル3の内容に従って、抑止処理対象の原
アラーム項目の摘出、論理演算、演算結果の処理済アラ
ームバッファ4への格納を行うことを特徴とする本発明
のアラーム抑止方式により解決される。
[Means for Solving the Problems] FIG. 1 is a diagram illustrating the principle of an alarm suppression system according to the present invention. As shown in Figure 1, the above problem is caused by the alarm suppression processing method that suppresses the notification of lower-level alarms when a higher-level alarm is occurring, which retains the alarm information notified from all alarm detection units as is. an original alarm buffer 1 that holds alarm information that has been suppressed; and a processed alarm buffer 4 that holds alarm information that has been suppressed.
, a logic number table 2 that stores the logic number and processing order of the suppression process to be performed when the alarm occurs for each alarm item, and alarm information on the original alarm buffer 1 used for the logic calculation for each logic number. It has a logic content table 4 in which the storage location, logic operation contents, and the storage location of the operation result on the processed alarm buffer 4 are stored.When an alarm occurs for a certain alarm item, the alarm suppression processing execution means 5 sequentially searches the logic number table 2 for the logic number to be processed, and according to the contents of the logic content table 3 specified by the searched logic number, extracts the original alarm item to be suppressed, performs a logical operation, and calculates the result of the operation. This problem is solved by the alarm suppression method of the present invention, which is characterized by storing processed alarms in the buffer 4.

【0009】[0009]

【作用】各アラーム項目毎に、そのアラームが発生した
場合に実行すべき抑え込み論理の番号をロジック番号テ
ーブルに、またロジック番号に対応する抑え込み論理処
理の内容をロジック内容テーブルに予め格納しておき、
抑止処理実行手段は両テーブルを参照して抑止対象アラ
ームと抑止処理の演算内容、結果の格納を行う。これに
より、装置毎にアラーム項目数や処理ロジックが異なっ
ても、両テーブルの変更だけで済むので抑止処理実行手
段のメインプログラムの変更を要しないためプログラム
の汎用化が図れる。
[Operation] For each alarm item, the number of the suppression logic to be executed when the alarm occurs is stored in the logic number table, and the content of the suppression logic process corresponding to the logic number is stored in the logic content table in advance. ,
The suppression processing execution means refers to both tables and stores the alarm to be suppressed, the calculation contents and results of the suppression processing. As a result, even if the number of alarm items or processing logic differs from device to device, it is only necessary to change both tables, and there is no need to change the main program of the suppression processing execution means, so that the program can be made more general.

【0010】0010

【実施例】以下添付図により本発明の実施例を説明する
。図1は本発明のアラーム抑止方式の原理構成図、図2
は1例の伝送装置のアラーム項目とその抑止関係を示す
図、図3は原アラームバッファへの原アラームの格納例
、図4は処理済アラームバッファへの処理済アラームの
格納例、図5はロジック番号テーブルの構成例、図6は
ロジック内容テーブルの構成例、図7はアラーム抑止処
理実行手順のフローチャートである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Examples of the present invention will be described below with reference to the accompanying drawings. Figure 1 is a principle block diagram of the alarm suppression method of the present invention, and Figure 2
is a diagram showing an example of alarm items of a transmission device and their suppression relationships, FIG. 3 is an example of storing original alarms in the original alarm buffer, FIG. 4 is an example of storing processed alarms in the processed alarm buffer, and FIG. 5 is an example of storing processed alarms in the processed alarm buffer. FIG. 6 is a configuration example of a logic number table, FIG. 6 is a configuration example of a logic content table, and FIG. 7 is a flowchart of an alarm suppression process execution procedure.

【0011】図2は、国内公衆回線インタフェース部で
監視する回線系の複数のアラーム項目と、アラーム項目
間で実現すべき抑え込みの定義を論理回路を用いて示し
てある。以下説明する実施例では、この抑止処理を実現
するものとする。図2において左列の11種類のアラー
ム項目は中列の論理演算により抑止処理され右列の如く
抑止処理済アラームとして出力される。この定義を説明
すると下記のようになる。
FIG. 2 shows, using a logic circuit, a plurality of line-related alarm items monitored by the domestic public line interface unit and definitions of suppression to be achieved between the alarm items. In the embodiment described below, it is assumed that this suppression processing is realized. In FIG. 2, the 11 types of alarm items in the left column are suppressed by logical operations in the middle column and output as suppressed alarms as in the right column. This definition is explained as follows.

【0012】1.“FSYNC”アラームは“CMI 
 DWN”アラームが発生中は抑止される。 2.“MFSYNC”アラームは“CMI  DWN”
または“FSYNC”が発生中は抑止される。
1. “FSYNC” alarm is “CMI
2. The “MFSYNC” alarm is suppressed when the “CMI DWN” alarm is occurring.
Or, it is suppressed while "FSYNC" is occurring.

【0013】3.“DNR”アラームは“CMI  D
WN”または“FSYNC”が発生中は抑止される。 4.“UNR”アラームは“CMI  DWN”または
“FSYNC”が発生中は抑止される。
3. “DNR” alarm is “CMI D”
4. The "UNR" alarm is suppressed while "CMI DWN" or "FSYNC" is occurring.

【0014】5.“SEND”アラームは“CMI  
DWN”または“FSYNC”が発生中は抑止される。 6.“S  OFF”アラームは“CMI  DWN”
または“FSYNC”が発生中は抑止される。
5. “SEND” alarm is “CMI
6. The “S OFF” alarm is suppressed when “CMI DWN” or “FSYNC” is occurring.
Or, it is suppressed while "FSYNC" is occurring.

【0015】7.“X50  SYNC”アラームは“
CMI  DWN”または“FSYNC”が発生中は抑
止される。 8.“BUF  SLIP(TX)”アラームは“PL
L  DWN”または“CMI  DWN”が発生中は
抑止され、“BUF  SLIP(RX)”とのORで
出力する。
7. “X50 SYNC” alarm is “
8. The “BUF SLIP (TX)” alarm is suppressed while “CMI DWN” or “FSYNC” is occurring.
It is suppressed while "L DWN" or "CMI DWN" is occurring, and is output by ORing with "BUF SLIP (RX)".

【0016】9.“BUF  SLIP(RX)”アラ
ームは“PLL  DWN”または“CMI  DWN
”が発生中は抑止され、“BUF  SLIP(TX)
”とのORで出力する。
9. “BUF SLIP (RX)” alarm is “PLL DWN” or “CMI DWN”
” is suppressed while “BUF SLIP (TX)
” is output.

【0017】なお、中列の論理演算記号に付記した数字
はロジック番号であり、後述するロジック番号テーブル
で引用される符号である。図1は、上記の抑止処理を実
行するためのハードウエアの構成を示すものである。図
において、5はCPU、1は原アラームバッファ、2は
ロジック番号テーブル、3はロジック内容指定テーブル
、4は処理済アラームバッファである。CPU5はメイ
ンプログラムに制御されて、原アラームバッファ1の生
のアラーム情報を、ロジック番号テーブル2とロジック
内容テーブル3を参照しつつ抑止処理を行い、処理結果
のデータを処理済アラームバッファ4に格納する。
Note that the numbers appended to the logical operation symbols in the middle row are logic numbers, which are the codes referred to in the logic number table described later. FIG. 1 shows a hardware configuration for executing the above-mentioned suppression process. In the figure, 5 is a CPU, 1 is an original alarm buffer, 2 is a logic number table, 3 is a logic content specification table, and 4 is a processed alarm buffer. Under the control of the main program, the CPU 5 performs suppression processing on the raw alarm information in the original alarm buffer 1 while referring to the logic number table 2 and logic content table 3, and stores the processing result data in the processed alarm buffer 4. do.

【0018】図3は、原アラームバッファへの原アラー
ム情報の格納例を示すもので、原アラームバッファ1は
メモリ上に8ビットのChractor型配列で設定さ
れ、上記各アラームを検出する各監視部からの1ビット
のアラーム情報(アラームなしで“0”、アラーム発生
で“1”)を受取り、アラーム項目毎の所定のアドレス
およびビット位置に格納しておく。
FIG. 3 shows an example of storing original alarm information in the original alarm buffer. The original alarm buffer 1 is set in an 8-bit character array on the memory, and each monitoring unit detects each of the above-mentioned alarms. 1-bit alarm information (“0” if there is no alarm, “1” if an alarm occurs) is received and stored at a predetermined address and bit position for each alarm item.

【0019】図4は処理済アラームバッファへの処理済
アラーム情報の格納例で、処理済アラームバッファ4は
メモリ上に8ビットのChractor型配列で設定さ
れ、上記定義により抑止処理が施されたアラーム情報が
各項目毎に所定のアドレスとビット位置に格納される。 上位のアラーム監視装置にはこの処理済アラームバッフ
ァ4からのアラーム情報が適宜出力される。
FIG. 4 shows an example of storing processed alarm information in the processed alarm buffer. The processed alarm buffer 4 is set in memory as an 8-bit Chractor type array, and stores alarms that have been suppressed according to the above definition. Information is stored for each item at a predetermined address and bit position. Alarm information from the processed alarm buffer 4 is appropriately output to the higher-level alarm monitoring device.

【0020】図5のロジック番号テーブル2はメモリ上
に設けられた行列状配列の数値テーブルで、行方向の配
置位置(桁位置)でロジック番号( 図1の論理演算記
号に付記したもの)を示し、桁方向の配置位置(行位置
)はトリガとなる発生アラーム項目を示す。格納されて
いる数値データ(16進数表示)は上欄に示すロッジッ
ク番号を実行する順番を示す。但しffは最終実行順番
を意味する。例えば2行目は、アラーム項目“CMI 
 DOWN”にアラームが発生したときに、メインプロ
グラムによって参照される欄であり、ロジック番号1の
抑止処理を最初に実行し以後2、3、4、5、6、10
、11、と実行し最後にロジック番号12を実行するこ
とを示している。
Logic number table 2 in FIG. 5 is a numerical table arranged in a matrix array provided on the memory, and the logic numbers (added to the logical operation symbols in FIG. 1) are indicated by the arrangement position (digit position) in the row direction. The arrangement position (line position) in the digit direction indicates the generated alarm item that is the trigger. The stored numerical data (displayed in hexadecimal) indicates the order in which the logic numbers shown in the upper column are executed. However, ff means the final execution order. For example, the second line shows the alarm item “CMI
This is a column that is referenced by the main program when an alarm occurs on "DOWN", and the suppression process with logic number 1 is executed first, and then 2, 3, 4, 5, 6, 10.
, 11, and finally logic number 12 is executed.

【0021】図6のロジック内容テーブル3は、メモリ
上に設けられた行列状配置された数値テーブルで、各行
はロジック番号テーブルで指定されたロジック番号に対
応し、各アラーム項目についての抑止処理を実行するた
めの論理演算に入力すべきアラーム情報と論理演算内容
および結果の格納位置を示す。即ち、各行は6セクショ
ンに分けられ、左側の4セクションはロジック演算に用
いるアラーム項目を指定する。各セクションの最初の二
つの数値は、対象アラーム項目のアラーム情報が格納さ
れている原アラームバッフア1のアドレスとビット位置
を指定するものであり、3つ目の数値はそのビットを入
力するときに極性反転があるかどうかを指定する(0:
極性無反転、1:極性反転有り)ものである。例えば1
行目のロジック番号1の行はアラーム項目“FSYNC
” に抑止処理を行うための入力アラームデータとして
、#1セクションの121が原アラームバッファにおけ
るアドレス1の2ビット目に格納されている“CMI 
 DWN”のデータを極性反転したものと、セクション
#2の130がアドレス1の3ビット目に格納さている
“FSYNC”のデータを極性反転なしで用いることを
示している。5番目のセクションは、入力データに対す
る抑え込み論理演算の内容を示すもので、1は論理和、
2は論理積を示す。例えば、ロジック番号2では、上記
二つの入力データに論理和演算を行うことを示す。最後
のセクションは論理演算結果の出力データを格納すべき
処理済アラームバッファ該当アラーム項目のアドレスと
ビット位置および格納時の極性反転の有無(0:極性無
反転、1:極性反転有り)を示すもので、例えば、ロジ
ック番号2の最後のセクションの310は、処理済アラ
ームバッファのアドレス3の1ビット目(これはFSY
NCの格納位置)に極性反転なしで格納することを示す
The logic content table 3 in FIG. 6 is a numerical value table arranged in a matrix on the memory, where each row corresponds to a logic number specified in the logic number table, and indicates the suppression process for each alarm item. It shows the alarm information that should be input to the logical operation to be executed, the contents of the logical operation, and the storage location of the results. That is, each row is divided into six sections, and the four sections on the left specify alarm items used for logic operations. The first two numbers in each section specify the address and bit position of the original alarm buffer 1 where the alarm information for the target alarm item is stored, and the third number specifies the bit position when inputting that bit. Specifies whether there is a polarity reversal (0:
No polarity reversal, 1: polarity reversal). For example 1
The line with logic number 1 is the alarm item “FSYNC”.
”, 121 in the #1 section is stored in the 2nd bit of address 1 in the original alarm buffer as the input alarm data for suppressing the “CMI
130 of section #2 uses the data of "FSYNC" stored in the third bit of address 1 without polarity inversion.The fifth section is as follows: This shows the content of the suppression logical operation on the input data, where 1 is a logical sum,
2 indicates logical product. For example, logic number 2 indicates that an OR operation is performed on the above two input data. The last section is the processed alarm buffer in which the output data of the logic operation result is to be stored. It indicates the address and bit position of the corresponding alarm item and whether polarity is reversed at the time of storage (0: polarity is not reversed, 1: polarity is reversed). For example, 310 in the last section of logic number 2 is the 1st bit of address 3 of the processed alarm buffer (this is FSY
Indicates that the signal is stored in the NC storage position) without polarity reversal.

【0022】即ち、処理手段がロジック番号テーブルを
参照して、処理すべきロジック番号を順次検索し、ロジ
ック内容テーブルを参照して該検索されたロジック番号
に対応する入力データと演算論理と出力格納位置とを求
めて処理を実行する。
That is, the processing means refers to the logic number table, sequentially searches for logic numbers to be processed, refers to the logic content table, and stores the input data, arithmetic logic, and output corresponding to the searched logic number. Find the position and execute the process.

【0023】次に上記バッファとテーブルを用いたアラ
ーム抑止処理の実行手順を図7のフローチャートで説明
する。或るアラーム項目検出部が障害を検出して原アラ
ームバッファ1の対応アラーム項目が“1”に変化する
と、アラーム抑止処理プログラム(抑止処理実行手段)
が起動される。アラーム処理プログラムは実行順番ポイ
ンタに1を設定する。(S−1)ついで、処理プログラ
ムはロジック番号テーブルを参照して、該テーブル上の
アラーム発生項目に対応する行(アドレス)上で、格納
されている数値と実行順番ポイタとが一致する桁位置を
検索する。(S−2)その桁位置が最初に実行される抑
え込みロジック処理の番号を示す。次にロジック内容テ
ーブル上で、当該ロジック番号が示す行(アドレス)に
格納されているデータに従って論理演算を順番に行う。 即ちまず入力アラーム項目#1と#2で指定されるアラ
ームデータを原アラームバッファから取り出し、入力時
極性反転指定と論理指定に従って処理する。(S−3)
さらに入力アラーム項目があるか否かを判断し(S−4
)、ある場合はそれまでに処理した結果と次のアラーム
項目#nとの間で処理を繰り返す。当該アドレスに指定
されている全ての入力アラーム項目についての処理が終
了したら最終的な処理結果を、ロジック内容テーブルの
最終セクションで指定される処理済アラームバッファの
アドレスおよびビット位置に格納時極性反転指定に従っ
て格納する。(S−5)次いで、実行順番ポインタがf
fであるかどうかを判断し、(S−6)ffでなければ
更に処理すべき抑止対象アラーム項目が残っていること
を示しているので、実行順番ポインタを+1とし、(S
−7)ロジック番号テーブルの当該行(トリガアラーム
項目に対応)で指定する1からffまでのロジック番号
を同様に処理する。以上の処理を全て終了すると、処理
済アラームバッファには、障害発生による1次アラーム
とその障害の波及により同時に発生して各検出部から原
アラームバッファに通知された複数の2次アラームの内
、アラーム抑止処理により2次アラームが無視された抑
止処理済のアラーム情報が処理済アラームバッファに格
納され、必要に応じて図示せぬ監視部等に一次アラーム
のみが取り出されて障害箇所の特定が効率的に行われる
Next, the procedure for executing alarm suppression processing using the buffer and table described above will be explained with reference to the flowchart shown in FIG. When a certain alarm item detection unit detects a failure and the corresponding alarm item in the original alarm buffer 1 changes to "1", the alarm suppression processing program (suppression processing execution means)
is started. The alarm processing program sets the execution order pointer to 1. (S-1) Next, the processing program refers to the logic number table and finds the digit position where the stored numerical value and the execution order pointer match on the row (address) corresponding to the alarm occurrence item on the table. Search for. (S-2) The digit position indicates the number of the suppression logic process to be executed first. Next, on the logic content table, logical operations are performed in order according to the data stored in the row (address) indicated by the logic number. That is, first, the alarm data specified by input alarm items #1 and #2 is taken out from the original alarm buffer and processed according to the input polarity inversion specification and logic specification. (S-3)
Furthermore, it is determined whether there is an input alarm item (S-4
), if so, the process is repeated between the results processed up to that point and the next alarm item #n. When processing for all input alarm items specified at the address is completed, the final processing result is stored in the address and bit position of the processed alarm buffer specified in the final section of the logic content table. Specify polarity inversion. Store according to. (S-5) Next, the execution order pointer is f
(S-6) If it is not ff, it indicates that there are still alarm items to be suppressed that should be processed, so the execution order pointer is set to +1, and (S-6)
-7) Process the logic numbers from 1 to ff specified in the relevant row of the logic number table (corresponding to the trigger alarm item) in the same way. When all of the above processing is completed, the processed alarm buffer contains the primary alarm due to the failure occurrence and the multiple secondary alarms that occurred simultaneously due to the spread of the failure and were notified from each detection unit to the original alarm buffer. Alarm information that has been suppressed, with secondary alarms ignored by the alarm suppression process, is stored in the processed alarm buffer, and only the primary alarm is retrieved to a monitoring unit (not shown) as needed, making it possible to efficiently identify the fault location. It is carried out according to

【0024】[0024]

【発明の効果】以上の説明から明らかなように、本発明
のアラーム抑止方式においては、アラーム抑え込み処理
をプログラムで持たせずに、ロジック番号テーブルとロ
ジック内容テーブルの二つのテーブルによって与えるた
め、メイン処理プログラムを変更することなく構成が異
なる装置に対するアラーム抑止に使用できるようになり
、プロクラムの汎用化が実現できる。また抑止処理の内
容を変更する場合にもテーブルデータの変更だけで済む
のでアラームシステムの保守が簡単になる。
[Effects of the Invention] As is clear from the above explanation, in the alarm suppression method of the present invention, alarm suppression processing is not provided in the program, but is provided by two tables, the logic number table and the logic content table. It can be used to suppress alarms for devices with different configurations without changing the processing program, and the program can be made more general. Furthermore, even when changing the content of the suppression process, it is only necessary to change the table data, which simplifies the maintenance of the alarm system.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】  本発明のアラーム抑止方式の原理構成図[Figure 1] Principle configuration diagram of the alarm suppression method of the present invention


図2】  1例の伝送装置のアラーム項目とその抑止関
係を示す図
[
Figure 2: Diagram showing alarm items and their suppression relationships in one example of transmission equipment

【図3】  原アラームバッファへの原アラームの格納
[Figure 3] Example of storing the original alarm in the original alarm buffer

【図4】  処理済アラームバッファへの処理済アラ
ームの格納例
[Figure 4] Example of storing processed alarms in processed alarm buffer

【図5】  ロジック番号テーブルの構成例[Figure 5] Example of configuration of logic number table

【図6】 
 ロジック内容テーブルの構成例
[Figure 6]
Configuration example of logic content table

【図7】  アラーム
抑止処理実行手順のフローチャート
[Figure 7] Flowchart of alarm suppression processing execution procedure

【符号の説明】[Explanation of symbols]

1─原アラームバッファ、2─ロジック番号テーブル、
3─ロジック内容テーブル、4─処理済アラームバッフ
ァ、5─CPU
1─Original alarm buffer, 2─Logic number table,
3─Logic content table, 4─Processed alarm buffer, 5─CPU

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  上位のアラームが発生しているときは
、下位のアラームの通知を抑止するアラーム抑止処理方
式において、全てのアラーム検出部から通知されたアラ
ーム情報をそのままで保持する原アラームバッファ(1
) と、抑止処理済のアラーム情報を保持する処理済ア
ラームバッファ(4) と、アラーム項目毎にそのアラ
ームが発生した時に行う抑止処理のロジック番号とその
処理順番とを格納するロジック番号テーブル(2) と
、ロッジック番号毎に、当該ロジック演算に用いる前記
原アラームバッファ(1)上のアラーム情報の格納位置
、論理演算内容、前記処理済アラームバッファ(4)へ
の演算結果格納位置とが格納されたロジック内容テーブ
ル(3) とを有し、或るアラーム項目にアラームが発
生すると、アラーム抑止処理実行手段(5) は前記ロ
ジック番号テーブル(2) により処理すべきロジック
番号を順次検索し、該検索されたロッジック番号により
指定されるロジック内容テーブル(3) の内容に従っ
て、抑止処理対象の原アラーム項目の摘出、論理演算、
演算結果の処理済アラームバッファ(4) への格納を
行うことを特徴とするアラーム抑止方式。
Claim 1: In an alarm suppression processing method that suppresses notification of lower-level alarms when a higher-level alarm is occurring, an original alarm buffer (original alarm buffer) that holds alarm information notified from all alarm detection units as is is used. 1
), a processed alarm buffer (4) that holds alarm information that has been suppressed, and a logic number table (2) that stores the logic number and processing order of the suppression process to be performed when the alarm occurs for each alarm item. ), the storage position of the alarm information on the original alarm buffer (1) used for the logic operation, the contents of the logical operation, and the storage position of the operation result in the processed alarm buffer (4) for each logic number are stored. When an alarm occurs in a certain alarm item, the alarm suppression processing execution means (5) sequentially searches the logic number table (2) for the logic number to be processed and selects the corresponding logic number. According to the contents of the logic content table (3) specified by the searched logic number, the original alarm item to be suppressed is extracted, logically operated,
An alarm suppression method characterized by storing calculation results in a processed alarm buffer (4).
JP3130172A 1991-06-03 1991-06-03 Alarm suppression method Expired - Fee Related JP3044827B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3130172A JP3044827B2 (en) 1991-06-03 1991-06-03 Alarm suppression method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3130172A JP3044827B2 (en) 1991-06-03 1991-06-03 Alarm suppression method

Publications (2)

Publication Number Publication Date
JPH04356831A true JPH04356831A (en) 1992-12-10
JP3044827B2 JP3044827B2 (en) 2000-05-22

Family

ID=15027757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3130172A Expired - Fee Related JP3044827B2 (en) 1991-06-03 1991-06-03 Alarm suppression method

Country Status (1)

Country Link
JP (1) JP3044827B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010231292A (en) * 2009-03-26 2010-10-14 Nomura Research Institute Ltd Monitoring device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010231292A (en) * 2009-03-26 2010-10-14 Nomura Research Institute Ltd Monitoring device

Also Published As

Publication number Publication date
JP3044827B2 (en) 2000-05-22

Similar Documents

Publication Publication Date Title
US5317708A (en) Apparatus and method for an improved content addressable memory
JPS61239327A (en) Overflow detecting system
NO843895L (en) LOGIC CIRCUIT FOR AA PAUSED INTERRUPTION POINTS IN THE DATA PROCESSING UNIT
JPH04356831A (en) Alarm suppressing system
US5625560A (en) Production control information processing device
JPH08251215A (en) Device of port to address converter
US6314506B1 (en) Method and apparatus for determining a next address within a binary search algorithm
JP2002366385A (en) Detection circuit for detecting generation of one of a plurality of desired values on bus and method for confirming coincidence between present value and one of the plurality of desired values
JPH03147157A (en) Information processor
US5426778A (en) Computer system for shifting an operation timing thereof in response to a detected abnormal states
US6614676B2 (en) Content-addressable memory device
US6892362B1 (en) Hybrid state machine
JPH04284547A (en) Abnormal cpu detection circuit
JPH02150920A (en) Retrieving system for maximum value data
JPH0345055A (en) Notice method for state of connected device in data transmission system
JPH02307124A (en) Interruption control system
JPH0295068A (en) Electronic switching system
JP2530660B2 (en) Image processing device
JPH04183146A (en) Communication controller
JPS60218135A (en) Data processor
JPH0293898A (en) Monitoring device
JPH04291862A (en) Preferential alarm processing circuit
JPH1190795A (en) Equipment operating condition monitoring device
JPH0896277A (en) Alarm processing system
JPS63136141A (en) Fault processing system

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000215

LAPS Cancellation because of no payment of annual fees