JPH04354024A - Antecedent part fuzzy control processor - Google Patents

Antecedent part fuzzy control processor

Info

Publication number
JPH04354024A
JPH04354024A JP3129870A JP12987091A JPH04354024A JP H04354024 A JPH04354024 A JP H04354024A JP 3129870 A JP3129870 A JP 3129870A JP 12987091 A JP12987091 A JP 12987091A JP H04354024 A JPH04354024 A JP H04354024A
Authority
JP
Japan
Prior art keywords
membership function
antecedent
antecedent part
consequent
arithmetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3129870A
Other languages
Japanese (ja)
Inventor
Toshiaki Shirasago
俊明 白砂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3129870A priority Critical patent/JPH04354024A/en
Priority to EP19920109118 priority patent/EP0516161A3/en
Publication of JPH04354024A publication Critical patent/JPH04354024A/en
Priority to US08/421,024 priority patent/US5600757A/en
Pending legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)
  • Devices For Executing Special Programs (AREA)

Abstract

PURPOSE:To reduce a circuit scale, to attain the high speed of the operation speed of the arithmetic operation of an antecedent part, and to allow the arithmetic operation of a consequent part to have the degree of freedom. CONSTITUTION:This device is equipped with a register 12 which holds numerical data from a system bus SB, counter 13 which counts the numerical data from the system bus SB as an initial value, antecedent part membership function generating circuit 14 which generates an antecedent part membership function by using the held value of the register 12 as an input variable, and antecedent part arithmetic circuit 15 which executes the arithmetic processing of the antecedent part by the obtained antecedent part membership function. And also, the above mentioned equipments, and a consequent part membership function generating circuit 16 which generates a consequent part membership function by using the counted value of the counter 13 as the input variable, are turned into one chip, the arithmetic result obtained by the antecedent part arithmetic circuit 15 and the consequent part membership function obtained by the consequent part membership function generating circuit 16 are supplied to a consequent part arithmetic processing part 20 realized by a software at the outside of the chip, and the final fuzzy inferred result is obtained.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、ファジィ推論に使用さ
れる前件部ファジィ制御プロセッサに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an antecedent fuzzy control processor used in fuzzy inference.

【0002】0002

【従来の技術】任意のシステムをファジィ理論を用いた
ファジィ推論装置によって制御する場合、従来はファジ
ィ推論用の汎用LSIがほとんど開発されていなかった
点等から、そのファジィ推論装置を専用のハードウェア
ではなく、ソフトウェアによって実現することが多かっ
た。しかしながらこのソフトウェアによるファジィ推論
装置では、その演算速度が使用するCPUの演算処理能
力に100%依存することになり、推論の精度を上げる
ために処理データ量を増やすと演算速度が低下してしま
うという問題を有していた。一方、近年はファジィ推論
用のLSIチップが種々開発されてきており、これに伴
ってファジィ推論におけるハードウェアの占める割合が
増える傾向にある。
[Prior Art] When an arbitrary system is controlled by a fuzzy inference device using fuzzy theory, the fuzzy inference device can be controlled by dedicated hardware, since few general-purpose LSIs for fuzzy inference have been developed. Instead, it was often achieved through software. However, with this software-based fuzzy inference device, the calculation speed is 100% dependent on the processing power of the CPU used, and if the amount of data processed is increased to improve inference accuracy, the calculation speed will decrease. I had a problem. On the other hand, in recent years, various LSI chips for fuzzy inference have been developed, and as a result, the proportion of hardware in fuzzy inference tends to increase.

【0003】0003

【発明が解決しようとする課題】しかして、上述した如
くファジィ推論用のLSIチップが種々開発されている
現在、前件部及び後件部のメンバシップ関数を発生する
回路及び発生した前件部及び後件部のメンバシップ関数
による演算処理を行なう演算処理回路をすべてハードウ
ェアで構成すると、回路規模が小さく、且つ、演算速度
を高くすることができる反面、ファジィ演算アルゴリズ
ムがハードウェアにのみ依存しているので、限定した処
理方式しか実行することができず、自由度が小さくなっ
てしまう。特に後件部メンバシップ関数の演算処理回路
に関しては、高さ法、面積法、重心法等の演算法により
それぞれファジィ推論の演算速度を重視したもの、精度
を重視したものなどの特徴を有し、制御対象に応じて必
要な演算法が異なるため、他の回路と共にハードウェア
化してしまうと装置の用途が限定されてしまうことにな
る。
[Problems to be Solved by the Invention] Now that various LSI chips for fuzzy inference have been developed as mentioned above, it is necessary to develop a circuit that generates membership functions of the antecedent part and the consequent part and the generated antecedent part. If the arithmetic processing circuit that performs the arithmetic processing using the membership functions of the Therefore, only a limited number of processing methods can be executed, reducing the degree of freedom. In particular, regarding the arithmetic processing circuit for the consequent membership function, the height method, area method, centroid method, and other arithmetic methods have characteristics such as those that emphasize the calculation speed of fuzzy inference and those that emphasize accuracy. Since the required calculation method differs depending on the object to be controlled, if it is implemented as hardware together with other circuits, the application of the device will be limited.

【0004】本発明は上記のような実情に鑑みてなされ
たもので、その目的とするところは、ファジィ推論装置
中の後件部演算処理回路を除く部分をハードウェア化し
、回路規模を小さく、且つ、前件部の演算に関しては演
算速度を高速化する一方、後件部の演算に関しては自由
度を持たせることが可能な前件部ファジィ制御プロセッ
サを提供することにある。
The present invention has been made in view of the above-mentioned circumstances, and its purpose is to reduce the circuit scale by converting the portion of the fuzzy inference device other than the consequent part arithmetic processing circuit into hardware. Another object of the present invention is to provide an antecedent part fuzzy control processor that can increase the calculation speed of the antecedent part while providing a degree of freedom in the consequent part calculation.

【0005】[0005]

【課題を解決するための手段及び作用】すなわち本発明
は、システムバスに接続され、このシステムバスより与
えられる数値データを保持するレジスタと、上記システ
ムバスに接続され、該システムバスより与えられる数値
データを初期値として計数を行なうカウンタと、上記レ
ジスタの保持値を入力変数として前件部メンバシップ関
数を発生する前件部メンバシップ関数発生回路と、この
前件部メンバシップ関数発生回路で得られた前件部メン
バシップ関数により前件部演算処理を実行する前件部演
算回路と、上記カウンタの計数値を入力変数として後件
部メンバシップ関数を発生する後件部メンバシップ関数
発生回路とを1チップ化し、前件部演算回路で得られる
演算結果と後件部メンバシップ関数発生回路で得られる
後件部メンバシップ関数とをチップ外部のソフトウェア
で実現される後件部演算処理部に供給し、最終的なファ
ジィ推論結果を得るようにしたもので、回路規模を小さ
く、且つ、前件部の演算に関しては演算速度を高速化す
る一方、後件部の演算に関しては自由度を持たせること
ができる。
[Means and operations for solving the problems] That is, the present invention provides a register connected to a system bus and holding numerical data given from the system bus, and a register connected to the system bus and holding numerical data given from the system bus. A counter that performs counting using data as an initial value, an antecedent membership function generation circuit that generates an antecedent membership function using the value held in the register as an input variable, and a an antecedent part arithmetic circuit that performs antecedent part arithmetic processing using the antecedent part membership function determined by the antecedent part membership function, and a consequent part membership function generation circuit that generates a consequent part membership function using the count value of the counter as an input variable. are integrated into one chip, and the consequent part arithmetic processing unit realizes the arithmetic results obtained by the antecedent part arithmetic circuit and the consequent part membership functions obtained by the consequent part membership function generation circuit using software outside the chip. This system is designed to reduce the circuit scale and speed up the calculation of the antecedent part, while increasing the degree of freedom in the calculation of the consequent part. You can have it.

【0006】[0006]

【実施例】以下図面を参照して本発明の一実施例を説明
する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

【0007】図1はその回路構成を示すもので、11が
1チップ化した前件部演算処理プロセッサであり、この
前件部演算処理プロセッサ11内にシステムバスSBに
接続されたレジスタ12及びカウンタ13、前件部メン
バシップ関数発生回路14、前件部演算回路15、後件
部メンバシップ関数発生回路16が構成される。
FIG. 1 shows the circuit configuration thereof, and numeral 11 is a one-chip antecedent part arithmetic processor, and the antecedent part arithmetic processor 11 includes a register 12 and a counter connected to a system bus SB. 13, an antecedent membership function generation circuit 14, an antecedent calculation circuit 15, and a consequent membership function generation circuit 16 are constructed.

【0008】レジスタ12は、システムバスSBを介し
て送られてきた数値データを保持し、その保持値を前件
部用の入力変数として前件部メンバシップ関数発生回路
14に出力する。前件部メンバシップ関数発生回路14
は、与えられた入力変数に応じた前件部メンバシップ関
数を発生し、前件部演算回路15へ出力する。前件部演
算回路15は、前件部メンバシップ関数発生回路14で
発生した前件部メンバシップ関数の度合い値を求める前
件部演算を行ない、得られた演算結果を前件部演算処理
プロセッサ11外部の後件部演算処理部20へ出力する
The register 12 holds the numerical data sent via the system bus SB, and outputs the held value to the antecedent membership function generation circuit 14 as an input variable for the antecedent. Antecedent membership function generation circuit 14
generates an antecedent membership function according to the given input variables and outputs it to the antecedent calculation circuit 15. The antecedent part calculation circuit 15 performs an antecedent part calculation to obtain the degree value of the antecedent part membership function generated by the antecedent part membership function generation circuit 14, and sends the obtained calculation result to the antecedent part calculation processing processor. 11 is output to the external consequent calculation processing unit 20.

【0009】上記カウンタ13は、システムバスSBか
らの数値データを初期カウント値としてセットし、以後
、外部からのクロックパルスによりカウントアップして
いくもので、そのカウント値は後件部メンバシップ関数
発生回路16に出力される。後件部メンバシップ関数発
生回路16は、カウンタ13のカウント値に応じて連続
的に後件部メンバシップ関数を発生し、前件部演算処理
プロセッサ11外部の上記後件部演算処理部20に直接
出力する。
The counter 13 sets the numerical data from the system bus SB as an initial count value, and thereafter counts up using an external clock pulse.The count value is determined by the generation of the consequent membership function. It is output to the circuit 16. The consequent part membership function generation circuit 16 continuously generates the consequent part membership function according to the count value of the counter 13, and sends the consequent part membership function to the consequent part calculation processing section 20 outside the antecedent part calculation processing processor 11. Output directly.

【0010】後件部演算処理部20では、前件部演算処
理プロセッサ11内の前件部演算回路15から送られて
くる前件部の演算結果であるメンバシップ値と後件部メ
ンバシップ関数発生回路16から送られてくる後件部メ
ンバシップ関数とから任意の演算法により後件部演算処
理を実行し、得られた演算結果を図示しない制御対象に
出力する。
[0010] The consequent part arithmetic processing unit 20 calculates the membership value and the consequent part membership function which are the arithmetic results of the antecedent part sent from the antecedent part arithmetic circuit 15 in the antecedent part arithmetic processor 11. A consequent part calculation process is executed using an arbitrary calculation method based on the consequent part membership function sent from the generation circuit 16, and the obtained calculation result is output to a controlled object (not shown).

【0011】上記のような構成にあって、システムバス
SBを介してレジスタ12及びカウンタ13に入力変数
が与えられると、レジスタ12はその入力変数を保持し
て前件部メンバシップ関数発生回路14に出力する。前
件部メンバシップ関数発生回路14は、予め設定されて
いる複数の座標データにより該入力定数に対応するメン
バシップ関数を発生して前件部演算回路15へ出力する
。前件部演算回路15は、前件部メンバシップ関数発生
回路14からの前件部メンバシップ関数を用いてファジ
ィルールの前件部を満足する0〜1の範囲の度合い値を
求める前件部演算を行ない、得られた演算結果を前件部
演算処理プロセッサ11外部の後件部演算処理部20へ
出力する。
In the above configuration, when an input variable is given to the register 12 and the counter 13 via the system bus SB, the register 12 holds the input variable and generates the antecedent membership function generation circuit 14. Output to. The antecedent membership function generation circuit 14 generates a membership function corresponding to the input constant using a plurality of preset coordinate data and outputs it to the antecedent calculation circuit 15. The antecedent part calculation circuit 15 uses the antecedent membership function from the antecedent membership function generation circuit 14 to calculate a degree value in the range of 0 to 1 that satisfies the antecedent part of the fuzzy rule. The calculation is performed and the obtained calculation result is output to the consequent calculation processing unit 20 outside the antecedent calculation processing processor 11.

【0012】一方、上記カウンタ13は、システムバス
SBからの数値データを読込んで初期カウント値とした
後に外部からのクロックパルスにより順次カウントアッ
プし、そのカウント値を時事刻々後件部メンバシップ関
数発生回路16に出力する。後件部メンバシップ関数発
生回路16は、予め設定されている複数の座標データに
よりカウンタ13のカウント値に応じた連続的な後件部
メンバシップ関数を発生し、前件部演算処理プロセッサ
11外部の上記後件部演算処理部20に直接出力する。
On the other hand, the counter 13 reads the numerical data from the system bus SB and uses it as an initial count value, and then sequentially counts up in response to an external clock pulse. Output to circuit 16. The consequent part membership function generation circuit 16 generates a continuous consequent part membership function according to the count value of the counter 13 using a plurality of preset coordinate data, and generates a continuous consequent part membership function according to the count value of the counter 13. It is directly output to the consequent part arithmetic processing section 20 of.

【0013】後件部演算処理部20は、制御対象の必要
に応じた後件部演算法、例えば演算速度に高い「高さ法
」をソフトウェアにより実現したものであり、前件部演
算処理プロセッサ11内の前件部演算回路15から送ら
れてくる前件部の演算結果である度合い値と後件部メン
バシップ関数発生回路16から送られてくる連続的な後
件部メンバシップ関数とから該ソフトウェアによる後件
部演算処理を実行し、得られた演算結果を制御対象へ出
力する。
The consequent part arithmetic processing section 20 is a software implementation of a consequent part arithmetic method according to the needs of the controlled object, such as the "height method" which is high in calculation speed, and is an antecedent part arithmetic processing processor. From the degree value which is the calculation result of the antecedent part sent from the antecedent part calculation circuit 15 in 11 and the continuous consequent part membership function sent from the consequent part membership function generation circuit 16. The software executes the consequent calculation process and outputs the obtained calculation result to the controlled object.

【0014】[0014]

【発明の効果】以上に述べた如く本発明によれば、シス
テムバスに接続され、このシステムバスより与えられる
数値データを保持するレジスタと、上記システムバスに
接続され、該システムバスより与えられる数値データを
初期値として計数を行なうカウンタと、上記レジスタの
保持値を入力変数として前件部メンバシップ関数を発生
する前件部メンバシップ関数発生回路と、この前件部メ
ンバシップ関数発生回路で得られた前件部メンバシップ
関数により前件部演算処理を実行する前件部演算回路と
、上記カウンタの計数値を入力変数として後件部メンバ
シップ関数を発生する後件部メンバシップ関数発生回路
とを1チップ化し、前件部演算回路で得られる演算結果
と後件部メンバシップ関数発生回路で得られる後件部メ
ンバシップ関数とをチップ外部のソフトウェアで実現さ
れる後件部演算処理部に供給し、最終的なファジィ推論
結果を得るようにしたので、回路規模を小さく、且つ、
前件部の演算に関しては演算速度を高速化する一方、後
件部の演算に関しては自由度を持たせることが可能な前
件部ファジィ制御プロセッサを提供することができる。
As described above, according to the present invention, a register is connected to a system bus and holds numerical data given from the system bus, and a register is connected to the system bus and holds numerical data given from the system bus. A counter that performs counting using data as an initial value, an antecedent membership function generation circuit that generates an antecedent membership function using the value held in the register as an input variable, and an antecedent membership function generation circuit that generates an antecedent membership function. an antecedent part arithmetic circuit that performs antecedent part arithmetic processing using the antecedent part membership function determined by the antecedent part membership function, and a consequent part membership function generation circuit that generates a consequent part membership function using the count value of the counter as an input variable. A consequent part arithmetic processing section is implemented by implementing software outside the chip, and the result obtained by the antecedent part arithmetic circuit and the consequent part membership function obtained by the consequent part membership function generation circuit are integrated into one chip. Since the final fuzzy inference result is obtained by supplying the
It is possible to provide an antecedent part fuzzy control processor that can increase the calculation speed with respect to the calculation of the antecedent part while providing a degree of freedom in the calculation of the consequent part.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明の一実施例に係る回路構成を示すブロッ
ク図。
FIG. 1 is a block diagram showing a circuit configuration according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

11…前件部演算処理プロセッサ、12…レジスタ、1
3…カウンタ、14…前件部メンバシップ関数発生回路
、15…前件部演算回路、16…後件部メンバシップ関
数発生回路、20…後件部演算処理部、SB…システム
バス。
11...Antecedent part arithmetic processing processor, 12...Register, 1
3...Counter, 14...Antecedent part membership function generation circuit, 15...Antecedent part arithmetic circuit, 16...Consequent part membership function generation circuit, 20...Consequent part arithmetic processing unit, SB...System bus.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  システムバスに接続され、このシステ
ムバスより与えられる数値データを保持する保持手段と
、上記システムバスに接続され、該システムバスより与
えられる数値データを初期値として計数を行なう計数手
段と、上記保持手段の保持値を入力変数として前件部メ
ンバシップ関数を発生する前件部メンバシップ関数発生
手段と、この前件部メンバシップ関数発生手段で得られ
た前件部メンバシップ関数により前件部演算処理を実行
する前件部演算手段と、上記計数手段の計数値を入力変
数として後件部メンバシップ関数を発生する後件部メン
バシップ関数発生手段とを同一集積回路内に構成したこ
とを特徴とする前件部ファジィ制御プロセッサ。
1. Holding means connected to a system bus and holding numerical data given from the system bus; and counting means connected to the system bus performing counting using the numerical data given from the system bus as an initial value. and an antecedent part membership function generating means for generating an antecedent part membership function using the held value of the holding means as an input variable, and an antecedent part membership function obtained by this antecedent part membership function generating means. An antecedent part calculation means for performing an antecedent part calculation process according to the method described above, and a consequent part membership function generation means for generating a consequent part membership function using the count value of the counting means as an input variable are integrated into the same integrated circuit. An antecedent part fuzzy control processor characterized by comprising:
JP3129870A 1991-05-31 1991-05-31 Antecedent part fuzzy control processor Pending JPH04354024A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3129870A JPH04354024A (en) 1991-05-31 1991-05-31 Antecedent part fuzzy control processor
EP19920109118 EP0516161A3 (en) 1991-05-31 1992-05-29 Fuzzy rule-based system formed in a chip
US08/421,024 US5600757A (en) 1991-05-31 1995-04-13 Fuzzy rule-based system formed on a single semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3129870A JPH04354024A (en) 1991-05-31 1991-05-31 Antecedent part fuzzy control processor

Publications (1)

Publication Number Publication Date
JPH04354024A true JPH04354024A (en) 1992-12-08

Family

ID=15020338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3129870A Pending JPH04354024A (en) 1991-05-31 1991-05-31 Antecedent part fuzzy control processor

Country Status (1)

Country Link
JP (1) JPH04354024A (en)

Similar Documents

Publication Publication Date Title
JPS55123736A (en) Interrupt control system
KR940006038A (en) Fuzzy logic operation method and data processing system, and arithmetic operation data processing system
JPH04354024A (en) Antecedent part fuzzy control processor
JP6646350B2 (en) Model calculation unit for calculating a function model based on data using data of various numerical formats, and control device
JPH08139575A (en) Pulse output circuit
JPS59212938A (en) Dma controller
KR100209595B1 (en) Device and method of interrupt generation
JP3017300B2 (en) Fuzzy inference device
SU547792A1 (en) Device for calculating multiple integrals
JPS5730196A (en) Information processor
JPH04343136A (en) Fuzzy inference processing system
JP2506175B2 (en) Rule evaluation device in fuzzy processor
JPS62113246A (en) Operation monitoring device for signal processor
JPH04354025A (en) Membership function generating circuit
JP2568163Y2 (en) Up-down counter circuit
JPH04165423A (en) Digital comparing circuit
JPS63129426A (en) Timer module for data flow type computer
JPH04344572A (en) Wiring delay optimizing method
JPS5475251A (en) Logic simulation processor
JPS603649B2 (en) random number generator
JPS57132203A (en) Sequence controller
JPH05289879A (en) Fuzzy inference device
JPS58191006A (en) Central processor for plant control
JPH0514183A (en) Min circuit and max circuit and their connection method
JPS5880739A (en) Arithmetic circuit of binary coded decimal number