JPH04354009A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH04354009A
JPH04354009A JP3129698A JP12969891A JPH04354009A JP H04354009 A JPH04354009 A JP H04354009A JP 3129698 A JP3129698 A JP 3129698A JP 12969891 A JP12969891 A JP 12969891A JP H04354009 A JPH04354009 A JP H04354009A
Authority
JP
Japan
Prior art keywords
clock
mode
information processing
speed clock
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3129698A
Other languages
English (en)
Inventor
Akiyoshi Nakamura
明善 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP3129698A priority Critical patent/JPH04354009A/ja
Publication of JPH04354009A publication Critical patent/JPH04354009A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、低消費電流で動作する
情報処理装置に関し、特にノートパソコンのような携帯
型の情報処理装置に関するものである。
【0002】
【従来の技術】最近の技術革新によって、小型・軽量の
携帯用パソコンが主流となってきた。このような携帯用
パソコンを野外で使用する場合、通常はバッテリーなど
の内部電池で電力を供給している。しかし、携帯用パソ
コンに搭載する内部電池は小型なものに限られるため、
一回の充電でパソコンが使用できる時間は非常に少なか
った。そこで、一回の充電で使用できる時間を増やすた
めに、クロック周波数を落として消費電力を下げる方法
が従来より用いられている。ところで、従来の携帯用パ
ソコンでは、消費電力を下げるためのクロック周波数の
切り替えをユーザがスイッチを切り替えることによって
行っていた。また、クロック周波数を自動的に切り替え
る方法もあったが、インタラプトを用いるためBIOS
(BASIC  I/O  SYSTEM)の変更が必
要であった。
【0003】
【発明が解決しようとする課題】しかし、BIOSを変
更する方法であると、互換性を損なったり、パフォーマ
ンスを損なうなどの問題があった。本発明はこのような
問題を解決した情報処理装置を提供することを課題とす
る。
【0004】
【課題を解決するための手段】上記課題を解決するため
に、本発明の情報処理装置には、BIOSの変更なしに
回路だけで、高速のクロックと低速のクロックを切り替
える選択手段が備えられている。
【0005】
【作用】本発明の情報処理装置によれば、キーボード装
置の特定の複数キーの指定によって選択手段が起動され
、通常低速のクロックで動作し特定の要因により一定期
間高速のクロックで動作する第1モード、および常に高
速のクロックで動作する第2モードのいずれかのモード
を選択する。そして、第1モードの高速クロックと低速
クロックの切り替えをソフトウェアの変更なしに行うこ
とができる。
【0006】
【実施例】以下、添付図面の図1〜図3を参照して、本
発明の一実施例を説明する。
【0007】図1は本発明の一実施例に係る情報処理装
置の回路構成図である。本実施例の情報処理装置には、
各装置に指令を送るCPU10と、インタラプトやI/
Oアクセスなどの要因でCPU10のクロック信号の周
波数を変更するクロックコントローラ20と、BIOS
(BASIC  I/O  SYSTEM)の格納され
たROM30と、アプリケーションプログラムなどが格
納されたメインRAM40と、入出力装置などからのア
ドレスやデータの入出力制御を行うアドレス・データバ
スバッファ50と、入出力装置を制御する入出力コント
ローラ60と、キーボード装置71を制御するキーボー
ドコントローラ70と、LCD装置81およびCRT装
置82を制御するビデオ回路80と、拡張バス90とが
備えられている。入出力コントローラ60で制御される
入出力装置には、RS−232C、フロッピィディスク
装置、プリンタ装置、ICカード、マウス、光ディスク
装置、ハードディスク装置などがある。また、クロック
コントローラ20は高速周波数である16MHzの原発
振で32MHzのクロックパルスを発生させるクロック
発振器21と、低速周波数である5MHzの原発振で2
0MHzのクロックパルスを発生させるクロック発振器
22が備えられている。
【0008】本実施例の情報処理装置が第1モードであ
るパワーセーブモードで動作する場合、通常は低い周波
数のクロックがCPU10に与えられるので、CPU1
0は低速に動作する。しかし、ある特定の要因が生じる
と、入出力コントローラ60、キーボードコントローラ
70、およびビデオ回路80のいずれかから、その旨を
知らせる信号がクロックコントローラ20に送られる。 ここで、ある特定の要因とは、特定のインタラプトや特
定のI/Oアクセスなどである。コマンド信号を受けた
クロックコントローラ20は、CPU10に与えるクロ
ック周波数を一定期間上げて、CPU10を高速に動作
させる。この場合、入出力コントローラ60やビデオ回
路80へのクロック周波数は変化させない。これは、各
種入出力装置の互換性を維持するためである。
【0009】次に、CPU10に与えるクロック信号の
タイムチャートを図2(a)〜(d)に示す。図2(a
)、(c)はコマンド信号、図2(b)、(d)はクロ
ック信号である。図2(a)、(b)の例では、コマン
ド信号がローレベルからハイレベルに立ち上がるタイミ
ングで、クロック信号の周波数を上げている。そして、
約20ms間高速周波数のクロック信号を保持した後に
、クロック信号の周波数を落としている。図2(c)、
(d)の例も同様である。
【0010】ところで、クロックの切り替えはソフトウ
ェアを用いずに、回路のみで行われる。そのため、切り
替え時にバス上のデータを入出力していると、そのデー
タが喪失して処理が誤動作する可能性がある。そこで、
バスがホールド状態を保ち、かつ一定期間ごとに必ず起
動されるフレッシュ期間中にクロックの切り替えを行う
。このように、本実施例のパワーセーブモードでのクロ
ックの切り替えは、ソフトウェアの介在なしに行われる
ので、既存のプログラムを変更する必要がない。さらに
、パワーセーブモードでの低速時のクロック周波数は、
従来機種の最低なパフォーマンスに相当するクロック周
波数を用い、既存のプログラムとの互換性を保っている
。これ以上周波数を下げると、既存のプログラムによっ
ては誤動作を起こす可能性があるからである。このよう
な配慮によって、互換性を損なわない最低クロックでC
PU10を動作させることができ、情報処理装置の消費
電流を減少させることができる。そして、周波数を低速
から高速に切り替える場合、最高の周波数に切り替えら
れるのではなく、予め指定してあったクロック周波数に
戻るようクロックコントローラ20が機能する。この切
り替えによって、高速周波数での既存プログラムの互換
性が保てる。また、現在どの周波数でCPU10が動作
しているかを利用者が把握できるように、周波数ごとに
異なる色で表示用のLED(ダイオード)を点灯してい
る。例えば、16MHのときは緑色、10MHのときは
オレンジ色、5MHのときは赤色といった具合である。 表示用のLEDの概要図を図3に示す。クロック周波数
を表示するLED102は左から2番目にレイアウトさ
れている。このLED102が消灯されている場合は、
パワーオフの状態か、パワーセーブモードの状態でかつ
低速に動作している時である。パワーオフの状態のとき
は、他のすべてのLED101、103〜108も消灯
しているので、利用者はLED102の表示によって、
パワーセーブモードを把握することができる。つまり、
利用者は、例えばバッテリー残量を表示する右端のLE
D108が点灯していて、かつクロック周波数を表示す
るLED102が消灯している場合に、この情報処理装
置がパワーセーブモードで動作していることがわかるの
である。
【0011】本実施例の情報処理装置は、通常低速のク
ロックで動作し特定の要因によって一定期間高速のクロ
ックで動作するパワーセーブモード(第1モード)と、
常に高速のクロックで動作する通常モード(第2モード
)を選択することができる。これらのモードは、システ
ム環境テーブルに予め設定しておくことによって、情報
処理装置の電源投入時に自動的に初期設定される。また
、情報処理装置が動作している段階でも、キーボード装
置71の所望の複数キーの組み合わせ操作によって変更
することができる。つまり、パワーセーブモードでの動
作中に、例えば「CTRL」キー・「GRPH」キー・
「P」キーを打鍵して、通常モードに変更するのである
。逆に、通常モードでの動作中に、同様のキー操作をす
ることによって、パワーセーブモードにも変更できる。 上述したように、このようなモードの変更はリフレッシ
ュ期間中に行われるので、アプリケーションプログラム
の実行中のモード変更によっても、エラーが発生するこ
とはない。
【0012】次に、パワーセーブモードの詳細について
説明する。パワーセーブモードとは、従来のパワーマネ
ージメントと異なり、短時間(秒単位)でCPUクロッ
クを切り替えることにより、消費電力を低減する方法で
ある。パワーセーブモードでは、通常は低速のクロック
周波数で動作しており、キー入力等の特定の要因が発生
した時にのみ高速のクロック周波数に切り替わる。これ
は、ワープロソフトなどでは、変換時およびキー入力時
のみに高速のクロック周波数での動作が必要で、文章を
考えている時間などは、低速のクロック周波数で十分だ
からである。パワーセーブモードでは、このようにアプ
ケーションプログラムなどが問題なく動作できる最低限
のクロック周波数を与えることによって、消費電力の低
減を図っているのである。クロック周波数を変更する特
定の要因には、I/Oアクセス、インタラプトなどがあ
る。まず、I/Oアクセスについて説明すると、ユーザ
の使用する代表的なアプリケーションプログラムを解析
して、高速クロック周波数での動作が必要なI/Oアク
セスを抽出する。そして、抽出されたI/Oアクセスが
発生した場合にのみ、クロック周波数を一定期間高速に
するのである。次に、インタラプトについて説明すると
、キーボード装置71、RS−232C、ハードディス
ク装置などの特定のインタラプトサイクルのみ、復帰(
EOI)コマンドが返ってきてからも一定期間、高速ク
ロック周波数で情報処理装置を動作させるのである。
【0013】
【発明の効果】以上、詳細に説明した通り本発明の情報
処理装置であれば、キーボード装置の特定の複数キーの
指定によって選択手段が起動され、通常低速のクロック
で動作し特定の要因により一定期間高速のクロックで動
作する第1モード、および常に高速のクロックで動作す
る第2モードのいずれかのモードを選択する。この選択
手段によって、第1モードが選択された場合には、回路
のみで高速のクロックと低速のクロックを切り替えるこ
とにより、BIOSの変更なしに情報処理装置の消費電
力を落とすことができる。
【図面の簡単な説明】
【図1】本発明の一実施例に係る情報処理装置の回路構
成図である。
【図2】本実施例のクロック信号のタイムチャートであ
る。
【図3】表示用のLEDの概要図である。
【符号の説明】
10…CPU 20…クロックコントローラ 21…クロック発振器 22…クロック発振器 30…ROM 40…メインRAM 50…アドレス・データバスバッファ 60…入出力コントローラ 70…キーボードコントローラ 71…キーボード装置 80…ビデオ回路 81…LCD装置 82…CRT装置 90…拡張バス

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】  通常低速のクロックで動作し特定の要
    因によって一定期間高速のクロックで動作する第1モー
    ドと常に高速のクロックで動作する第2モードを選択可
    能な情報処理装置において、第1モードの高速クロック
    と低速クロックの切り替えをソフトウェアの変更なしに
    行うことを特徴とする情報処理装置。
  2. 【請求項2】  キーボード装置を備え、通常低速のク
    ロックで動作し特定の要因によって一定期間高速のクロ
    ックで動作する第1モードと常に高速のクロックで動作
    する第2モードを選択可能な情報処理装置において、前
    記キーボード装置の所望の複数キーの組み合わせ操作に
    より前記第1モードおよび前記第2モードのいずれかの
    モードを選択できる選択手段を備えることを特徴とする
    情報処理装置。
  3. 【請求項3】  外部電源と内蔵電池のどちらから電力
    が供給されているかを判定し、外部電源から電力が供給
    されている場合に前記第1モードの選択を無効にする判
    定手段を備えることを特徴とする請求項2記載の情報処
    理装置。
  4. 【請求項4】  前記第1モードで、かつ低速のクロッ
    クで動作している間はクロック周波数表示用のダイオー
    ドを消灯することを特徴とする請求項2記載の情報処理
    装置。
JP3129698A 1991-05-31 1991-05-31 情報処理装置 Pending JPH04354009A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3129698A JPH04354009A (ja) 1991-05-31 1991-05-31 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3129698A JPH04354009A (ja) 1991-05-31 1991-05-31 情報処理装置

Publications (1)

Publication Number Publication Date
JPH04354009A true JPH04354009A (ja) 1992-12-08

Family

ID=15015987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3129698A Pending JPH04354009A (ja) 1991-05-31 1991-05-31 情報処理装置

Country Status (1)

Country Link
JP (1) JPH04354009A (ja)

Similar Documents

Publication Publication Date Title
US5390350A (en) Integrated circuit chip core logic system controller with power saving features for a microcomputer system
US6105142A (en) Intelligent power management interface for computer system hardware
JP3406594B2 (ja) コンピュータ電力管理システム
US5222239A (en) Process and apparatus for reducing power usage microprocessor devices operating from stored energy sources
EP0834106B1 (en) Computer system with video display controller having power saving modes
US6014611A (en) Cooling mode switching system for CPU
US5708819A (en) Process and apparatus for generating power management events in a computer system
KR900006842A (ko) 컴퓨터 시스템의 전력소모 감소장치
EP1586979A2 (en) Power reduction for unintentional activation of a wireless input device
JP3789792B2 (ja) 携帯型コンピュータシステム及びその制御方法
US5640574A (en) Portable computer apparatus having a display capable of displaying power management information and method of controlling the display
KR20000014377A (ko) 전원관리모드를갖는컴퓨터시스템및그제어방법
JP3082175B2 (ja) 情報処理装置
JPH04354009A (ja) 情報処理装置
JPH05273950A (ja) 画像表示装置
KR102536104B1 (ko) 전력 사용 패턴 파악 기반의 컴퓨터 에너지 절약 시스템
JPH0883133A (ja) コンピュータシステム及びそのクロック制御方法
Bai et al. Design and implementation of low-power tablet PCs
JP4018167B2 (ja) プリンタクロック制御装置
JPH05241694A (ja) コンピュータの動作速度変更方法
JPH0553680A (ja) 計算機の電力制御装置
JPH06309280A (ja) キーボードシステム
JP2000357023A (ja) クロック制御システム
KR20060056643A (ko) 컴퓨터 시스템의 전원 관리 방법 및 장치
JPH096288A (ja) 液晶表示装置