JPH04352351A - Package for integrated circuit - Google Patents
Package for integrated circuitInfo
- Publication number
- JPH04352351A JPH04352351A JP12574091A JP12574091A JPH04352351A JP H04352351 A JPH04352351 A JP H04352351A JP 12574091 A JP12574091 A JP 12574091A JP 12574091 A JP12574091 A JP 12574091A JP H04352351 A JPH04352351 A JP H04352351A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- insulating substrate
- leads
- integrated circuit
- integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 239000011521 glass Substances 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 238000005253 cladding Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 238000005219 brazing Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、絶縁基板の四方より外
方へリードが伸びる集積回路用パッケージの製造方法に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an integrated circuit package in which leads extend outward from all sides of an insulating substrate.
【0002】0002
【従来の技術】従来技術として、特開昭 61−220
363号、特開平3−29353号公報に開示された技
術が知られている。これらの技術には、端部においてリ
ードが連結され、この連結されたリードが絶縁基板の各
辺単位に分割されたもので、この様に、端部で連結され
たリードを複数に分割して設けることにより、リードを
形成する際のプレス金型のコストを低減できるとともに
、クラッドテープによるリード端部のクラッド化を容易
に行ない、リードの製造コストを低く抑えることができ
る。[Prior art] As a prior art, Japanese Patent Application Laid-Open No. 61-220
363 and Japanese Unexamined Patent Publication No. 3-29353 are known. These technologies involve connecting leads at the ends and dividing the connected leads into each side of the insulating substrate.In this way, the leads connected at the ends are divided into multiple parts. By providing this, it is possible to reduce the cost of a press die when forming a lead, and also to easily clad the end of the lead with a clad tape, thereby making it possible to keep the manufacturing cost of the lead low.
【0003】0003
【発明が解決しようとする課題】従来の技術では、絶縁
基板の各辺単位に分割されて一体化された複数のリード
(リード群)は、それぞれ独立しているため、治具へも
それぞれ独立して搭載していた。このため、リード群を
治具に装着する手間がかかるなど、扱いにくい問題点を
有していた。また、リード群を絶縁基板に装着した後、
リード群がそれぞれ独立していたため、取扱中や、搬送
中にリード群に外力が加わった場合、その外力が1つの
リード群に加わり易く、結果的にリードの変形が発生し
易い問題点を有していた。[Problem to be Solved by the Invention] In the conventional technology, a plurality of leads (lead groups) that are divided into each side of an insulating substrate and integrated are each independent, so they can be attached to a jig independently as well. It was installed. For this reason, there are problems in that it is difficult to handle, such as requiring a lot of effort to attach the lead group to the jig. Also, after attaching the lead group to the insulating board,
Since each lead group was independent, if an external force was applied to the lead group during handling or transportation, the external force was likely to be applied to one lead group, resulting in the problem of deformation of the leads. Was.
【0004】0004
【発明の目的】本発明は、上記の事情に鑑みてなされた
もので、その目的は、端部で連結されたリードを分割し
て設けても、リードの取り扱いが容易な集積回路用パッ
ケージの提供にある。OBJECTS OF THE INVENTION The present invention has been made in view of the above circumstances, and its object is to provide an integrated circuit package in which the leads can be easily handled even if the leads connected at the ends are divided. It's on offer.
【0005】[0005]
【課題を解決するための手段】上記の目的を達成するべ
く、本発明の集積回路用パッケージは、次の技術的手段
を採用する。集積回路用パッケージは、集積回路を搭載
するための矩形を呈した絶縁基板と、この絶縁基板に固
着され、前記絶縁基板の四方より外方へ向かう複数のリ
ードとを備える。そして、前記リードは端部において連
結されるとともに、この連結された前記リードは前記絶
縁基板の各辺単位でリード群として設けられ、この4つ
のリード群は、それぞれ接合されて一体化される。Means for Solving the Problems In order to achieve the above object, the integrated circuit package of the present invention employs the following technical means. An integrated circuit package includes a rectangular insulating substrate on which an integrated circuit is mounted, and a plurality of leads fixed to the insulating substrate and extending outward from the four sides of the insulating substrate. The leads are connected at their ends, and the connected leads are provided as a lead group on each side of the insulating substrate, and these four lead groups are joined and integrated, respectively.
【0006】[0006]
【発明の作用および効果】本発明の集積回路用パッケー
ジは、リード群が接合されて一体化されているため、リ
ードを治具にセットする際、リードを一回の動作で治具
に搭載することができ、リードの取り扱いが容易となる
。また、各リード群が接合されて一体化するため、リー
ド群の絶縁基板への装着後に、リード群に外力が加わっ
ても、外力が直接加わらないリード群へも分散され、結
果的にリードの変形を抑えることができる。[Operations and Effects of the Invention] In the integrated circuit package of the present invention, the lead group is joined and integrated, so when setting the leads on the jig, the leads can be mounted on the jig in one operation. This makes the lead easier to handle. In addition, since each lead group is joined and integrated, even if an external force is applied to the lead group after the lead group is attached to the insulating board, it is dispersed to the lead group to which the external force is not directly applied, resulting in Deformation can be suppressed.
【0007】[0007]
【実施例】次に、本発明の集積回路用パッケージを、図
に示す一実施例に基づき説明する。
〔実施例の構成〕図1ないし図3は本発明の実施例を示
すもので、図1は治具、リードおよび絶縁基板の分解斜
視図を示す。本実施例の集積回路用パッケージは、絶縁
基板1の表面に、複数のリード2を放射状に接合したも
のである。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, an integrated circuit package of the present invention will be explained based on an embodiment shown in the drawings. [Configuration of Embodiment] FIGS. 1 to 3 show an embodiment of the present invention, and FIG. 1 shows an exploded perspective view of a jig, a lead, and an insulating substrate. The integrated circuit package of this embodiment has a plurality of leads 2 radially bonded to the surface of an insulating substrate 1.
【0008】絶縁基板1は、集積回路(図示しない)が
搭載される、正方形を呈したセラミック焼結基板である
。絶縁基板1の表面(図1では下面)の中央部分に、集
積回路が搭載される窪み3が形成されている。The insulating substrate 1 is a square ceramic sintered substrate on which an integrated circuit (not shown) is mounted. A depression 3 in which an integrated circuit is mounted is formed in the center of the front surface (lower surface in FIG. 1) of the insulating substrate 1.
【0009】リード2は、集積回路用パッケージをマザ
ーボードへ実装する際に、マザーボードの端子と接続さ
れるもので、絶縁基板1の表面にガラス封着によって接
合されている。リード2は、外周側が絶縁基板1の4辺
よりそれぞれ外方へ向かうもので、絶縁基板1の各辺単
位のリード2は、本数、ピッチ、幅、長さ、厚みなど、
各辺単位で同じ形状のものである。このため、リード2
は、各辺単位に形成されて、絶縁基板1の表面に接合さ
れる。各辺単位で形成されるリード2は、外側端部にお
いてリードフレーム4にて連結されてリード群5とされ
ている。なお、リードフレーム4は、マザーボードへの
実装前に、切断されるものである。絶縁基板1に接合さ
れた際に内側となる各リード2の端は、絶縁基板1に搭
載される集積回路とワイヤで接続されるもので、接合性
を向上する目的で表面にアルミニウムがクラッドされて
いる。The leads 2 are connected to the terminals of the motherboard when the integrated circuit package is mounted on the motherboard, and are bonded to the surface of the insulating substrate 1 by glass sealing. The outer circumferential side of the leads 2 is directed outward from each of the four sides of the insulating substrate 1, and the leads 2 for each side of the insulating substrate 1 have a number, pitch, width, length, thickness, etc.
Each side has the same shape. For this reason, lead 2
are formed on each side and bonded to the surface of the insulating substrate 1. The leads 2 formed on each side are connected at their outer ends by a lead frame 4 to form a lead group 5. Note that the lead frame 4 is cut before mounting on the motherboard. The end of each lead 2, which becomes the inner side when bonded to the insulating substrate 1, is connected by wire to the integrated circuit mounted on the insulating substrate 1, and the surface is coated with aluminum to improve bonding performance. ing.
【0010】リード2の製造技術について、簡単に説明
する。リード2は、材料となる例えば42アロイ製の薄
板6(図2参照)を、プレス加工技術により形成されて
いる。このプレス加工技術によって形成されるものは、
図2に示すように、各辺単位のリード2を、リードフレ
ーム4で連結した状態のリード群5である。なお、リー
ド2の端部に形成されるアルミニウムのクラッドは、プ
レス加工前に42アロイ製の薄板6にアルミニウムクラ
ッドテープ7を被着し、その後、プレス加工でリード群
5を形成することによって、リード2の端部に形成され
る。なお、リード2を、コバールなど他の材料により、
形成しても良い。このように形成されたリード群5は、
図3に示すように、4つ、端部が内側に向かうように配
された後、各リード群5のリードフレーム4が連結部材
8を介してスポット溶接、レーザ溶接、ろう付けなどの
接合技術によって接合され、一体化されている。なお、
連結部材8の材質は、42アロイなどリードフレーム4
の熱膨張率に近いものが良い。これは、絶縁基板1に各
リード2を接合する際、炉中において熱膨張差により位
置ずれの発生を防ぐためである。The manufacturing technology of the lead 2 will be briefly explained. The lead 2 is formed from a thin plate 6 made of, for example, 42 alloy (see FIG. 2) using a press processing technique. What is formed using this press processing technology is
As shown in FIG. 2, this is a lead group 5 in which leads 2 on each side are connected by a lead frame 4. The aluminum cladding formed on the ends of the leads 2 is made by applying an aluminum cladding tape 7 to a thin plate 6 made of 42 alloy before pressing, and then forming the lead group 5 by pressing. It is formed at the end of the lead 2. Note that the lead 2 may be made of other materials such as Kovar.
It may be formed. The lead group 5 formed in this way is
As shown in FIG. 3, after the four lead frames 4 are arranged with their ends facing inward, the lead frames 4 of each lead group 5 are connected via a connecting member 8 using a joining technique such as spot welding, laser welding, or brazing. are joined and integrated. In addition,
The material of the connecting member 8 is the lead frame 4 such as 42 alloy.
It is best to have a coefficient of thermal expansion close to that of This is to prevent misalignment due to thermal expansion differences in the furnace when each lead 2 is bonded to the insulating substrate 1.
【0011】一体化されたリード群5の各リード2は、
表面にガラスがコーティングされた絶縁基板1の表面で
位置合わせされたのち、炉中を通してガラスを溶融させ
て、絶縁基板1の表面に封止、接合されるもので、この
接合技術を簡単に説明する。絶縁基板1と、一体化した
4つのリード群5との位置合わせは、図1に示すように
、1つの治具9を用いて行われる。この治具9は、上面
にリード2を搭載した後に、絶縁基板1の表面を下方に
向けた状態で搭載するもので、リード2の位置決めを行
うリード位置決め部10と、絶縁基板1の位置決めを行
う基板位置決め部11とを備える。リード位置決め部1
0は、連結されたリードフレーム4の各コーナ部の内側
と当接するもので、治具9の表面に形成された凸部の外
側に設けられたものである。基板位置決め部11は、絶
縁基板1の各コーナ部のみが当接するもので、凸部の内
側に設けられたものである。なお、絶縁基板1の配され
る下の部分は、絶縁基板1の表面と治具9とが接触しな
いように、窓抜きの開口12とされている。Each lead 2 of the integrated lead group 5 is
After alignment on the surface of the insulating substrate 1 whose surface is coated with glass, the glass is melted in a furnace and sealed and bonded to the surface of the insulating substrate 1. This bonding technique will be briefly explained. do. The insulating substrate 1 and the four integrated lead groups 5 are aligned using one jig 9, as shown in FIG. This jig 9 is used to mount the insulating substrate 1 with its surface facing downward after mounting the leads 2 on its upper surface. A substrate positioning section 11 is provided for positioning the substrate. Lead positioning part 1
0 is provided on the outside of the convex portion formed on the surface of the jig 9, and is in contact with the inside of each corner of the connected lead frame 4. The substrate positioning section 11 is abutted only at each corner of the insulating substrate 1, and is provided inside the convex section. Note that the lower part where the insulating substrate 1 is arranged is formed into an opening 12 so that the surface of the insulating substrate 1 and the jig 9 do not come into contact with each other.
【0012】そして、リード群5と絶縁基板1との接合
時は、まず、治具9のリード位置決め部10に、アルミ
ニウムがクラッドされた側を下方に向けて、一体化され
たリード群5を嵌め込む。次いで、基板位置決め部11
内に、ガラスがコーティングされた側を下方に向けて絶
縁基板1を嵌め込む。この状態で、各リード2と絶縁基
板1との位置合わせが完了する。続いて、炉を通して、
ガラスを溶融させてガラス内にリード2を封止し、リー
ド2を絶縁基板1に接合する。When joining the lead group 5 and the insulating substrate 1, first, the integrated lead group 5 is placed on the lead positioning portion 10 of the jig 9 with the aluminum clad side facing downward. Insert. Next, the board positioning section 11
The insulating substrate 1 is fitted inside with the glass coated side facing downward. In this state, the alignment between each lead 2 and the insulating substrate 1 is completed. Then, through the furnace,
The lead 2 is sealed within the glass by melting the glass, and the lead 2 is bonded to the insulating substrate 1.
【0013】〔実施例の効果〕本実施例の集積回路用パ
ッケージは、4つのリード群が接合されて一体化されて
いるため、リード2を治具9にセットする際、リード2
を一回の動作で治具9に装着することができる。このた
め、リード2の取り扱いが容易となる。また、各リード
群5が接合されて一体化されるため、リード2の接合後
に、リード群5に外力が加わっても、外力が直接加わら
ないリード群5へも分散されて、リード2の変形の発生
を抑えることができる。[Effects of the Embodiment] In the integrated circuit package of this embodiment, the four lead groups are joined and integrated, so when setting the lead 2 on the jig 9, the lead 2
can be attached to the jig 9 in one operation. Therefore, handling of the lead 2 becomes easy. In addition, since each lead group 5 is joined and integrated, even if an external force is applied to the lead group 5 after the leads 2 are joined, the external force is dispersed to the lead group 5 to which the external force is not directly applied, causing deformation of the lead 2. The occurrence of can be suppressed.
【0014】(第2実施例)図4は第2実施例を示す絶
縁基板1、リード2および治具9の分解斜視図を示す。
本実施例は、絶縁基板1の表面を上にして治具9に位置
決めして装着し、その上方より一体化されたリード群5
を位置決めして装着するものである。本実施例の基板位
置決め部11は、絶縁基板1の外形と同寸で絶縁基板1
を嵌め込む窪みで、深さが絶縁基板1の厚みと同じに設
けられている。リード位置決め部10は、治具9の表面
に形成されたピンで、リードフレーム4に形成した位置
決め用の孔13内に配されて、リード2の位置決めを行
っている。(Second Embodiment) FIG. 4 shows an exploded perspective view of an insulating substrate 1, a lead 2, and a jig 9 showing a second embodiment. In this embodiment, an insulating substrate 1 is positioned and mounted on a jig 9 with its surface facing up, and a lead group 5 integrated from above is mounted.
It is used to position and attach the The substrate positioning part 11 of this embodiment has the same size as the outer shape of the insulating substrate 1, and
This is a recess into which the insulating substrate 1 is fitted, and the depth is the same as the thickness of the insulating substrate 1. The lead positioning section 10 is a pin formed on the surface of the jig 9, and is arranged in a positioning hole 13 formed in the lead frame 4 to position the lead 2.
【0015】(変形例)本実施例では、連結部材によっ
てリードフレームを接合し、リード群を一体化したが、
リードフレームの端部が薄肉となるように段差を設けて
リードフレーム同士を接合して一体化しても良い。本実
施例では、同一形状のリード群を4つ接合して一体化し
た例を示したが、互いに対抗する辺が同じ形状のリード
群を接合して一体化しても良い。(Modification) In this embodiment, the lead frames are joined by a connecting member and the lead group is integrated.
A step may be provided so that the end portions of the lead frames are thin, and the lead frames may be joined and integrated. In this embodiment, an example was shown in which four lead groups of the same shape were joined and integrated, but lead groups whose opposite sides have the same shape may be joined and integrated.
【図1】第1実施例を示す治具、リードおよび絶縁基板
の分解斜視図である。FIG. 1 is an exploded perspective view of a jig, a lead, and an insulating substrate showing a first embodiment.
【図2】製造時におけるリード群の平面図である。FIG. 2 is a plan view of a lead group during manufacture.
【図3】一体化されたリード群の平面図である。FIG. 3 is a plan view of an integrated lead group.
【図4】第2実施例を示す治具、リードおよび絶縁基板
の分解斜視図である。FIG. 4 is an exploded perspective view of a jig, a lead, and an insulating substrate showing a second embodiment.
1 絶縁基板 2 リード 5 リード群 1 Insulating substrate 2 Lead 5 Lead group
Claims (1)
た絶縁基板と、この絶縁基板に固着され、前記絶縁基板
の四方より外方へ向かう複数のリードとを備えた集積回
路用パッケージにおいて、前記リードは端部において連
結されるとともに、この連結された前記リードは前記絶
縁基板の各辺単位でリード群として設けられ、この4つ
のリード群は、それぞれ接合されて一体化されたことを
特徴とする集積回路用パッケージ。1. An integrated circuit package comprising a rectangular insulating substrate for mounting an integrated circuit, and a plurality of leads fixed to the insulating substrate and extending outward from the four sides of the insulating substrate, the package comprising: The leads are connected at their ends, and the connected leads are provided as a lead group on each side of the insulating substrate, and the four lead groups are respectively joined and integrated. Package for integrated circuits.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12574091A JPH04352351A (en) | 1991-05-29 | 1991-05-29 | Package for integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12574091A JPH04352351A (en) | 1991-05-29 | 1991-05-29 | Package for integrated circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04352351A true JPH04352351A (en) | 1992-12-07 |
Family
ID=14917621
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12574091A Pending JPH04352351A (en) | 1991-05-29 | 1991-05-29 | Package for integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04352351A (en) |
-
1991
- 1991-05-29 JP JP12574091A patent/JPH04352351A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04352351A (en) | Package for integrated circuit | |
EP0711104B1 (en) | Semiconductor device and method for making same | |
JP3789741B2 (en) | Substrate transport jig | |
JPH04343461A (en) | Manufacture of package for integrated circuit | |
JPS63310151A (en) | Support pad of integrated electronic component | |
JP2812313B2 (en) | Semiconductor device | |
JPH06268086A (en) | Semiconductor integrated circuit device and printed board mounted with same | |
JPH02268471A (en) | Lead frame for optical transmission and reception module | |
JPH0442934Y2 (en) | ||
JPH08111467A (en) | Metal package for semiconductor | |
JPH0964093A (en) | Electronic component | |
JP2522503B2 (en) | Semiconductor device | |
JPS6199359A (en) | Hybrid integrated circuit device | |
JP2853599B2 (en) | Method for manufacturing semiconductor device | |
JPH01215050A (en) | Semiconductor device | |
JPS60121751A (en) | Semiconductor device | |
JP2592181B2 (en) | Sardip type package for solid-state image sensor | |
JPH05291739A (en) | Connecting terminal and connecting method for device using same | |
JPH0287654A (en) | Surface mounting semiconductor device | |
JPH0756890B2 (en) | Method for manufacturing semiconductor device | |
JP2803334B2 (en) | Semiconductor device | |
JPS63308944A (en) | Semiconductor device | |
JP2975985B2 (en) | Conductive plate and method of manufacturing the same | |
JPH0311797A (en) | Semiconductor device | |
JPH0482254A (en) | Manufacture of package for electronic component use |