JPH04352346A - Automatic arrangement and wiring apparatus - Google Patents

Automatic arrangement and wiring apparatus

Info

Publication number
JPH04352346A
JPH04352346A JP3154009A JP15400991A JPH04352346A JP H04352346 A JPH04352346 A JP H04352346A JP 3154009 A JP3154009 A JP 3154009A JP 15400991 A JP15400991 A JP 15400991A JP H04352346 A JPH04352346 A JP H04352346A
Authority
JP
Japan
Prior art keywords
wiring
test pad
output
functional block
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3154009A
Other languages
Japanese (ja)
Inventor
Nobuhide Narutomi
成富 宣秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3154009A priority Critical patent/JPH04352346A/en
Publication of JPH04352346A publication Critical patent/JPH04352346A/en
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PURPOSE:To form, at a functional block level, a pad, for test use, wherein a pin-putting operation can be easily performed by means of a prober which confirms the operation of an LSI. CONSTITUTION:A pad addition means, for test use, which automatically adds, at a functional block level, a pad for test use in order to perform a pin-putting operation by means of a prober on the basis of pad information 18, for test use, which indicates whether the pad for test use can be added or not is installed inside an automatic arrangement and wiring apparatus 1. When the operation of a functional block inside an LSI is confirmed, the pin-putting operation by means of the prober can easily be performed.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は、LSI等の集積回路
の設計のときに、機能ブロックレベルLSIの動作を確
認するテスト用パッドを設けることのできる自動配置配
線装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic placement and routing apparatus capable of providing test pads for checking the operation of a functional block level LSI when designing an integrated circuit such as an LSI.

【0002】0002

【従来の技術】図5は従来の自動配置配線装置の構成を
示すブロック図であり、図において、51は自動配置配
線装置、2は自動配置手段、3は自動配線手段、4は接
続情報、5は物理情報、6はデザインルール、7はレイ
アウトパターンである。図6は従来の自動配置配線装置
を使用して作成された機能ブロックのレイアウトパター
ン図の一例であり、図において、52は機能ブロック、
9は標準セル、10は出力ピン、11は入力ピン、12
は配線である。また、図7は機能ブロックを使用したL
SIのレイアトウパタ−ン図の例であり、図において、
53はLSI、52−1〜52−3は機能ブロック、1
6は入力のボンディングパッド、17は出力のボンディ
ングパッドである。
2. Description of the Related Art FIG. 5 is a block diagram showing the configuration of a conventional automatic placement and wiring device. In the figure, 51 is an automatic placement and wiring device, 2 is an automatic placement means, 3 is an automatic wiring means, 4 is connection information, 5 is physical information, 6 is a design rule, and 7 is a layout pattern. FIG. 6 is an example of a functional block layout pattern diagram created using a conventional automatic placement and routing device. In the figure, 52 is a functional block;
9 is a standard cell, 10 is an output pin, 11 is an input pin, 12
is the wiring. Also, Figure 7 shows L using function blocks.
This is an example of an SI layout pattern diagram, and in the diagram,
53 is an LSI, 52-1 to 52-3 are functional blocks, 1
6 is an input bonding pad, and 17 is an output bonding pad.

【0003】次に、従来の自動配置配線装置の動作につ
いて説明する。自動配置配線装置51が、接続情報4,
物理情報5,配線幅・配線間隔等のデザインルール6を
読み込むと、まず、自動配置手段2が標準セル9,入力
ピン11および出力ピン10を配置する。次に、自動配
線手段3が配置された標準セル9と標準セル9との間、
および標準セル9と入力ピン11または出力ピン10と
の間を、接続情報4に従って、デザインルール6を満足
する様に自動で配線し、その配線結果として図6で示す
ようなレイアウトパターン7を出力する。
Next, the operation of the conventional automatic placement and wiring apparatus will be explained. The automatic placement and routing device 51 receives connection information 4,
After reading physical information 5 and design rules 6 such as wiring width and wiring spacing, automatic placement means 2 first places standard cells 9, input pins 11, and output pins 10. Next, between the standard cells 9 where the automatic wiring means 3 are arranged,
Then, wiring is automatically performed between the standard cell 9 and the input pin 11 or output pin 10 according to the connection information 4 so as to satisfy the design rule 6, and a layout pattern 7 as shown in FIG. 6 is output as the wiring result. do.

【0004】LSI13のレイアウトパターン7(図7
)の作成には、自動配置配線装置1で作成した図6のよ
うな機能ブロックレベルのレイアウトパターン7を使用
する。レイアウトパターン7で完成されたLSIの動作
を確認する場合は、LSIテスタで入力のボンディング
パッド16に信号を与え、出力のボンディングパッド1
7から信号が希望通り出力されるかを確認することによ
り行う。もし、希望通りの動作をしない場合は、LSI
の内部配線にプローバで針あてを行い、内部信号の動作
を確認し、動作しない箇所(機能ブロック)を捜す。 例えば、図7のLSI13が動作しないときに、機能ブ
ロック52−2の動作を確認する場合には、機能ブロッ
ク52−2の出力信号である配線12をレイアウトパタ
ーン7のプロット図で確認しながら、顕微鏡を使用して
プローバでの針あてを行って動作を確認する。
Layout pattern 7 of LSI 13 (FIG. 7)
) is created using a functional block level layout pattern 7 as shown in FIG. 6 created by the automatic placement and routing device 1. To check the operation of the LSI completed using layout pattern 7, apply a signal to the input bonding pad 16 using an LSI tester, and then apply a signal to the output bonding pad 1.
This is done by checking whether the signal is output as desired from step 7. If it does not work as desired, please check the LSI
Apply a probe to the internal wiring of the device, check the operation of the internal signals, and search for areas (functional blocks) that do not operate. For example, when checking the operation of the functional block 52-2 when the LSI 13 in FIG. Use a microscope to place the needle on the prober and check the operation.

【0005】[0005]

【発明が解決しようとする課題】従来の自動配置配線装
置では、上記のように構成されており、LSIが希望通
りの動作をしないときは、LSIの内部配線にプローパ
での針あてを行って内部配線の信号を確認していた。と
ころが、通常は内部配線が非常に細いため(2μm〜5
μm)、プローバでの針がずれて思うように作業できな
いという問題点があった。また、そのため太い配線部分
(10μmぐらい)を人手で探しても、レイアウトパタ
ーンが複雑なために容易ではなく、プローバでの針あて
作業および内部信号の動作確認に多くの時間を費やすと
いう問題点もあった。
[Problems to be Solved by the Invention] Conventional automatic placement and wiring devices are configured as described above, and when an LSI does not operate as desired, a probe is applied to the internal wiring of the LSI with a propper. I was checking the internal wiring signals. However, the internal wiring is usually very thin (2 μm to 5 μm).
μm), there was a problem that the needle of the prober was misaligned and the work could not be performed as desired. In addition, even if you search for thick wiring parts (about 10 μm) manually, it is not easy because the layout pattern is complex, and there is also the problem that a lot of time is spent putting the needle on the prober and checking the operation of internal signals. there were.

【0006】この発明は、上記のような問題点を解消す
るためになされたもので、プローバでの針あて作業が容
易にできるレイアウトパターンを作成できる自動配置配
線装置を提供することを目的とする。
The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide an automatic placement and wiring device that can create a layout pattern that facilitates needle placement with a prober. .

【0007】[0007]

【課題を解決するための手段】この発明に係る自動配置
配線装置は、あらかじめ設定されたデザインルール6に
従って、集積回路の機能ブロック単位で標準セルと入力
ピンと出力ピンとを配置する配置手段(自動配置手段2
)と、接続情報4に従ってあらかじめ設定されたデザイ
ンルール6を満足するように上記標準セル,入力ピン,
出力ピンを互いに配線する配線手段(自動配線手段3)
とを備えた自動配置配線装置1において、上記出力ピン
に対してテスト用パッドが付加できるか否かを示すテス
ト用パッド情報18を有し、このテスト用パッド情報に
もとづき所定の出力ピンの位置にテスト用パッドを付加
するテスト用パッド付加手段19を設けた。
[Means for Solving the Problems] An automatic placement and routing device according to the present invention provides placement means (automatic placement and routing) for placing standard cells, input pins, and output pins in units of functional blocks of an integrated circuit according to design rules 6 set in advance. Means 2
), the standard cells, input pins,
Wiring means for wiring output pins to each other (automatic wiring means 3)
The automatic placement and wiring apparatus 1 includes test pad information 18 indicating whether or not a test pad can be added to the output pin, and determines the position of a predetermined output pin based on this test pad information. A test pad adding means 19 for adding a test pad to the test pad is provided.

【0008】[0008]

【作用】この発明における自動配置配線装置1では、機
能ブロックの出力ピンに対して、テスト用パッドが付加
できるか否かを示すテスト用パッド情報18にもとづい
て所定の出力ピンの位置にテスト用パッドを付加するテ
スト用パッド付加手段19が設けられているため、機能
ブロック単位でテスト用パッド20が付加でき、LSI
の動作の機能を確認するためのプローバでの針あて作業
を容易にする。
[Operation] In the automatic placement and wiring device 1 according to the present invention, a test pad is placed at a predetermined output pin position based on test pad information 18 indicating whether or not a test pad can be added to an output pin of a functional block. Since test pad adding means 19 for adding pads is provided, test pads 20 can be added for each functional block, and LSI
To facilitate needle placement work with a prober to check the operation function of the device.

【0009】[0009]

【実施例】以下、この発明の一実施例を図について説明
する。図1は、この発明の一実施例の構成を示す機能ブ
ロック図であり、従来と同じ機能の部分には同符号を付
している。図1において、1は自動配置配線装置、2は
自動配置手段、3は自動配線手段、19はテスト用パッ
ド付加手段、4は接続情報、5は物理情報、6はデザイ
ンルール、7はレイアウトパターン、18はテスト用パ
ッド情報を示している。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a functional block diagram showing the configuration of an embodiment of the present invention, in which the same reference numerals are given to parts having the same functions as in the prior art. In FIG. 1, 1 is an automatic placement and wiring device, 2 is an automatic placement means, 3 is an automatic wiring means, 19 is a test pad adding means, 4 is connection information, 5 is physical information, 6 is a design rule, and 7 is a layout pattern. , 18 indicate test pad information.

【0010】自動配置配線装置1の自動配置手段2は、
あらかじめ設定された配線幅・配線間隔等のデザインル
ール6に従って、機能ブロック単位で標準セル,入力ピ
ン,出力ピンをLSI(集積回路)の機能ブロックに配
置する。自動配線手段3は、接続情報4に従ってあらか
じめ設定されたデザインルール6を満足するように、機
能ブロックに配置された標準セル,入力ピン,出力ピン
を互いに接続する。例えば、標準セルと標準セルとの間
、標準セルと入力ピンまたは出力ピンとの間を接続する
The automatic placement means 2 of the automatic placement and wiring device 1 includes:
Standard cells, input pins, and output pins are arranged in functional blocks of an LSI (integrated circuit) in accordance with design rules 6 such as preset wiring widths and wiring spacings. Automatic wiring means 3 connects standard cells, input pins, and output pins arranged in a functional block to each other so as to satisfy design rules 6 set in advance according to connection information 4. For example, connections are made between standard cells and between standard cells and input pins or output pins.

【0011】テスト用パッド情報18は、機能ブロック
に配置された出力ピンに対してテスト用パッドを付加で
きるか否かを示す情報であり、自動配線手段3により配
線された自動配線結果のデータから出力ピンのデータを
探し、探した出力ピンのデータに対してテスト用パッド
が付加できるか否かを判断するための情報である。テス
ト用パッド付加手段19は、テスト用パッド情報18に
もとづいて、機能ブロックの所定の出力ピンの位置にテ
スト用パッド付加する。
The test pad information 18 is information indicating whether or not a test pad can be added to the output pin arranged in the functional block, and is based on the data of the automatic wiring results routed by the automatic wiring means 3. This is information for searching for output pin data and determining whether a test pad can be added to the found output pin data. The test pad adding means 19 adds a test pad to a predetermined output pin position of the functional block based on the test pad information 18.

【0012】図2は図1の自動配置配線装置により機能
ブロックに作成されるレイアウトパターン図の一例であ
り、図3は図2の機能ブロックを組み込んだLSIのレ
イアウトパターン図の一例である。図2において、21
は自動配線手段3が作成した外枠、9は標準セル、10
は出力ピン、11は入力ピン、12は配線、20はテス
ト用パッド、22はテスト用パッド付加手段19が作成
した外枠を示している。
FIG. 2 is an example of a layout pattern diagram created for a functional block by the automatic placement and wiring apparatus of FIG. 1, and FIG. 3 is an example of a layout pattern diagram of an LSI incorporating the functional blocks of FIG. In FIG. 2, 21
is the outer frame created by the automatic wiring means 3, 9 is the standard cell, 10
11 is an output pin, 11 is an input pin, 12 is a wiring, 20 is a test pad, and 22 is an outer frame created by the test pad adding means 19.

【0013】標準セル9,入力ピン11,出力ピン10
は、自動配置手段2によって機能ブロック8の所定の位
置に配置される。また、自動配線手段3によって、配線
12が標準セル9と標準セル9との間、および標準セル
9と入力ピン11または出力ピン10との間を接続する
。外枠22は出力ピン10にテスト用パッド20を設け
るために、テスト用パッド付加手段19によって作成さ
れる。
Standard cell 9, input pin 11, output pin 10
is arranged at a predetermined position of the functional block 8 by the automatic arrangement means 2. Further, the automatic wiring means 3 connects the wiring 12 between the standard cells 9 and between the standard cells 9 and the input pin 11 or the output pin 10. The outer frame 22 is created by the test pad adding means 19 in order to provide the test pad 20 on the output pin 10.

【0014】図3において、13はLSI、8−1〜8
−3は機能ブロック、16は入力のボンディングパッド
、17は出力のボンディングパッドを示している。LS
I13のレイアウトパターンを作成する場合は、図2で
説明したような機能ブロック8−1〜8−3をLSI1
3の所定の場所に設置し、入力のボンディングパッド1
6および出力のボンディングパッド17を所定の場所に
設置して、配線によって互いに接続する。
In FIG. 3, 13 is an LSI, 8-1 to 8
-3 is a functional block, 16 is an input bonding pad, and 17 is an output bonding pad. L.S.
When creating a layout pattern for I13, function blocks 8-1 to 8-3 as explained in FIG.
3, and connect it to the input bonding pad 1.
6 and output bonding pads 17 are installed at predetermined locations and connected to each other by wiring.

【0015】図4は図1の自動配置配線装置のテストパ
ッド付加手段における動作を示すフローチャートである
。以下、図1〜図4を参照して、図1の自動配置配線装
置における、装置全体の動作およびテストパッド付加手
段の動作について説明する。
FIG. 4 is a flowchart showing the operation of the test pad adding means of the automatic placement and wiring apparatus shown in FIG. The operation of the entire apparatus and the operation of the test pad adding means in the automatic placement and wiring apparatus of FIG. 1 will be described below with reference to FIGS. 1 to 4.

【0016】自動配置配線装置1が接続情報4、物理情
報5、配線幅・配線間隔等のデザインルール6を読み込
むと、自動配置手段2は、標準セル9,入力ピン11お
よび出力ピン10を配置する。次に、自動配線手段3は
自動配置手段2によって配置された標準セル9と標準セ
ル9との間、および標準セル9と入力ピン11または出
力ピン10との間を、接続情報4に従ってデザインルー
ル6を満足する様に配線する。このとき、自動配線手段
3はテスト用パッド20を出力ピン10に設けるための
外枠21を作成する。
When the automatic placement and wiring device 1 reads connection information 4, physical information 5, and design rules 6 such as wiring width and wiring spacing, the automatic placement means 2 places standard cells 9, input pins 11, and output pins 10. do. Next, the automatic wiring means 3 connects the standard cells 9 arranged by the automatic arrangement means 2 and between the standard cells 9 and the input pins 11 or output pins 10 according to the design rules according to the connection information 4. Wire to satisfy 6. At this time, the automatic wiring means 3 creates an outer frame 21 for providing the test pad 20 on the output pin 10.

【0017】そして、自動配置手段2,自動配線手段3
によって標準セル9,入力ピン11および出力ピンの配
置および配線が完了した後、テスト用パッド付加手段1
9が動作する。テスト用パッド付加手段は、テスト用パ
ッド20を付加しない場合は何も処理をしないが、付加
する場合は出力ピン10にテスト用パッド20を付加し
、自動配線手段3が作成した外枠21を消去して、再度
、外枠22を作成して図2で示すような機能ブロックレ
ベルのレイアウトパターン7を出力する。図3で示すL
SI13のレイアウパターン7の作成するときは、自動
配置配線装置1で作成した機能ブロックレベルのレイア
ウトパターン7を使用して、図3で示すようなレイアウ
トパターン図を作成する。
[0017] Automatic placement means 2 and automatic wiring means 3
After completing the arrangement and wiring of the standard cell 9, input pin 11 and output pin, test pad addition means 1
9 works. The test pad adding means does not perform any processing if the test pad 20 is not added, but if the test pad 20 is added, it adds the test pad 20 to the output pin 10 and connects the outer frame 21 created by the automatic wiring means 3. After erasing, the outer frame 22 is created again, and a functional block level layout pattern 7 as shown in FIG. 2 is output. L shown in Figure 3
When creating the layout pattern 7 of the SI 13, a layout pattern diagram as shown in FIG. 3 is created using the functional block level layout pattern 7 created by the automatic placement and routing device 1.

【0018】レイアウトパターン7で作成されたLSI
13の動作を確認するときは、LSIテスタで入力のボ
ンディングパッド16に信号を与え、出力のボンディン
グパッド17からの信号が希望通り出力されるかを確認
することにより行う。もし、希望通りの動作をしない場
合は、機能ブロック8−2,8−3のテスト用パッド2
0にプローバで針あてを行い、機能ブロックの動作を確
認して動作しない箇所を探す。
[0018] LSI created using layout pattern 7
13 is confirmed by applying a signal to the input bonding pad 16 using an LSI tester and confirming whether the signal from the output bonding pad 17 is output as desired. If the operation does not work as desired, use the test pad 2 of function blocks 8-2 and 8-3.
0 with a prober, check the operation of the functional blocks, and look for parts that are not working.

【0019】すなわち、例えば図3のLSI13が機能
ブロック8−2の要因によって動作しない場合に、機能
ブロック8−2の動作を確認するときは、機能ブロック
8−2の出力ピンに付加されているテスト用パッド20
にプローバで針あてを行ってLSIの動作を確認する。
That is, for example, when the LSI 13 in FIG. 3 does not operate due to a factor in the functional block 8-2, when checking the operation of the functional block 8-2, the signal attached to the output pin of the functional block 8-2 is used. Test pad 20
Then check the operation of the LSI by applying the needle with a prober.

【0020】次に、テスト用パッド付加手段の動作につ
いて図3フローチャートを用いて説明する。まず、テス
ト用パッド手段19はテスト用パッド付加の処理を行う
か否かの判断を行い(ステップS1)、処理をしない場
合(NO)は何も行わず終了し、処理を行う場合(YE
S)はテスト用パッド情報18を読み込む(ステップS
2)。次に、そのテストパッド情報18の自動配線結果
のデータから出力ピン10のデータを捜す(ステップS
3)。出力ピン10のデータがない場合(ステップS4
でNO)は、機能ブロック8の外枠21を再生成して配
線修正を行い、レイアウトパターン7を出力して終了す
る(ステップS5〜S7)。
Next, the operation of the test pad adding means will be explained using the flowchart of FIG. First, the test pad means 19 determines whether or not to perform the process of adding a test pad (step S1). If the process is not to be performed (NO), the process ends without doing anything, and if the process is to be performed (YE).
S) reads the test pad information 18 (step S).
2). Next, data of the output pin 10 is searched from the automatic wiring result data of the test pad information 18 (step S
3). If there is no data on output pin 10 (step S4
If NO), the outer frame 21 of the functional block 8 is regenerated, the wiring is corrected, the layout pattern 7 is output, and the process ends (steps S5 to S7).

【0021】また、出力ピン10のデータがある場合(
ステップS4でYes)は、次に、探し当てた出力ピン
10のデータに対してテスト用パッド20を付加できる
か否かを判断(ステップS8)、デザインルール6に違
反していて付加できい場合(NO)はエラーメッセージ
を出力(ステップS9)し、付加できる場合は出力ピン
10と同じ配線レイヤでテスト用パッド20を付加する
(ステップS10)。そして、テストパッド用付加手段
19はすべての出力ピン10に対して上記の処理を行っ
た後、自動配線手段3が作成した外枠21を消去し、テ
スト用パッド20を含めた外枠22を作成し、外枠22
に接していない入力ピン11,出力ピン10の配線を外
枠22まで延ばしたレイアウトパターン7を出力してテ
スト用パッド作成の処理を終了する。
[0021] Also, if there is data on output pin 10 (
If the test pad 20 can be added to the data of the output pin 10 that has been found (step S8), if the test pad 20 cannot be added because it violates design rule 6 ( If NO), an error message is output (step S9), and if it can be added, a test pad 20 is added on the same wiring layer as the output pin 10 (step S10). After the test pad addition means 19 performs the above processing on all output pins 10, it erases the outer frame 21 created by the automatic wiring means 3 and replaces the outer frame 22 including the test pads 20. Create and outer frame 22
A layout pattern 7 is output in which the wiring of input pins 11 and output pins 10 that are not in contact with is extended to the outer frame 22, and the test pad creation process is completed.

【0022】[0022]

【発明の効果】以上のように、この発明によれば、あら
かじめ設定されたデザインルールに従って集積回路の機
能ブロック単位で標準セルと入力ピンと出力ピンとを配
置する配置手段と、接続情報に従ってあらかじめ設定さ
れたデザインルールを満足するように標準セル,入力ピ
ン,出力ピンを互いに接続する配線手段に加えて、出力
ピンに対してテスト用パッドが付加できるか否かを示す
テスト用パッド情報を有し、このテスト用パッド情報に
もとづき所定の出力ピンの位置にテスト用パッドを付加
するテスト用パッド付加手段をあらたに設けたため、L
SI等の集積回路内部の機能ブロックの動作を確認する
場合、プローバでの針あて作業が容易に確実に行うこと
ができるという効果がある。
As described above, according to the present invention, there is provided a placement means for arranging standard cells, input pins, and output pins in units of functional blocks of an integrated circuit according to preset design rules; In addition to wiring means for connecting standard cells, input pins, and output pins to each other so as to satisfy the specified design rules, the test pad has test pad information indicating whether or not a test pad can be added to the output pin. Since we newly provided a test pad adding means for adding a test pad to a predetermined output pin position based on this test pad information, L
When confirming the operation of a functional block inside an integrated circuit such as an SI, there is an effect that the needle application work with a prober can be easily and reliably performed.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】この発明の一実施例の構成を示すブロック図で
ある。
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.

【図2】図1の自動配置配線装置を使用して作成される
機能ブロックのレイアウトパターン図の一例である。
FIG. 2 is an example of a layout pattern diagram of functional blocks created using the automatic placement and routing apparatus of FIG. 1;

【図3】図2の機能ブロックを組み込んだLSIのレイ
アウトパターン図の一例である。
FIG. 3 is an example of a layout pattern diagram of an LSI incorporating the functional blocks of FIG. 2;

【図4】図1の自動配置配線装置内のテスト用パッド付
加手段の動作を示すフローチャートである。
FIG. 4 is a flowchart showing the operation of a test pad adding means in the automatic placement and routing apparatus of FIG. 1;

【図5】従来の自動配置配線装置の構成を示すブロック
図である。
FIG. 5 is a block diagram showing the configuration of a conventional automatic placement and routing device.

【図6】図5の自動配置配線装置を使用して作成される
機能ブロックのレイアウトパターン図の一例である。
FIG. 6 is an example of a functional block layout pattern diagram created using the automatic placement and routing apparatus of FIG. 5;

【図7】図6の機能ブロックを組み込んだLSIのレイ
アウトパターン図の一例である。
7 is an example of a layout pattern diagram of an LSI incorporating the functional blocks of FIG. 6; FIG.

【符号の説明】[Explanation of symbols]

1  自動配置配線装置 2  自動配置手段 3  自動配線手段 4  接続情報 5  物理情報 6  デザインルール 7  レイアウトパターン 8  機能ブロック 9  標準セル 10  出力ピン 11  入力ピン 12  配線 13  LSI 8−1〜8−3  機能ブロック 16  入力のボンディングパッド 17  出力のボンディングパッド 18  テスト用パッド情報 19  テスト用パッド付加手段 20  テスト用パッド 1 Automatic placement and wiring device 2 Automatic placement means 3 Automatic wiring means 4 Connection information 5 Physical information 6 Design rules 7 Layout pattern 8 Functional block 9 Standard cell 10 Output pin 11 Input pin 12 Wiring 13 LSI 8-1 to 8-3 Functional blocks 16 Input bonding pad 17 Output bonding pad 18 Test pad information 19 Test pad addition means 20 Test pad

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  あらかじめ設定されたデザインルール
に従って、集積回路の機能ブロック単位で標準セルと入
力ピンと出力ピンとを配置する配置手段と、接続情報に
従ってあらかじめ設定されたデザインルールを満足する
ように上記標準セル,入力ピン,出力ピンを互いに配線
する配線手段とを備えた自動配置配線装置において、上
記出力ピンに対してテスト用パッドが付加できるか否か
を示すテスト用パッド情報を有し、このテスト用パッド
情報にもとづき所定の出力ピンの位置にテスト用パッド
を付加するテスト用パッド付加手段を設けたことを特徴
とする自動配置配線装置。
1. Arrangement means for arranging standard cells, input pins, and output pins in units of functional blocks of an integrated circuit in accordance with preset design rules; An automatic placement and routing device equipped with wiring means for wiring cells, input pins, and output pins to each other has test pad information indicating whether or not a test pad can be added to the output pin; 1. An automatic placement and wiring device comprising: a test pad adding means for adding a test pad to a predetermined output pin position based on test pad information.
JP3154009A 1991-05-29 1991-05-29 Automatic arrangement and wiring apparatus Pending JPH04352346A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3154009A JPH04352346A (en) 1991-05-29 1991-05-29 Automatic arrangement and wiring apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3154009A JPH04352346A (en) 1991-05-29 1991-05-29 Automatic arrangement and wiring apparatus

Publications (1)

Publication Number Publication Date
JPH04352346A true JPH04352346A (en) 1992-12-07

Family

ID=15574918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3154009A Pending JPH04352346A (en) 1991-05-29 1991-05-29 Automatic arrangement and wiring apparatus

Country Status (1)

Country Link
JP (1) JPH04352346A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186177A (en) * 1994-12-28 1996-07-16 Nec Corp Semiconductor integrated circuit
US6259963B1 (en) 1997-10-07 2001-07-10 Nec Corporation Equipment, method and computer program product for determining positions of inspection terminals on printed wiring board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186177A (en) * 1994-12-28 1996-07-16 Nec Corp Semiconductor integrated circuit
US6259963B1 (en) 1997-10-07 2001-07-10 Nec Corporation Equipment, method and computer program product for determining positions of inspection terminals on printed wiring board

Similar Documents

Publication Publication Date Title
JPS5826171B2 (en) integrated circuit module
JPS63139266A (en) Method for forming test data of large-scale integrated circuit
JPH04352346A (en) Automatic arrangement and wiring apparatus
US5590136A (en) Method for creating an in-circuit test for an electronic device
JPH03290761A (en) Method for designing logic circuit
JPS6126243A (en) Output device for circuit connection check of lsi artwork data
JPH04246778A (en) Arranging system for semiconductor integrated circuit
JP3202669B2 (en) Electrical characteristics measurement method
JP3498674B2 (en) Semiconductor integrated circuit device, clock wiring method, and recording medium
JPH06125007A (en) Verifying method for layout data of semiconductor device
JP3204381B2 (en) Automatic placement and routing of semiconductor devices
JPH0677323A (en) Automatic layout system
JP2594689B2 (en) Simulation apparatus and method
JPH02151048A (en) Semiconductor integrated circuit
JPH023948A (en) Wafer testing process of ic with non volatile memory
JPH04188643A (en) Semiconductor integrated circuit
JPH1172537A (en) Method for preparing index library for circuit board inspection
JP3131047B2 (en) Wiring test method
JP3200880B2 (en) Combination structure of semiconductor device
JPH05243376A (en) Automatic wiring apparatus
JP2946682B2 (en) Integrated circuit design equipment
JPH05210707A (en) Method and device for supporting development of semiconductor device
JP2002257891A (en) Test aiding device
JPH0531194B2 (en)
JPS63273171A (en) Circuit design backup device