JPH0435022A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0435022A
JPH0435022A JP14278790A JP14278790A JPH0435022A JP H0435022 A JPH0435022 A JP H0435022A JP 14278790 A JP14278790 A JP 14278790A JP 14278790 A JP14278790 A JP 14278790A JP H0435022 A JPH0435022 A JP H0435022A
Authority
JP
Japan
Prior art keywords
substrate
film
gas
semiconductor
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14278790A
Other languages
Japanese (ja)
Inventor
Shin Kikuchi
伸 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP14278790A priority Critical patent/JPH0435022A/en
Publication of JPH0435022A publication Critical patent/JPH0435022A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE:To form an excellent P-type conductivity type semiconductor region in a short time by depositing aluminum on the main surface of a semiconductor substrate by a CVD method using gas of alkylaluminum halide and hydrogen, and diffusing aluminum in the substrate. CONSTITUTION:A part to be formed with a P-type diffused region is removed on an n-type single crystalline Si substrate 201 of a semiconductor substrate, and an insulating film 202 is provided so as to expose the surface of the substrate 201. The base surface of an electron doner is heated to a temperature of decomposing temperature or higher of alkylaluminum halide and 440 deg.C or lower with mixture gas of gas of the alkylaluminum halide and hydrogen gas to deposit a single crystal Al 203 on the base, heat treated to diffuse Al from the crystal Al 203 into the substrate 201 to form a P-type diffused region 204. This crystal has excellent crystallinity on the surface, and almost no alloy spike occurs upon formation of an eutectic crystal on an Al-Si boundary with the semiconductor substrate.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は各種電子機器に搭載されるメモリー光電変換装
置、信号処理装置等の半導体装置の製造方法に関し、特
にP型導電型半導体領域の形成法に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for manufacturing semiconductor devices such as memory photoelectric conversion devices and signal processing devices installed in various electronic devices, and particularly relates to a method for manufacturing semiconductor devices of P-type conductivity type. It is about law.

〔従来技術〕[Prior art]

半導体装置におけるP型半導体領域の形成法としては、
一般にほう素(B)を熱拡散法やイオン注入法により半
導体に含有させてP型導電型を持たせていた。しかしな
がら、所望のP型半導体層を低温プロセスにより短時間
で形成するとなると不純物元素としてBを用いた場合に
は必ずしも満足できるP型半導体を得ることができなか
った。これは、そのような短い時間では、ケイ素(Si
)で構成される基体中へのBの拡散が十分に行われてい
ないためであると考えられている。
As a method for forming a P-type semiconductor region in a semiconductor device,
Generally, boron (B) is incorporated into a semiconductor by thermal diffusion or ion implantation to impart P-type conductivity. However, when forming a desired P-type semiconductor layer in a short time by a low-temperature process, it has not always been possible to obtain a satisfactory P-type semiconductor when B is used as an impurity element. This means that in such a short time, silicon (Si
) is believed to be due to insufficient diffusion of B into the substrate.

そのため、ケイ素で構成される基体中への半導体不純物
の拡散係数がBよりも1ケタも大きいアルミニウム(A
j2)原子を導電性を制御する半導体不純物原子として
利用する方法が考えられている。このような八ρを利用
した従来のP型領域の形成法について第7図を参照しな
がら以下に説明する。
Therefore, the diffusion coefficient of semiconductor impurities into a substrate made of silicon is one order of magnitude larger than that of aluminum (A).
j2) A method of using atoms as semiconductor impurity atoms to control conductivity has been considered. A conventional method of forming a P-type region using such eight ρ will be described below with reference to FIG.

第7図はそのプロセスを説明する為の模式的断面図であ
る。
FIG. 7 is a schematic cross-sectional view for explaining the process.

単結晶SL基体701を用意し熱酸化法により酸化シリ
コン層702を形成した後、これをバターニングして開
孔703を形成する。(第7図(A)) 次いで、電子ビーム蒸着法やスパッタリング法によりA
ρを堆積させて膜厚100〜1000人の多結晶、M2
膜704を形成する。(第7図(B)) そして、多結晶Al2膜704をバターニングして酸化
シリコン層702上の多結晶、+1の不用な部分を除去
する。(第7図(C)) その後、熱処理を行いA℃をSi中に拡散させることで
Aflを含有したSi層即ちP型半導体領域705を形
成する。(第7図(D))〔発明が解決しようとする課
題〕 しかしながら、上記従来例ではA℃を堆積した際のAn
−Si界面の特性が好ましいものではなかった。即ちA
ρと下地のシリコン等との共晶形成によるアロイスパイ
クと称される/lの異常拡散が生じるため、良好な拡散
層の形成が困難となるのである。又、従来はAflをウ
ェハー全面に堆積させるため、フォトリソグラフィー等
を利用して堆積した多結晶AI2をバターニングする必
要がありプロセスの簡略化の障害ともなっていた。
After preparing a single crystal SL substrate 701 and forming a silicon oxide layer 702 by thermal oxidation, this is patterned to form an opening 703. (Figure 7 (A)) Next, A
Polycrystalline film with a film thickness of 100 to 1000 by depositing ρ, M2
A film 704 is formed. (FIG. 7(B)) Then, the polycrystalline Al2 film 704 is patterned to remove unnecessary portions of the polycrystalline +1 on the silicon oxide layer 702. (FIG. 7(C)) Thereafter, heat treatment is performed to diffuse A.degree. C. into the Si, thereby forming an Si layer containing Afl, that is, a P-type semiconductor region 705. (FIG. 7(D)) [Problem to be solved by the invention] However, in the above conventional example, when depositing A°C,
The characteristics of the -Si interface were not favorable. That is, A
An abnormal diffusion of /l, called an alloy spike, occurs due to the eutectic formation of ρ and the underlying silicon, making it difficult to form a good diffusion layer. Furthermore, in the past, in order to deposit Afl over the entire surface of the wafer, it was necessary to pattern the deposited polycrystalline AI2 using photolithography or the like, which was an obstacle to simplifying the process.

[発明の目的] 本発明の目的は上述した技術課題に鑑みなされたもので
あり、高性能な半導体装置を低価格で提供すべく低コス
トで良質のP型半導体領域を有する半導体装置を製造で
きる半導体装置の製造方法を提供することにある。
[Object of the Invention] The object of the present invention was made in view of the above-mentioned technical problems, and it is possible to manufacture a semiconductor device having a high-quality P-type semiconductor region at a low cost in order to provide a high-performance semiconductor device at a low price. An object of the present invention is to provide a method for manufacturing a semiconductor device.

本発明の別の目的は、低温プロセスに適したもので、短
時間で良好なP型半導体領域の形成できる半導体装置の
製造方法を提供することにある。
Another object of the present invention is to provide a method for manufacturing a semiconductor device that is suitable for low-temperature processes and can form a good P-type semiconductor region in a short time.

本発明の他の目的は従来よりさらに製造工程の簡略化さ
れた半導体装置の製造方法を提供することにある。
Another object of the present invention is to provide a method for manufacturing a semiconductor device that has a simpler manufacturing process than the conventional method.

[発明を解決するための手段] 本発明は、従来技術の持つ課題を解決すべく鋭意研究を
重ねた結果完成に至ったものであり、本発明による半導
体装置の製造方法は、P型導電型の半導体領域を有する
半導体装置の製造方法において、半導体基体の主面上に
単結晶アルミニウム層を形成して該半導体基体にアルミ
ニウムを拡散させて前記P型導電型の半導体領域を形成
することを特徴とする半導体装置の製造方法であり、ま
たP型導電型の半導体領域を有する半導体装置の製造方
法において、半導体基体の主面上に、アルキルアルミニ
ウムハイドライドのガスと水素とを利用したCVD法に
よりアルミニウムを堆積させ、該半導体基体にアルミニ
ウムを拡散させて前記P型導電型の半導体領域を形成す
ることを特徴とする半導体装置の製造方法である。
[Means for Solving the Invention] The present invention was completed as a result of intensive research to solve the problems of the prior art. A method for manufacturing a semiconductor device having a semiconductor region, characterized in that a single crystal aluminum layer is formed on a main surface of a semiconductor substrate, and aluminum is diffused into the semiconductor substrate to form the P-type conductivity type semiconductor region. This is a method for manufacturing a semiconductor device having a P-type conductivity type semiconductor region, in which aluminum is deposited on the main surface of a semiconductor substrate by a CVD method using an alkyl aluminum hydride gas and hydrogen. This method of manufacturing a semiconductor device is characterized in that the P-type conductivity type semiconductor region is formed by depositing aluminum and diffusing aluminum into the semiconductor substrate.

[作 用] 本発明によれば、半導体基体の主面に形成するAl2膜
を良質の単結晶Al2膜とすることで、へ4スパイク等
のない良好なAl2−半導体界面を形成でき、良好なP
型拡散層を形成できる。又、単結晶AI2の形成法とし
て、アルキルアルミニウムハイドライドのガスと水素と
を利用したCVD法を用いることによりSi上にAρの
非常に再現性の良い選択成長が可能となるため、従来必
要とされたA4のバターニング工程が不要となる。
[Function] According to the present invention, by using a high-quality single-crystal Al2 film as the Al2 film formed on the main surface of the semiconductor substrate, a good Al2-semiconductor interface without any hemispikes etc. can be formed, and a good Al2-semiconductor interface can be formed. P
A type diffusion layer can be formed. In addition, by using the CVD method using alkyl aluminum hydride gas and hydrogen as a method for forming single crystal AI2, it is possible to selectively grow Aρ on Si with very good reproducibility. The A4 patterning process is no longer necessary.

[実施例] 本発明の好適な実施態様例はP型導電型の半導体領域を
形成するに当たって、半導体基体のP導電型半導体領域
を形成する所望の位置に選択性良(しかもアロイパイク
の形成をほとんど起こさないような結晶性の良いAl2
として単結晶Aflを形成し、この単結晶Aj2により
半導体基体にAρを拡散させてP型半導体領域を得るも
のである。
[Example] A preferred embodiment of the present invention, when forming a P-type conductivity type semiconductor region, has good selectivity (and almost eliminates the formation of alloy pikes) at a desired position of a semiconductor substrate where the P-type conductivity type semiconductor region is to be formed. Al2 with good crystallinity that does not cause
A P-type semiconductor region is obtained by forming a single crystal Afl as a single crystal Aj2 and diffusing Aρ into a semiconductor substrate using this single crystal Aj2.

第1図は本発明による上記実施態様例を説明する為の模
式図である。拡散の為に形成するAl2の層厚は形成す
べきP型半導体層の導電性や層厚に応じて適宜選択され
るものであるが、スルーブツトを考慮するならば、例え
ば、数十人〜数千人程が望ましく、とりわけ100人〜
1000人が好ましい。又、形成したAflから半導体
層へのAβ原子の拡散は堆積処理後の加熱処理によって
行われる。拡散工程における熱処理の温度は形成するP
型半導体層に応じて選択されるが、好ましくは500’
C−、lf2の沸騰点温度、処理時間を短(するために
より好ましくは800°C〜950″Cである。これは
、Aβの成膜時の温度程度では、八4の拡散に必要な温
度より低く、半導体装置としてG′ 使用するに十分席厚みのP型半導体領域を得ることがで
きないためである。
FIG. 1 is a schematic diagram for explaining the above embodiment according to the present invention. The thickness of the Al2 layer formed for diffusion is appropriately selected depending on the conductivity and layer thickness of the P-type semiconductor layer to be formed. Approximately 1,000 people is desirable, especially 100 people or more.
Preferably 1000 people. Further, diffusion of Aβ atoms from the formed Afl into the semiconductor layer is performed by heat treatment after the deposition treatment. The temperature of the heat treatment in the diffusion process is
It is selected depending on the type semiconductor layer, but preferably 500'
In order to shorten the boiling point temperature of C-, lf2 and the processing time, it is preferably 800°C to 950''C. This is because it is not possible to obtain a P-type semiconductor region with a thickness lower than G' and sufficiently thick to be used as a semiconductor device.

この拡散工程は、例えば成膜後に原料ガスおよび反応ガ
スを止めて、ランプによる加熱温度を上昇させ新たに設
定し、成膜工程に続けて行っても良く、また成膜工程後
に成膜室とは異なった場所で、拡散工程を行っても良い
This diffusion step may be performed, for example, after film formation by stopping the source gas and reaction gas, raising the heating temperature with a lamp, and setting a new one, or continuing with the film formation process. The diffusion process may be performed at different locations.

前述の方法により、絶縁膜102によって形成された開
孔内に堆積させた単結晶Af1103から、熱拡散によ
ってA℃が拡散して形成されたP型半導体領域104が
Si基体101主面に形成されている。又、P型半導体
領域104上にはAj2膜103が残っている。
By the method described above, a P-type semiconductor region 104 is formed on the main surface of the Si substrate 101 by diffusing A° C. by thermal diffusion from the single crystal Af 1103 deposited in the opening formed by the insulating film 102. ing. Further, the Aj2 film 103 remains on the P-type semiconductor region 104.

このように半導体の不純物としてボロンより拡散係数の
大きいAj2を用いることによってスルプツトの向上が
できる。また、選択性よ<AI2単結晶を形成すること
ができることから製造工程の簡略化を行える。更に結晶
性のよい単結晶から半導体層へAj2を拡散させること
ができるため良好なP型拡散層を得ることができる。
In this way, by using Aj2, which has a larger diffusion coefficient than boron, as an impurity in the semiconductor, the thrust can be improved. In addition, the manufacturing process can be simplified since it is possible to form an AI2 single crystal with selectivity. Furthermore, since Aj2 can be diffused from a single crystal with good crystallinity into the semiconductor layer, a good P-type diffusion layer can be obtained.

又、そのような結晶性の良い八ρを形成する為に本発明
に用いる堆積膜形成法は、アルキルアルミニウムハイド
ライドのガスと水素ガスとを用いこれらの混合ガスの下
で電子供与体の基体表面を加熱して、基体上に良質のA
℃堆積膜を表面反応により形成するもので、この際の基
体表面温度としては、アルキルアルミニウムハイドライ
ドの分解温度以上450℃未満が好ましく、より好まし
くは260℃以上440℃以下である(以下Aj2−C
VD法と称し、後でその詳細を述べる)。
In addition, the deposited film forming method used in the present invention to form such an 8ρ with good crystallinity uses an alkyl aluminum hydride gas and hydrogen gas, and deposits the electron donor on the substrate surface under a mixed gas of these. by heating and depositing a good quality A on the substrate.
℃ deposited film is formed by a surface reaction, and the substrate surface temperature at this time is preferably above the decomposition temperature of the alkyl aluminum hydride and below 450°C, more preferably between 260°C and 440°C (hereinafter referred to as Aj2-C).
This method is called the VD method, and its details will be described later).

この方法は、電子供与体の基体表面として基体中に自由
電子が存在しているか、もしくは自由電子を意図的に生
成せしめた基体の表面において、表面上に付着した原料
ガス分子との電子授受により化学反応が促進されること
を利用している。
In this method, free electrons are present in the substrate surface of the electron donor, or free electrons are intentionally generated on the surface of the substrate, and electrons are exchanged with raw material gas molecules attached to the surface. It takes advantage of the fact that chemical reactions are accelerated.

よって電子共与性の基体上のみに選択性よくA℃が堆積
する。またこのAfl−CVD法により形成されるAj
2単結晶は、表面においてもヒロック等がほとんどない
極めて良好な結晶性を有するため、半導体基体との界面
においてAj2−8L界面で従来生じていたような共晶
形成に伴うアロイスパイクもほとんど起きないか極めて
少ない。このことにより、従来考えられてきたAI2の
概念を打ちゃふる程の効果が得られるのである。
Therefore, A° C. is deposited with good selectivity only on the electron-donating substrate. In addition, Aj formed by this Afl-CVD method
Since the 2 single crystal has extremely good crystallinity with almost no hillocks on the surface, alloy spikes due to eutectic formation that conventionally occur at the Aj2-8L interface at the interface with the semiconductor substrate hardly occur. Very few. This can produce effects that overturn the conventional concept of AI2.

第2図は本発明による半導体装置の製造方法を説明する
為の模式的断面図である。
FIG. 2 is a schematic cross-sectional view for explaining the method of manufacturing a semiconductor device according to the present invention.

半導体基体として例えば、n型単結晶Si基板201上
には、P型拡散領域を形成すべき部分が選択的に除去さ
れ、電子供与性の表面としての基板201表面が露出す
るように絶縁膜202が設けられている。この絶縁膜2
02は非電子供与性の表面である。
For example, on an n-type single crystal Si substrate 201 as a semiconductor substrate, a portion where a P-type diffusion region is to be formed is selectively removed, and an insulating film 202 is formed so that the surface of the substrate 201 as an electron-donating surface is exposed. is provided. This insulating film 2
02 is a non-electron donating surface.

(第2図(A)) このような基体にA℃−CVD法を適用して単結晶Aβ
203を選択的に堆積形成する。(第2図(B)) 次いで、熱処理を施し、単結晶A、f2203よりSi
基板201内へA、+2を拡散させる。(第2図(C)
) 所望のP型拡散領域204を形成した後、必要に応じて
電極205を形成すれば、P型拡散領域と電気的にコン
タクトをとることができる。(第2図(D)) (A℃−CVD法の説明) A℃−CVD法によれば、電子供与性の表面上に結晶性
の良いAβを堆積させることができる。
(Figure 2 (A)) By applying the A℃-CVD method to such a substrate, single crystal Aβ
203 is selectively deposited. (Fig. 2 (B)) Next, heat treatment is performed to form Si from single crystal A, f2203.
A, +2 is diffused into the substrate 201. (Figure 2 (C)
) After forming the desired P-type diffusion region 204, if an electrode 205 is formed as necessary, electrical contact can be made with the P-type diffusion region. (FIG. 2(D)) (Description of A° C.-CVD method) According to the A° C.-CVD method, Aβ with good crystallinity can be deposited on an electron-donating surface.

とりわけこのような電子供与性の表面部分と非電子供与
性の表面部分とが共存する基体に本AβCVD法を適用
すれば電子供与性の基体表面部分にのみ良好な選択性の
もとにA℃単結晶を形成することができる。
In particular, if this AβCVD method is applied to a substrate in which electron-donating surface portions and non-electron-donating surface portions coexist, AβCVD can be applied to only the electron-donating surface portions of the substrate with good selectivity. Single crystals can be formed.

この電子供与性材料とは、基体中に自由電子が存在して
いるか、もしくは自由電子を意図的に生成せしめたかし
たもので、例えば基体表面上に付着した原料ガス分子と
の電子授受により化学反応が促進される表面を有する材
料をいう。例えば。
This electron-donating material is one in which free electrons exist in the substrate, or in which free electrons are intentionally generated. A material with a surface that promotes for example.

一般に導電体や半導体がこれに相当する。導電体として
の金属もしくは半導体表面に極めて薄い酸化膜が存在し
ているのものも含まれる。化学反応が促進されるのは、
基体と付着原料分子間で電子授受により化学反応が生ず
るからである。
Conductors and semiconductors generally correspond to this. It also includes those in which an extremely thin oxide film exists on the surface of a metal or semiconductor as a conductor. Chemical reactions are accelerated by
This is because a chemical reaction occurs between the substrate and the attached raw material molecules due to electron exchange.

具体的な電子供与性材料としては、単結晶シリコン、多
結晶シリコン、非晶質シリコン等の半導体、III族元
素としてのGa、In、Al2とV族元素としてのP、
As、Nとを組み合わせて成る三元素もしくは三元素も
しくは四元素III −V族化合物半導体、あるいは金
属、合金やシリサイド等である。これに対して、Al2
あるいはAl2を主成分とする金属が選択的に堆積しな
い表面を形成する材料、すなわち非電子供与性材料とし
ては、熱酸化、CVD等による酸化シリコン、BSG。
Specific electron-donating materials include semiconductors such as single crystal silicon, polycrystalline silicon, and amorphous silicon, Ga, In, and Al2 as group III elements, and P as group V elements;
It is a three-element or three-element or four-element III-V group compound semiconductor formed by combining As and N, or a metal, an alloy, a silicide, or the like. On the other hand, Al2
Alternatively, as a material forming a surface on which a metal containing Al2 as a main component is not selectively deposited, that is, a non-electron-donating material, silicon oxide by thermal oxidation, CVD, etc., or BSG.

PSG、BPSG等のガラスまたは酸化膜、熱窒化膜、
プラズマCVD、減圧CVD、ECR−CVD法等によ
るシリコン窒化膜等である。
Glass such as PSG, BPSG, oxide film, thermal nitride film,
A silicon nitride film or the like is formed by plasma CVD, low pressure CVD, ECR-CVD, or the like.

原料ガスとしては、アルキルアルミニウムライドとして
、モノメチルアルミニウムハイドライド(MMAH)ま
たは、ジメチルアルミニウムハイドライド(DMAH)
を用いる。
As the raw material gas, monomethylaluminum hydride (MMAH) or dimethylaluminum hydride (DMAH) is used as the alkylaluminide.
Use.

反応ガスとしては、水素を用いる。Hydrogen is used as the reaction gas.

また、本発明において、基体表面の加熱は、直接加熱法
(加熱手段からのエネルギーが直接基体に伝達されて基
体自体を加熱する方法)または間接加熱法によってか行
われる。
Further, in the present invention, heating of the surface of the substrate is performed by a direct heating method (a method in which energy from a heating means is directly transmitted to the substrate to heat the substrate itself) or an indirect heating method.

直接加熱の方法としては、例えばハロゲンランプ、キセ
ノンランプ等によるランプ加熱があげられる。また、間
接加熱の方法としては抵抗加熱があり、堆積膜を形成す
べき基体を支持するための堆積膜形成用の空間に配設さ
れた基体支持部材に設けられた発熱体等を用いて行うこ
とが出来る。
Examples of direct heating methods include lamp heating using a halogen lamp, xenon lamp, or the like. In addition, there is resistance heating as a method of indirect heating, which is carried out using a heating element etc. provided on a substrate support member disposed in a space for forming a deposited film to support a substrate on which a deposited film is to be formed. I can do it.

Aβ選択体積の際の基体表面の温度はアルキルアルミニ
ュウムハイドライドの分解温度以上450℃未満に保持
することが望ましく、260℃以上440℃以下とする
のがより望ましい。特に直接加熱によって基体を前記温
度に保持すれば高堆積速度で良質のへρ膜を形成するこ
とができる。例えば、Aρ膜形成時の基体表面温度をよ
り好ましい温度範囲である260℃〜440°Cとした
とき、3000人〜5000人/分という膜堆積速度が
得られ、抵抗加熱の場合よりも高い体積速度で良質な単
結晶A℃膜が得られる。
The temperature of the substrate surface during Aβ selection volume is desirably kept at a temperature above the decomposition temperature of the alkyl aluminum hydride and below 450°C, more preferably between 260°C and 440°C. In particular, if the substrate is maintained at the above temperature by direct heating, a high quality ρ film can be formed at a high deposition rate. For example, when the substrate surface temperature during Aρ film formation is set to a more preferable temperature range of 260°C to 440°C, a film deposition rate of 3000 to 5000 people/min can be obtained, and the volume is higher than that in the case of resistance heating. A high quality single crystal A°C film can be obtained at high speed.

次にAl1−CVD法を適用するに好ましい成膜装置の
一例を第3図に示し説明する。
Next, an example of a film forming apparatus preferable for applying the Al1-CVD method is shown in FIG. 3 and will be described.

第3図における310a〜310dはメカニカルゲート
バルブ、316a〜316cは排気手段、311.31
3はロードロック室、318は基体支持体、319は原
料ガスの導入ライン、330は直接加熱手段としてのラ
ンプ、331は基体をのせるツメ、319′は反応ガス
の導入ライン、319−1はアルキルアルミニウムハイ
ドライドとしてのA℃(CH3) 2H(DMAH)を
バブリングする為のバブラーである。
310a to 310d in FIG. 3 are mechanical gate valves, 316a to 316c are exhaust means, and 311.31
3 is a load lock chamber, 318 is a substrate support, 319 is a source gas introduction line, 330 is a lamp as a direct heating means, 331 is a claw on which the substrate is placed, 319' is a reaction gas introduction line, and 319-1 is a This is a bubbler for bubbling A°C (CH3) 2H (DMAH) as alkyl aluminum hydride.

基体上への成膜の手順は次の通りである。The procedure for forming a film on the substrate is as follows.

まず、開口部を有する絶縁膜の設けられた基体をロード
ロック室311に配置する。このロードロック室311
には反応ガスが導入され反応ガス雰囲気中とされる。次
いで、排気系316bによって反応室312内をlXl
0−8Torr程度に排気する。
First, a base body provided with an insulating film having an opening is placed in the load lock chamber 311 . This load lock chamber 311
A reaction gas is introduced into the reaction gas atmosphere. Next, the inside of the reaction chamber 312 is pumped with lXl by the exhaust system 316b.
Exhaust to about 0-8 Torr.

ただし反応室312内の真空度は1×10To’rrよ
り悪くてもAβは成膜できる。
However, Aβ can be formed into a film even if the degree of vacuum in the reaction chamber 312 is worse than 1×10 To'rr.

そして、基体をツメ331上に移動配置する。Then, the base body is moved and placed on the claw 331.

第1のガスライン319から原料ガスを供給する。 第
2のガスライン319′は反応ガス用であり、この第2
のガスライン319′からキャリアガスH2を流し、不
図示のスローリークバルブの開度を調整して反応室31
2内の圧力を所定の値にする。この場合の好ましい圧力
はほぼ1.5Torrである。原料ガスラインより原料
ガスを反応管内へ導入する。全圧は好ましくは0.05
〜760Torrであり、より好ましくは0.1〜0.
8Torrとし原料ガス分圧を好ましくは反応管内圧の
lXl0−5〜1.3X10Torr、とする。その後
ランプ330や基体支持部材に設けられた発熱体(不図
示)等に通電しウェハを直接加熱する。このようにして
A℃を堆積させる。 所定の堆積時間が経過した後、原
料ガスの供給を一端停止する。
Raw material gas is supplied from the first gas line 319. The second gas line 319' is for the reactant gas;
The carrier gas H2 is flowed from the gas line 319' of the reaction chamber 31, and the opening degree of a slow leak valve (not shown) is adjusted.
Set the pressure inside 2 to a predetermined value. The preferred pressure in this case is approximately 1.5 Torr. Raw material gas is introduced into the reaction tube from the raw material gas line. The total pressure is preferably 0.05
~760 Torr, more preferably 0.1~0.
8 Torr, and the raw material gas partial pressure is preferably 1X10-5 to 1.3X10 Torr, which is the internal pressure of the reaction tube. Thereafter, electricity is applied to the lamp 330, a heating element (not shown) provided on the base support member, etc., to directly heat the wafer. In this way, A° C. is deposited. After a predetermined deposition time has elapsed, the supply of source gas is temporarily stopped.

このような方法により、開孔内に選択的にA4膜が堆積
する。
With this method, the A4 film is selectively deposited within the openings.

上記Agの堆積終了後CVD反応室312は排気系31
6bによりほぼ5X10”Torr以下の真空度に到達
するまで排気される。ロードロック室313をほぼ5×
1O−3TOrr以下に排気した後、ゲートバルブ31
0Cを開き、基体を移動する。ゲートバルブ310Cを
閉じた後、ロードロック室313はN2などのガスが大
気圧に達するまで流入し、ゲートバルブ310dを通っ
て基体は装置の外へ移動させられる。
After the above Ag deposition is completed, the CVD reaction chamber 312 is closed to the exhaust system 31.
6b until it reaches a vacuum level of approximately 5×10” Torr or less.The load lock chamber 313 is evacuated by approximately 5×
After exhausting to 1O-3 TOrr or less, the gate valve 31
Open 0C and move the substrate. After closing the gate valve 310C, a gas such as N2 flows into the load lock chamber 313 until it reaches atmospheric pressure, and the substrate is moved out of the apparatus through the gate valve 310d.

本Aρ−CVD法によれば、P型拡散領域の形成の為以
外に以下のようなAr2を主成分とする金属膜をも選択
的に堆積でき、優れた膜特性を示す電極を形成すること
が可能となる。
According to the present Aρ-CVD method, in addition to forming a P-type diffusion region, it is also possible to selectively deposit a metal film mainly composed of Ar2 as shown below, and to form an electrode that exhibits excellent film characteristics. becomes possible.

例えば、アルキルアルミニウムハイドライドのガスと水
素とに加えて、S I H4S ]、 2 H6Si3
H8,Si  (CH3)4.5iCfi4+S I 
H2Cρz、5iHCρ3等のSi原子を含むガスや、
TiCj2+  TiBrxTi (CH3) 4等の
Ti原子を含むガスや、ビスアセチルアセトナト銅Cu
(CsH70□)2、ビスジピバロイルメタフ“−イト
銅C11(C1lH190□)2、ビスへキザフルオロ
アセチルアセトナト銅Cu(C5HF60□)2等のC
u原子を含むガスを適宜組み合わせて導入して混合ガス
雰囲気とし、例えばA℃−Si、AρTi、Ar2−C
u、Ar2−3i−Ti、Ar2SL−Cu等の導電材
料を選択的に堆積させて電極を形成してもよい。
For example, in addition to alkyl aluminum hydride gas and hydrogen, S I H4S], 2 H6Si3
H8,Si (CH3)4.5iCfi4+S I
Gas containing Si atoms such as H2Cρz, 5iHCρ3,
Gas containing Ti atoms such as TiCj2+ TiBrxTi (CH3) 4, bisacetylacetonatocopper Cu
(CsH70□)2, bisdipivaloylmetaf"-ite copper C11 (C1lH190□)2, bishexafluoroacetylacetonatocopper Cu (C5HF60□)2, etc.
A suitable combination of gases containing u atoms is introduced to create a mixed gas atmosphere, for example, A℃-Si, AρTi, Ar2-C.
Electrodes may be formed by selectively depositing a conductive material such as u, Ar2-3i-Ti, Ar2SL-Cu, or the like.

また、Afi−CVD法により結晶性の優れたA℃又は
Ar2を主成分とする金属膜を形成した後、または成膜
後Aρを拡散させP型半導体層を形成した後に電極およ
び配線を形成しても良い。
In addition, after forming a metal film mainly composed of A℃ or Ar2 with excellent crystallinity using the Afi-CVD method, or after forming a P-type semiconductor layer by diffusing Aρ after film formation, electrodes and wiring are formed. It's okay.

この堆積工程には、非選択性の成膜方法を適用して、前
述の選択堆積したAr1膜および絶縁膜としての5i0
2等の上にもA℃又はA℃を主成分とする金属膜を形成
することにより、半導体装置の電極及び配線として汎用
性の高い好適な金属膜を得ることもできる。このような
電極及び配線として金属膜とは、具体的には以下のとお
りである。
In this deposition step, a non-selective film forming method is applied to form the selectively deposited Ar1 film and the 5i0 insulating film.
By forming a metal film containing A° C. or A° C. as a main component also on the substrate 2, etc., it is possible to obtain a suitable metal film with high versatility as an electrode and wiring of a semiconductor device. Specifically, the metal film used as such an electrode and wiring is as follows.

選択堆積したAfi、Ar2−3i、Aρ−Ti、A4
2−Cu、 Ar2−8i−Ti  Ar2−3i−C
u等と非選択的に堆積したA℃、Ar2−3i、 Ar
2−Ti、An−Cu、Ar2−3i−Ti、Ar2−
3i−Cuとの組み合わせ等である。非選択堆積のため
の成膜方法としは上述したA℃−CVD法以外のCVD
法やスパッタリング法等がある。このように開孔内をA
℃−CVD法によって結晶性の優れた金属で埋め、配線
を非選択性の成膜方法で形成するという2段階の工程を
取ることによって、コンタクトホール内にいわゆる巣と
よばれる空隙部を形成することなく電極及び配線を形成
することができる。
Selectively deposited Afi, Ar2-3i, Aρ-Ti, A4
2-Cu, Ar2-8i-Ti Ar2-3i-C
A℃, Ar2-3i, Ar deposited non-selectively with u etc.
2-Ti, An-Cu, Ar2-3i-Ti, Ar2-
For example, a combination with 3i-Cu. The film forming method for non-selective deposition is CVD other than the above-mentioned A℃-CVD method.
method, sputtering method, etc. In this way, move the inside of the hole to
By using a two-step process of filling the contact hole with a metal with excellent crystallinity using the °C-CVD method and forming wiring using a non-selective film formation method, a void called a cavity is formed within the contact hole. Electrodes and wiring can be formed without any process.

〔実験例1〕 以下に、上記A℃−CVD法が優れており且つそれによ
り開孔内に堆積したA℃がいかに良質な膜であるかを示
すために、本発明者が先に示した実験装置を用い行った
実験例結果を示す。
[Experimental Example 1] Below, in order to demonstrate the superiority of the above A℃-CVD method and how high-quality the A℃ film deposited within the openings is, the present inventor previously demonstrated the The results of an example experiment conducted using the experimental device are shown.

基体としては、N型単結晶Siウェハ上に熱酸化により
、厚さ8000人の5in2を形成したサンプルを用意
した。これはSjO□に0.25μmX0.25μm角
〜100μm×1100u角の各種口径の開孔をパター
ニングし、下地のSi単結晶を露出させたものである。
As a substrate, a sample was prepared in which a 5in2 film with a thickness of 8000 mm was formed on an N-type single crystal Si wafer by thermal oxidation. This is made by patterning SjO□ with openings of various diameters ranging from 0.25 μm x 0.25 μm square to 100 μm x 1100 μm square to expose the underlying Si single crystal.

第4図(A)はこの基体の一部分を示す模式図である。FIG. 4(A) is a schematic diagram showing a portion of this base.

ここで401は伝導性(電子供与性)基体としての単結
晶シリコン基体、402は絶縁膜(非電子供与性膜)と
しての熱酸化シリコン膜である。これをサンプル1−1
とする。403および404は開孔(露出部)であり、
それぞれ口径が異なる。
Here, 401 is a single crystal silicon substrate as a conductive (electron-donating) substrate, and 402 is a thermally oxidized silicon film as an insulating film (non-electron-donating film). This is sample 1-1
shall be. 403 and 404 are openings (exposed parts),
Each has a different caliber.

まず、このような開口部を有する絶縁膜を設けられた基
体をロードロック室311に配した。このロードロック
室3]1には反応ガスとして水素が導入されて、水素ガ
ス雰囲気とした。次いで、排気系316bを通して反応
室312内をほぼ1XIO−’Torrに排気した。
First, a base provided with an insulating film having such an opening was placed in the load lock chamber 311. Hydrogen was introduced into the load lock chamber 3]1 as a reaction gas to create a hydrogen gas atmosphere. Next, the inside of the reaction chamber 312 was evacuated to approximately 1XIO-'Torr through the exhaust system 316b.

そして、基体をツメ331上に移動配置した。Then, the base body was moved and placed on the claw 331.

ガスライン319から原料ガスとしてDMAHを供給し
た。DMAHラインのキャリアガスはN2を用いた。
DMAH was supplied as a source gas from a gas line 319. N2 was used as the carrier gas for the DMAH line.

第2のガスライン319′は反応ガスとしてのN2用で
あり、この第2のガスライン319′からキャリアガス
H2を流し、不図示のスローリークバルブの開度を調整
して反応室312内の圧力をほぼ1.5Torrにした
。DMAHラインよりDMAHを反応管内へ導入した。
The second gas line 319' is for N2 as a reaction gas, and the carrier gas H2 is flowed from this second gas line 319', and the opening degree of a slow leak valve (not shown) is adjusted to control the inside of the reaction chamber 312. The pressure was approximately 1.5 Torr. DMAH was introduced into the reaction tube from the DMAH line.

全圧は略々1.5Torrであり、DMAH分圧を略々
5.0XIO−3Torrとした。その後ハロゲンラン
プ330に通電しウェハを直接加熱した。このようにし
て第4図(B)に示すように開孔内に選択的にA℃膜4
05を堆積させた。
The total pressure was approximately 1.5 Torr, and the DMAH partial pressure was approximately 5.0XIO-3 Torr. Thereafter, electricity was applied to the halogen lamp 330 to directly heat the wafer. In this way, as shown in FIG. 4(B), the A.degree.
05 was deposited.

このときの基体表面の温度は270℃とした。The temperature of the substrate surface at this time was 270°C.

上記Aj2の堆積終了後DMAHの供給を停止し、CV
D反応室312を排気系31f13bを用いて5 X 
10−3T’o r r以下の真空度に到達するまで排
気した。ロードロック室313が5×1゜Torr以下
に排気された後、ゲートバルブ310cを開き、基体を
移動させた。ゲートバルブ310cを閉じた後、ロード
ロック室313にはN2ガスを大気圧に達するまで流入
し、ゲートバルブ310dを開き基体を装置の外へ取り
出した。
After the above Aj2 deposition is completed, the supply of DMAH is stopped, and the CV
D reaction chamber 312 is 5X using exhaust system 31f13b
It was evacuated until a degree of vacuum of 10-3 T'o r r or less was reached. After the load lock chamber 313 was evacuated to 5×1° Torr or less, the gate valve 310c was opened and the substrate was moved. After closing the gate valve 310c, N2 gas was flowed into the load lock chamber 313 until it reached atmospheric pressure, and the gate valve 310d was opened to take out the substrate from the apparatus.

つづいて同様に先に準備した基体と同じ基体を用いて、
今度は直接加熱により基体表面温度を200℃〜490
℃に設定しAj2膜を形成した。
Next, using the same base as previously prepared,
This time, the substrate surface temperature was increased from 200℃ to 490℃ by direct heating.
The Aj2 film was formed.

ここで他の成膜条件は全て同じものとした。All other film forming conditions were the same here.

その結果を表1に示す。The results are shown in Table 1.

表1から判るように、直接加熱により基体表面温度が2
60°C以上の温度範囲ではAfiが開孔内に、選択的
に堆積速度3000〜5000人/分で堆積した。
As can be seen from Table 1, direct heating increases the substrate surface temperature by 2.
In the temperature range above 60°C, Afi was selectively deposited within the open pores at a deposition rate of 3000-5000 people/min.

基体表面温度が260〜440 ’Cの範囲での開孔内
のへρ膜の特性を調べてみると、炭素の含有はなく、抵
抗率2.8〜3.4μΩcm、反射率90〜95%、1
μm以上のヒロック密度が0〜10であり、スパイク発
生(0,15μm接合の破壊確率)がほとんどない良好
な特性であることが判明した。
When we investigated the characteristics of the ρ film inside the openings when the substrate surface temperature was in the range of 260 to 440'C, we found that it contained no carbon, had a resistivity of 2.8 to 3.4 μΩcm, and a reflectance of 90 to 95%. ,1
It was found that the hillock density of 0 to 10 μm or more was good, with almost no spike occurrence (probability of failure of a 0.15 μm junction).

これに対して基体表面温度が200°C〜250°Cで
は、堆積速度1000〜1500人/分と低く、スルー
プットも7〜10枚/Hと低下した。 また、基体表面
温度が440℃を越えると、反射率が60%以下、1μ
m以上のヒロック密度がlO〜io’cm−、スパイク
発生が0〜30%となり、開孔内のA、C膜の特性は低
下し[実験例2] 次に前述した方法により以下に述べるような構成の基体
(サンプル)にAn膜を形成した。
On the other hand, when the substrate surface temperature was 200° C. to 250° C., the deposition rate was low at 1000 to 1500 sheets/min, and the throughput was also low to 7 to 10 sheets/h. Also, if the substrate surface temperature exceeds 440°C, the reflectance will be 60% or less, 1μ
When the hillock density of m or more is lO~io'cm-, the occurrence of spikes is 0 to 30%, and the characteristics of the A and C films in the opening are reduced [Experimental Example 2] Next, by the method described above, as described below. An An film was formed on a substrate (sample) having the following configuration.

第1の基体表面材料としての単結晶シリコンの上に、第
2の基体表面材料としてのCVD法による酸化シリコン
膜を形成し、フオオトリソグラフィー工程によりバター
ニングを行い、単結晶シリコン表面を部分的に吐出させ
た。
A silicon oxide film as a second substrate surface material is formed by CVD on the single crystal silicon as the first substrate surface material, and buttering is performed by a photolithography process to partially cover the single crystal silicon surface. was discharged.

このときの熱酸化5in2膜の膜厚は7000人、単結
晶シリコンの露出部即ち開口の大きさは0.25μmX
0.25μm〜100μmX100μmであった。この
ようにしてサンプル1−2を準備した。(以下このよう
なサンプルを”CVD  Sin、(以下SiO□と略
す)/単結晶シリコン°“と表記することとする)。
At this time, the thickness of the thermally oxidized 5in2 film was 7000 mm, and the exposed area of single crystal silicon, that is, the size of the opening, was 0.25 μm.
It was 0.25 μm to 100 μm×100 μm. Sample 1-2 was prepared in this way. (Hereinafter, such a sample will be referred to as "CVD Sin, (hereinafter abbreviated as SiO□)/single crystal silicon").

サンプル1−3は常圧CVDによって成膜したポロンド
ープの酸化膜/単結晶シリコン、サンプル1−4は常圧
CVDによって成膜したリンドープの酸化膜/単結晶シ
リコン、サンプル1−5は常圧CVDによって成膜した
リンおよびポロンドープの酸化膜/単結晶シリコン、 サンプル1−6はプラズマCVDによって成膜した窒化
膜/単結晶シリコン、 サンプル1−7は熱窒化膜/単結晶シリコン、サンプル
1−8は減圧DCVDによって成膜した窒化膜/単結晶
シリコン、 サンプル1−9はECR装置によって成膜した窒化膜/
単結晶シリコンである。
Sample 1-3 is a poron-doped oxide film/single crystal silicon formed by atmospheric pressure CVD, Sample 1-4 is a phosphorus-doped oxide film/single crystal silicon formed by atmospheric pressure CVD, and sample 1-5 is formed by normal pressure CVD. Sample 1-6 is a nitride film/single crystal silicon deposited by plasma CVD, Sample 1-7 is a thermal nitride film/single crystal silicon film, Sample 1-8 is a nitride film/single crystal silicon film deposited by plasma CVD. Sample 1-9 is a nitride film/single crystal silicon film formed by low pressure DCVD, and Sample 1-9 is a nitride film/single crystal silicon film formed by an ECR device.
It is single crystal silicon.

以上のような全サンプルについても良好な選択性のもと
に単結晶Afl膜を再現性良く形成することができた。
For all the samples described above, single crystal Afl films could be formed with good selectivity and good reproducibility.

さらに以下に示す第1の基体表面材料(18種類)と第
2の基体表面材料(9種類)の全組み合わせによりサン
プル1−11〜1−179 (注意:サンプル番号1−
10.20.30.40.50.6o、70.80.9
0.100.110.120.130,140,150
.160.170、は欠番)を作成した。第1の基体表
面材料として単結晶シリコン(単結晶Si)、多結晶シ
リコン(多結晶Si)、非晶質シリコン(非晶質Si)
、タングステン(W)、モリブデン(Mo)、タンタル
(Ta)、タングステンシリサイド(WSi)、チタン
シリサイド(TiSi)、アルミニウム(A℃)、アル
ミニウムシリコン(A℃−3i)、チタンアルミニウム
(Ar1−Ti)、チタンナイトライド(Ti−N)、
銅(Cu)、アルミニウムシリコン銅(Aj2−3i−
Cu)、アルミニウムパラジウム(A℃−Pd)、チタ
ン(Ti)、モリブデンシリサイド(Mo−8i)、タ
ンタルシリサイド(Ta−8i)を使用した。第2の基
体表面材料トシテハT−8i 02 、 S i O2
,BSG。
Furthermore, samples 1-11 to 1-179 (Caution: Sample number 1-
10.20.30.40.50.6o, 70.80.9
0.100.110.120.130,140,150
.. 160.170 are missing numbers). Single crystal silicon (single crystal Si), polycrystalline silicon (polycrystalline Si), amorphous silicon (amorphous Si) as the first substrate surface material
, tungsten (W), molybdenum (Mo), tantalum (Ta), tungsten silicide (WSi), titanium silicide (TiSi), aluminum (A°C), aluminum silicon (A°C-3i), titanium aluminum (Ar1-Ti) , titanium nitride (Ti-N),
Copper (Cu), aluminum silicon copper (Aj2-3i-
Cu), aluminum palladium (A° C.-Pd), titanium (Ti), molybdenum silicide (Mo-8i), and tantalum silicide (Ta-8i) were used. Second substrate surface material Toshiteha T-8i 02, S i O2
,BSG.

PSG、BPSG、P−8iN、T−3iNLP−3i
N、ECR−3iNである。以上のような全サンプルに
ついても上述したサンプル1−1に匹敵する良好なAρ
膜を形成することができた。
PSG, BPSG, P-8iN, T-3iNLP-3i
N, ECR-3iN. All the samples mentioned above also have good Aρ comparable to sample 1-1 mentioned above.
A film could be formed.

以上説明したようにAj2−CVD法はあらゆる半導体
基体にP型層を形成する為の工程に好ましく適用できる
だけでなく、電極及び配線を形成する為にも好適に用い
られる。
As explained above, the Aj2-CVD method is not only suitably applicable to the process of forming a P-type layer on any semiconductor substrate, but also suitably used for forming electrodes and wiring.

[実施例1〕 開口部を有する絶縁膜の設けられた基体を準備し、原料
ガスとしてDMAH1反応ガスとして水素を用い、基体
表面を270°Cに保持して実験例示したと同様なAρ
−CVD法により、開口部にA℃単結晶を600人形成
した。その後900℃でAρ拡散の為の熱処理を施しP
型の拡散層を形成した。そしてその上に更に、6j2の
電極を形成した。Si中の拡散係数は従来のボロンに対
して一桁はど大きいことから低温、短時間で深いP型の
拡散層を形成することができた。更に開口内にはスパイ
クがほとんどなく良好なP型の拡散層を得ることができ
た。
[Example 1] A substrate provided with an insulating film having an opening was prepared, DMAH was used as the raw material gas, hydrogen was used as the reaction gas, the substrate surface was maintained at 270°C, and the same Aρ as in the experimental example was prepared.
- 600 A° C. single crystals were formed in the openings by the CVD method. After that, heat treatment was performed at 900℃ for Aρ diffusion.
A mold diffusion layer was formed. Further, an electrode 6j2 was formed thereon. Since the diffusion coefficient in Si is an order of magnitude higher than that of conventional boron, it was possible to form a deep P-type diffusion layer at low temperatures and in a short time. Furthermore, there were almost no spikes in the opening, and a good P-type diffusion layer could be obtained.

【実施例2〕 本例は絶縁ゲート型トランジスタとしてのMOSFET
の製造方法に適用するものである。
[Example 2] This example is a MOSFET as an insulated gate transistor.
It is applied to the manufacturing method of

基体としてMOSFETを形成すべき部分が開口された
絶縁層を有する半導体基体を用意した。
A semiconductor substrate having an insulating layer with an opening in a portion where a MOSFET was to be formed was prepared.

実施例1と同様な成膜方法を用いてAρを拡散させたP
型の拡散層を形成した。次に周知のウェットエツチング
法により絶縁被覆層および拡散後に残存したAl2を取
り除いた。次に周知のプロセスによってゲート絶縁膜5
03、ゲート電極504、ソース505、ドレイン50
6、層間絶縁膜507の形成を行った後、コンタクトホ
ールな形成し、Al2−CVD法としてDMAHとSi
H4と水素とを用いた熱CVD法によってAl2−3L
からなる表面が実質的に水平なソース508およびドレ
イン510電極を形成した。その後、スパッタリング法
により、Al2−3i−Cu膜を非選択的に堆積させパ
ターンニングして配線を形成して第5図に示されるよう
なMOSFETを作成した。このようにMOSFETの
Pwellの形成に本発明の方法を用いる場合、実施例
1と同様に良好なP型の拡散層を得ることができるとと
もに、ゲート酸化膜がS i O2とAρ203の混合
物となり従来の酸化膜より誘電率の高いゲート酸化膜を
形成することができた。ソース、ドレイン電極のコンタ
クトホール内は結晶性の優れたAβ−Siで埋められて
おり、巣のようなものはなかった。また、Al2−CV
D法によって形成された開孔内のAρ−Si膜の表面性
がよいために、この開孔内に選択堆積したAl2−Si
膜と、スパッタリング法によるAc31−Cu膜とは、
電気的にも機械的にも耐久性の高いコンタクト状態とな
っていた。
P in which Aρ was diffused using the same film formation method as in Example 1
A mold diffusion layer was formed. Next, the insulating coating layer and the Al2 remaining after diffusion were removed by a well-known wet etching method. Next, a gate insulating film 5 is formed by a well-known process.
03, gate electrode 504, source 505, drain 50
6. After forming the interlayer insulating film 507, a contact hole is formed, and DMAH and Si are formed using the Al2-CVD method.
Al2-3L by thermal CVD method using H4 and hydrogen
Source 508 and drain 510 electrodes having substantially horizontal surfaces were formed. Thereafter, an Al2-3i-Cu film was non-selectively deposited and patterned by sputtering to form wiring, thereby producing a MOSFET as shown in FIG. In this way, when the method of the present invention is used to form the Pwell of a MOSFET, a good P-type diffusion layer can be obtained as in Example 1, and the gate oxide film becomes a mixture of SiO2 and Aρ203, unlike the conventional method. We were able to form a gate oxide film with a higher dielectric constant than that of the previous oxide film. The contact holes of the source and drain electrodes were filled with Aβ-Si having excellent crystallinity, and there were no cavities. Also, Al2-CV
Due to the good surface properties of the Aρ-Si film inside the openings formed by the D method, Al2-Si selectively deposited inside the openings.
The film and the Ac31-Cu film made by sputtering are as follows:
The contact state was highly durable both electrically and mechanically.

(実施例3) 本例は、バイポーラトランジスタの製造方法に適用した
ものである。
(Example 3) This example is applied to a method for manufacturing a bipolar transistor.

先ず従来用いられているイオン打ち込み法によってボロ
ン(B)をシリコン中に打込み、P+埋め込み層601
を形成した。次にエピタキシャル成長によって単結晶シ
リコンを成長させ、絶縁被覆層を形成した後、コレクタ
を形成すべき領域に開口部を形成した。実験例1と同様
なAβ−CVD法により単結晶Aj2を700人堆積さ
せ900℃でA℃拡散の為の熱処理を施しP−コレクタ
602層を形成した。その後、リン(P)をイオン注入
することによってベース領域603を形成した。次に再
びAn−CVDの成膜条件下でAβを堆積させA℃拡散
の為の熱処理を施しエミッタ領域604を形成した。そ
の後またDMAHとS i H4と水素とを用いた八で
−CVD法によりベース、エミッタ、コレクタ電極とな
るA℃−8L膜を形成した。その後、従来行われている
スパッタリング法により、Aρ−8i−Cu膜を非選択
的に堆積させてパターンニングし、配線605を形成し
て、第6図に示されるようなバイポーラ型のトランジス
タを作成した。本実施例で形成されたP型の半導体層も
実施例1および2と同様に良好なものであり、また電極
および電極と配線とのコンタクトも実施例2と同様に良
好であった〇 本実施例の場合、P型の半導体不純物としてAl2を用
いているため、従来のボロンなP型の不純物として用い
ているものに較べ、短時間で、深いP型の拡散層を形成
することができた。
First, boron (B) is implanted into silicon using a conventional ion implantation method to form a P+ buried layer 601.
was formed. Next, single crystal silicon was grown by epitaxial growth to form an insulating coating layer, and then an opening was formed in the region where the collector was to be formed. Seven hundred single crystals Aj2 were deposited by the same Aβ-CVD method as in Experimental Example 1, and heat treated at 900° C. for A° C. diffusion to form a P-collector 602 layer. Thereafter, a base region 603 was formed by ion-implanting phosphorus (P). Next, Aβ was deposited again under An-CVD film forming conditions and heat treated for diffusion at A° C. to form an emitter region 604. Thereafter, an A°C-8L film was formed to serve as the base, emitter, and collector electrodes by the 8-CVD method using DMAH, SiH4, and hydrogen. Thereafter, a conventional sputtering method is used to non-selectively deposit and pattern an Aρ-8i-Cu film to form a wiring 605 to create a bipolar transistor as shown in FIG. did. The P-type semiconductor layer formed in this example was also good as in Examples 1 and 2, and the contact between the electrode and the electrode and the wiring was also as good as in Example 2. In this example, since Al2 is used as the P-type semiconductor impurity, a deep P-type diffusion layer can be formed in a shorter time than when using conventional boron as the P-type impurity. .

なお本発明はこれらの実施例によって限定されるもので
はな(、本発明の目的を達成する構成であればよい。
Note that the present invention is not limited to these embodiments, but any configuration that achieves the object of the present invention may be used.

[発明の効果] (1)P型の半導体不純物として八βを用いることによ
って従来より低温で短時間でしかも深いP型の拡散層を
形成することができる。
[Effects of the Invention] (1) By using octaβ as a P-type semiconductor impurity, a deeper P-type diffusion layer can be formed at a lower temperature and in a shorter time than before.

(2)Siとの良好な界面を有し、なおかつ単結晶であ
るAρから半導体層へ/M2原子を拡散させることによ
って、アロイスパイク等がほとんどない良好なP形の拡
散層が得られる。
(2) By diffusing /M2 atoms from the single crystal Aρ to the semiconductor layer, which has a good interface with Si, a good P-type diffusion layer with almost no alloy spikes etc. can be obtained.

(2)アルキルアルミニュウムハイドライドと水素とを
用いたCVD法によって所望の半導体上のみにAfiを
選択成長させることが可能となり、パターニング等が不
要となり工程が簡略化できる。
(2) The CVD method using alkyl aluminum hydride and hydrogen makes it possible to selectively grow Afi only on a desired semiconductor, eliminating the need for patterning and simplifying the process.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明により形成されたP型半導体層の模式図
、第2図は本発明のP型半導体層を形成する工程図、第
3図は本発明による単結晶へεの図、第5図は本発明の
P型Wellを持つMOSFETの概略断面図、第6図
は本発明のP型埋込み層、コレクタ層、エミツタ層を持
つバイポーラトランジスタの概略断面図、第7図は従来
のAf2によるP型拡散層を形成する工程図である。 101.201,401,501,701・・・・基体
、 102.202,402・・・絶縁膜(非電子供与性膜
)、 103.203,405・・・へ4堆積膜、104.2
04,502,705・・P型半導体領域、 205・・・電極、 310a〜310d・・・メカニカルゲートバルブ、 311.313・・・ロードロック室、316a〜31
6c・・・排気手段、 3〕8・・・基体支持体、 319・・・原料ガス導入ライン、 319゛ ・・・反応ガス導入ライン、319−1・・
・バブラー 330・・・ランプ、 331・・・基体保持用のツメ、 401・・・伝導性(電子供与性)基体、403.40
4,703・・・開孔部、503・・・ゲート絶縁膜、 504・・・ゲルト電極、 505・・・ソース領域、 506・・・ドレイン領域、 507・・・層間絶縁膜、 508・・・ソース電極、 509・・・ドレイン電極、 510.605・・・配線、 601・・・P1埋込み層、 602・・・P−理込み層 603・・・ベース領域 604・・・エミッタ領域 702・・・酸化シリコン層 704・・・多結晶Afi膜
FIG. 1 is a schematic diagram of a P-type semiconductor layer formed according to the present invention, FIG. 2 is a process diagram for forming a P-type semiconductor layer according to the present invention, FIG. 3 is a diagram of ε to a single crystal according to the present invention, and FIG. Fig. 5 is a schematic cross-sectional view of a MOSFET with a P-type well according to the present invention, Fig. 6 is a schematic cross-sectional view of a bipolar transistor having a P-type buried layer, collector layer, and emitter layer according to the present invention, and Fig. 7 is a schematic cross-sectional view of a MOSFET with a P-type well according to the present invention. FIG. 101.201,401,501,701...Substrate, 102.202,402...Insulating film (non-electron donating film), 103.203,405...4 deposited film, 104.2
04,502,705...P-type semiconductor region, 205...electrode, 310a-310d...mechanical gate valve, 311.313...load-lock chamber, 316a-31
6c... Exhaust means, 3]8... Substrate support, 319... Raw material gas introduction line, 319゛... Reaction gas introduction line, 319-1...
- Bubbler 330... lamp, 331... claw for holding the substrate, 401... conductive (electron donating) substrate, 403.40
4,703... Opening portion, 503... Gate insulating film, 504... Gelt electrode, 505... Source region, 506... Drain region, 507... Interlayer insulating film, 508... -Source electrode, 509...Drain electrode, 510.605...Wiring, 601...P1 buried layer, 602...P-implemented layer 603...Base region 604...Emitter region 702. ...Silicon oxide layer 704...Polycrystalline Afi film

Claims (2)

【特許請求の範囲】[Claims] (1)P型導電型の半導体領域を有する半導体装置の製
造方法において、 半導体基体の主面上に単結晶アルミニウム層を形成して
該半導体基体にアルミニウムを拡散させて前記P型導電
型の半導体領域を形成することを特徴とする半導体装置
の製造方法。
(1) In a method of manufacturing a semiconductor device having a P-type conductivity type semiconductor region, a single-crystal aluminum layer is formed on the main surface of a semiconductor substrate, and aluminum is diffused into the semiconductor substrate to form the P-type conductivity type semiconductor. A method of manufacturing a semiconductor device, comprising forming a region.
(2)P型導電型の半導体領域を有する半導体装置の製
造方法において、 半導体基体の主面上に、アルキルアルミニウムハイドラ
イドのガスと水素とを利用した CVD法によりアルミニウムを堆積させ、該半導体基体
にアルミニウムを拡散させて前記P型導電型の半導体領
域を形成することを特徴とする半導体装置の製造方法。
(2) In a method for manufacturing a semiconductor device having a P-type conductivity type semiconductor region, aluminum is deposited on the main surface of a semiconductor substrate by a CVD method using an alkyl aluminum hydride gas and hydrogen; A method of manufacturing a semiconductor device, comprising forming the P-type conductivity type semiconductor region by diffusing aluminum.
JP14278790A 1990-05-31 1990-05-31 Manufacture of semiconductor device Pending JPH0435022A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14278790A JPH0435022A (en) 1990-05-31 1990-05-31 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14278790A JPH0435022A (en) 1990-05-31 1990-05-31 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0435022A true JPH0435022A (en) 1992-02-05

Family

ID=15323598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14278790A Pending JPH0435022A (en) 1990-05-31 1990-05-31 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0435022A (en)

Similar Documents

Publication Publication Date Title
JP3704427B2 (en) Method for forming copper metal wiring of semiconductor device
JP2004525510A (en) Copper interconnect structure with diffusion barrier
US5960320A (en) Metal wiring layer forming method for semiconductor device
JPH0367334B2 (en)
US6495461B2 (en) Process for forming amorphous titanium silicon nitride on substrate
KR20020001383A (en) Method of manufacturing a semiconductor device
JPH05209279A (en) Metal film forming device and metal film forming method
JP2565131B2 (en) Method for manufacturing semiconductor device
US5302846A (en) Semiconductor device having improved vertical insulated gate type transistor
US5360766A (en) Method for growing a high-melting-point metal film
US6004872A (en) Method of manufacturing semiconductor device
EP0480580A2 (en) Method for manufacturing an electrode structure of a semiconductor device
US5364802A (en) Method of making a semiconductor device with buried electrode
JP3151002B2 (en) Semiconductor device and manufacturing method
JPH0435022A (en) Manufacture of semiconductor device
JP2863277B2 (en) Semiconductor device, manufacturing method thereof and alignment method
WO1999062109A1 (en) Method of forming cobalt disilicide contacts by chemical vapor deposition
KR0175016B1 (en) Selective tungsten nitride thin film formation method and metallization method using the same
JP3250543B2 (en) Method for manufacturing semiconductor device
JPH06120355A (en) Manufacture of semiconductor device
KR0141966B1 (en) Method of forming in metal thin film fransistor
KR100872799B1 (en) Manufacturing method of metal silicide by plasma-enhanced atomic layer deposition for contact application in semiconductor devices
JP3868043B2 (en) Tungsten nitride film manufacturing method and metal wiring manufacturing method using the same
JP2834788B2 (en) Deposition film formation method
JPH0521384A (en) Semiconductor device and manufacturing method