JP3250543B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3250543B2
JP3250543B2 JP10859599A JP10859599A JP3250543B2 JP 3250543 B2 JP3250543 B2 JP 3250543B2 JP 10859599 A JP10859599 A JP 10859599A JP 10859599 A JP10859599 A JP 10859599A JP 3250543 B2 JP3250543 B2 JP 3250543B2
Authority
JP
Japan
Prior art keywords
temperature
semiconductor substrate
substrate
film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10859599A
Other languages
Japanese (ja)
Other versions
JP2000299295A (en
Inventor
宏治 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10859599A priority Critical patent/JP3250543B2/en
Publication of JP2000299295A publication Critical patent/JP2000299295A/en
Application granted granted Critical
Publication of JP3250543B2 publication Critical patent/JP3250543B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体基板表面の
浅い接合層にシリサイドを形成する半導体装置の製造方
法に係わるものである。
The present invention relates to a method for manufacturing a semiconductor device in which silicide is formed in a shallow junction layer on the surface of a semiconductor substrate.

【0002】[0002]

【従来の技術】近年、LSI(大規模集積回路)の微細化
にともない、配線における接続部を形成するコンタクト
の底部における低抵抗層の生成、かつ半導体表面に対す
る良好なカバレッジを実現できる成膜技術が検討されて
いる。これまでのところ、様々な材料・成膜方法が提案
されているが、その中で、TiSi2(チタンシリサイド)
膜は抵抗値が低く、高温でも電気特性が安定であり、か
つ、金属配線とのバリア膜として用いられるTiN(窒化
チタン)膜との整合性も良いことから、有力な材料とし
て注目されている。
2. Description of the Related Art In recent years, with the miniaturization of LSIs (large-scale integrated circuits), a film formation technique capable of forming a low-resistance layer at the bottom of a contact forming a connection part in a wiring and realizing good coverage on a semiconductor surface. Is being considered. Until now, various materials and film formation methods have been proposed. Among them, TiSi 2 (titanium silicide)
The film is attracting attention as a promising material because of its low resistance, stable electrical properties even at high temperatures, and good compatibility with the TiN (titanium nitride) film used as a barrier film with metal wiring .

【0003】現在、TiSi2膜の形成方法としては、スパ
ッタ法,プラズマCVD(気相成長)法が挙げられる。こ
こで、スパッタ法によるTiSi2膜の成膜は、サリサイド
プロセスが一般的である。これは、以下に示すプロセス
フローで形成される。 (1)ゲート電極配線となる多結晶シリコンのパターニン
グを行う。
At present, methods for forming a TiSi2 film include a sputtering method and a plasma CVD (vapor phase growth) method. Here, a salicide process is generally used for forming a TiSi 2 film by a sputtering method. This is formed by the following process flow. (1) Pattern the polycrystalline silicon to be the gate electrode wiring.

【0004】(2)基板全面にTiを形成し、熱処理によりS
iと接触するTiを合金反応によりシリサイド化する。 (3)絶縁膜上のSiと未反応なTiを選択除去する。 この(1)〜(3)のプロセスにより、TiSi2膜が形成され
る。これにより、ゲート電極配線と不純物拡散層の表面
とを、同時に、かつ自己整合的にシリサイド化し低抵抗
化することが可能となる。
(2) Ti is formed on the entire surface of the substrate, and S is formed by heat treatment.
Ti in contact with i is silicided by an alloying reaction. (3) Ti which has not reacted with Si on the insulating film is selectively removed. Through the processes (1) to (3), a TiSi 2 film is formed. This makes it possible to silicide the gate electrode wiring and the surface of the impurity diffusion layer simultaneously and in a self-aligned manner, thereby reducing the resistance.

【0005】しかしながら、近年、微細化によるアスペ
クト比の増加により、上述したスパッタ法によるTiSi2
膜の成膜方法では、コンタクト底部に十分な膜厚のTiSi
2膜の層を形成できなくなってきている。そして、デザ
インルールが0.13μm以下のプロセスでは、プラズマCVD
法によるTiSi2層の形成方法が有力となってきている。
However, in recent years, due to the increase in aspect ratio due to miniaturization, the above-mentioned TiSi 2
In the film formation method, a sufficient thickness of TiSi
It is becoming impossible to form two layers. In processes with design rules of 0.13 μm or less, plasma CVD
The formation method of the TiSi2 layer by the method is becoming effective.

【0006】このCVD法は、スパッタ法と比較して、凹
凸部においても段差被覆性の優れた成膜が可能であり、
また、膜を生成する下地の材質の違いによる反応差を利
用した選択成長も可能である。例えば、一般的なTiSi2
膜のプラズマCVD法は、Ar/H2/TiCl4(アルゴン/水素/
チタン/塩素)プラズマ雰囲気中において、シリコン
(Si)基板を約600℃に加熱しながらTi膜を堆積させ
る。このとき、プラズマ中において生成されたTi成膜種
は、露出した下地Siとシリサイド化反応を起こし、TiSi
2膜の層を形成する。
[0006] Compared to the sputtering method, the CVD method can form a film having excellent step coverage even on uneven portions.
Further, selective growth utilizing a reaction difference due to a difference in the material of a base for forming a film is also possible. For example, the common TiSi 2
The plasma CVD of the film is performed using Ar / H 2 / TiCl 4 (argon / hydrogen /
In a (titanium / chlorine) plasma atmosphere, a Ti film is deposited while heating a silicon (Si) substrate to about 600 ° C. At this time, the Ti film-forming species generated in the plasma cause a silicidation reaction with the exposed underlying Si, and the TiSi
Two layers are formed.

【0007】以上述べたプラズマCVD法によるTiSi2膜の
成膜方法にも、いくつかの問題点が挙げられる。それ
は、シリサイド化反応時に基板Siが消費され、基板Si表
面における浅い接合に対しては、形成されたシリサイド
膜がこの接合を突き抜けるために、接合リークの問題が
発生することである。
The above-described method for forming a TiSi 2 film by the plasma CVD method also has some problems. That is, the substrate Si is consumed during the silicidation reaction, and the problem of junction leakage occurs for a shallow junction on the surface of the substrate Si because the formed silicide film penetrates this junction.

【0008】特に、プラズマCVD法における接合を突き
抜けの問題は、シリサイド化反応時に消費されるTiSi2
材料自身に起因するものと、原料ガスTiCl4ガスがプラ
ズマ中で分解されて生じる塩素系エッチング種によるエ
ッチング効果に起因するものとがある。このため、消費
されるSiの量が多く、浅い接合に対しては、この接合リ
ークの問題は極めて深刻である。また、シリサイド化反
応時にエッチングが起こるため、TiSi2膜の膜厚を均一
に再現性良く形成することが困難である。
[0008] In particular, the problem of penetration through the junction in the plasma CVD method is a problem of TiSi 2 consumed during the silicidation reaction.
Some are caused by the material itself, and others are caused by an etching effect by chlorine-based etching species generated by decomposition of the source gas TiCl 4 gas in plasma. For this reason, the amount of Si consumed is large, and this problem of junction leakage is extremely serious for a shallow junction. Further, since etching occurs during the silicidation reaction, it is difficult to form the TiSi 2 film uniformly and with good reproducibility.

【0009】[0009]

【発明が解決しようとする課題】上述したように,従来
のプラズマCVD法によるTiSi2膜の形成は、シリサイド化
反応とエッチング反応とにより下地Siの消費をともな
う。従って、従来の手法を用いて浅い接合層上にTiSi2
膜を形成した場合、この浅い接合部は、突き抜けを起こ
したシリサイドに破壊され、リークが発生する。また、
均一な薄いTiSi2膜の形成は、上述したエッチング効果
のため、極めて困難である。
As described above, the formation of the TiSi2 film by the conventional plasma CVD method consumes the underlying Si due to the silicidation reaction and the etching reaction. Therefore, using the conventional method, the TiSi 2
When a film is formed, the shallow junction is broken by the silicide that has penetrated, and a leak occurs. Also,
It is extremely difficult to form a uniform thin TiSi 2 film because of the above-mentioned etching effect.

【0010】本発明は、このような背景の下になされた
もので、塩素がSiと反応し脱離する温度と、塩素による
エッチング反応を抑制する効果を持つ還元性ガスとを制
御することにより、Si基板を形成するSi原子の消費を抑
制し、浅い接合層上に低抵抗コンタクト層であるTiSi2
(チタンシリサイド)膜を形成する半導体装置の製造方
法を提供する。すなわち、本発明は、プラズマCVD法に
より浅い接合層上にTiSi2膜を形成するとき、塩素系エ
ッチング種によるSiの消費を抑制し、低抵抗コンタクト
の信頼性の向上を実現する。
The present invention has been made under such a background. By controlling the temperature at which chlorine reacts and desorbs with Si and a reducing gas having an effect of suppressing an etching reaction due to chlorine, the present invention is directed to the present invention. , Which suppresses the consumption of Si atoms forming the Si substrate and has a low-resistance contact layer TiSi 2 on the shallow junction layer
Provided is a method for manufacturing a semiconductor device for forming a (titanium silicide) film. That is, according to the present invention, when a TiSi 2 film is formed on a shallow bonding layer by a plasma CVD method, the consumption of Si by a chlorine-based etching species is suppressed, and the reliability of a low-resistance contact is improved.

【0011】[0011]

【課題を解決するための手段】請求項1記載の発明は、
少なくとも金属ハロゲン化物を含むガスをプラズマ解離
させることで半導体基板上に成膜を行うCVD法を用い
る半導体製造装置の製造方法において、前記半導体基板
の温度を、金属ハロゲン化物と半導体基板とがエッチン
グ反応を起こす温度以下として、半導体基板表面に供給
される金属ハロゲン化物をプラズマ解離することによ
り、半導体基板上に金属原子とハロゲン原子とを堆積さ
せる堆積過程と、前記半導体基板の基板温度を、金属ハ
ロゲン化物と半導体基板とがエッチング反応を起こす温
度以下として、前記半導体基板表面に還元性ガスを供給
するとともに、プラズマによりこの還元性ガスをラジカ
ルな状態とし、堆積過程で前記半導体基板表面に堆積さ
れたハロゲン原子をガス化して、この半導体基板表面か
らハロゲン原子を除去する除去過程と、前記半導体基板
の基板温度を、金属原子と半導体基板を構成する半導体
原子とが合金化する温度以上に設定して処理を行う合金
形成過程とを有し、前記堆積過程、前記除去過程及び合
金形成過程をこの順番で繰り返して行うことにより、前
記半導体基板表面に任意の厚さの前記合金の膜を形成す
ることを特徴とする
According to the first aspect of the present invention,
In a method of manufacturing a semiconductor manufacturing apparatus using a CVD method in which a film containing at least a metal halide is plasma-dissociated to form a film on a semiconductor substrate, the temperature of the semiconductor substrate is adjusted by etching between the metal halide and the semiconductor substrate.
A temperature lower than the temperature at which the metallization reaction occurs , a plasma dissociation of a metal halide supplied to the surface of the semiconductor substrate, a deposition process of depositing metal atoms and halogen atoms on the semiconductor substrate, and a substrate temperature of the semiconductor substrate, Metal c
The temperature at which an etching reaction occurs between a logenide and a semiconductor substrate
At the same time , supplying a reducing gas to the surface of the semiconductor substrate, making the reducing gas into a radical state by plasma, and gasifying halogen atoms deposited on the surface of the semiconductor substrate in a deposition process, A removing step of removing halogen atoms from the surface, and a substrate temperature of the semiconductor substrate , a metal atom and a semiconductor constituting the semiconductor substrate.
An alloy forming step of performing processing by setting the temperature to a temperature equal to or higher than the temperature at which atoms are alloyed, and by repeatedly performing the deposition step, the removing step, and the alloy forming step in this order, Forming a film of the alloy having a thickness of

【0012】請求項2記載の発明は、請求項1に記載の
半導体装置の製造方法において、前記金属ハロゲン化物
がTiCl4であること特徴とする。
According to a second aspect of the present invention, in the method of manufacturing a semiconductor device according to the first aspect, the metal halide is TiCl 4 .

【0013】請求項3に記載の発明は、請求項1または
請求項2に記載の半導体装置の製造方法において、前記
堆積過程における前記半導体基板温度が150℃以下で
あることを特徴とする。
According to a third aspect of the present invention, in the method of manufacturing a semiconductor device according to the first or second aspect, the semiconductor substrate temperature in the deposition step is 150 ° C. or less.
There is a feature.

【0014】請求項4記載の発明は、請求項1ないし請
求項3のいずれかに記載の半導体装置の製造方法におい
て、前記除去過程における前記半導体基板温度が150
℃以下であることを特徴とする。
According to a fourth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the first to third aspects, the temperature of the semiconductor substrate in the removing step is 150 degrees.
C. or lower .

【0015】請求項5に記載の発明は、請求項1ないし
請求項4のいずれかに記載の半導体装置の製造方法にお
いて、前記除去過程におけるプラズマ中で水素ラジカル
を生成する還元性ガスを使用することにより、前記半導
体基板表面からClをHClとして脱離させることを特徴と
する。
According to a fifth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the first to fourth aspects, a reducing gas that generates hydrogen radicals in plasma in the removing step is used. Thereby, Cl is desorbed from the surface of the semiconductor substrate as HCl.

【0016】請求項6に記載の発明は、請求項1ないし
請求項5のいずれかに記載の半導体装置の製造方法にお
いて、前記半導体基板がシリコン基板であり、形成され
る前記合金がチタンシリサイドであることを特徴とす
る。
According to a sixth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the first to fifth aspects, the semiconductor substrate is a silicon substrate, and the formed alloy is titanium silicide. There is a feature.

【0017】プラズマCVD法によるTiSi2膜形成におい
て、原料ガスとして使用するTiCl4は、成膜反応とエッ
チング反応とを同時に引き起こす。エッチング反応は、
原料ガス中に含まれる塩素と下地Siとが反応し、SiClx
(x = 1-4)が生成され脱離する。SiClxの脱離反応は、
Si基板の温度に強く依存する。Si基板の温度が約180℃
のとき、SiCl4で脱離し、Si基板の温度が約600℃のとき
にSiCl2、800℃以上のときにSiClの形で脱離する。
[0017] In TiSi2 film formed by the plasma CVD method, TiCl 4 used as a raw material gas causes a deposition reaction and an etching reaction at the same time. The etching reaction is
The chlorine contained in the source gas reacts with the underlying Si to produce SiClx
(X = 1-4) is generated and desorbed. The elimination reaction of SiClx is
It depends strongly on the temperature of the Si substrate. The temperature of the Si substrate is about 180 ° C
At this time, it is desorbed by SiCl 4 , and is desorbed in the form of SiCl 2 when the temperature of the Si substrate is about 600 ° C., and in the form of SiCl when it is 800 ° C. or more.

【0018】従って、Siの消費を抑制し、塩素を効果的
に脱離させるためには、Si基板の温度は低い方が良い。
しかしながら、シリサイド化が起こる温度は500-600℃
であることから、従来のプラズマCVD法によるTiSi2膜形
成プロセスのSi基板の温度は、600℃前後に設定されて
いる。このため、TiSi2膜形成プロセス中は、シリサイ
ド化反応とエッチング反応とが同時に起こっている。
Therefore, in order to suppress the consumption of Si and effectively desorb chlorine, the lower the temperature of the Si substrate, the better.
However, the temperature at which silicidation occurs is 500-600 ° C
Therefore, the temperature of the Si substrate in the TiSi 2 film forming process by the conventional plasma CVD method is set to about 600 ° C. Therefore, during the TiSi 2 film forming process, the silicidation reaction and the etching reaction occur simultaneously.

【0019】また、還元性の強いガスを導入し、塩素系
エッチング種と積極的に反応させることにより、基板Si
と塩素との反応を抑制させることができる。しかし、従
来の方法によるTiSi2膜の膜形成プロセス中にそのよう
なガスを導入しても、塩素によるSi基板のエッチング
は、少なからず発生してしまう。
Further, by introducing a highly reducing gas and reacting it positively with chlorine-based etching species, the substrate Si
And the reaction with chlorine can be suppressed. However, even if such a gas is introduced during the film forming process of the TiSi 2 film by the conventional method, etching of the Si substrate by chlorine occurs to a considerable extent.

【0020】本発明のプラズマCVD法によれば、Si基板
表面の浅い接合を破壊することなく、制御良くTiSi2
を形成できる。このプラズマCVD法によるTiSi2膜形成に
おいて、原料ガスとして使用するTiCl4は、成膜反応と
エッチング反応とを引き起こす。エッチング反応は、Ti
Cl4が分解することにより発生する塩素が基板Siと反応
するために起こる。このエッチング反応は、Si基板の温
度に強く依存する。
According to the plasma CVD method of the present invention, a TiSi 2 film can be formed with good control without breaking a shallow junction on the surface of a Si substrate. In forming a TiSi 2 film by the plasma CVD method, TiCl 4 used as a source gas causes a film forming reaction and an etching reaction. The etching reaction is Ti
This occurs because chlorine generated by the decomposition of Cl 4 reacts with the substrate Si. This etching reaction strongly depends on the temperature of the Si substrate.

【0021】また、還元性の高いガスを導入し、塩素と
積極的に反応させることは、塩素がSi基板のSi原子と反
応することを抑制する。本発明のプラズマCVD法は、Si
基板の温度と還元性の高いガスの供給量とを制御するこ
とにより、塩素による下地Siのエッチングによる消費を
抑制する。
Introducing a highly reducing gas and positively reacting with chlorine suppresses the reaction of chlorine with Si atoms on the Si substrate. The plasma CVD method of the present invention uses Si
By controlling the temperature of the substrate and the supply amount of the highly reducing gas, the consumption of chlorine by etching the underlying Si is suppressed.

【0022】[0022]

【発明の実施の形態】以下、図面を参照して本発明の実
施形態について説明する。図1〜図6は、本発明の一実
施形態によるTiSi2膜の生成プロセス説明を行う半導体
装置の断面図である。ここで、この一実施形態のプロセ
スは、公知の方法により、あらかじめ素子分離領域を形
成し、0.1μm程度の浅い拡散層がSi基板上に作り込まれ
た試料が用いられている。そして、製造にはECR-CVD装
置を用い、ソース及びドレイン領域の表面にTiSi2膜を
堆積させた。
Embodiments of the present invention will be described below with reference to the drawings. 1 to 6 are cross-sectional views of a semiconductor device for explaining a process of forming a TiSi 2 film according to an embodiment of the present invention. Here, the process of this embodiment uses a sample in which an element isolation region is formed in advance by a known method, and a shallow diffusion layer of about 0.1 μm is formed on a Si substrate. Then, a TiSi 2 film was deposited on the surfaces of the source and drain regions using an ECR-CVD apparatus for the manufacture.

【0023】本発明の一実施形態で用意した試料の概略
図を図1に示す。以下に、試料の作成方法を簡単に説明
する。n型のSi(100)基板1の表面にフィールド酸化膜2
を、従来から用いられている、選択的な熱酸化プロセス
により形成する。そして、露出したSi基板1表面に、イ
オンインプランテーションによりB(ボロン)原子を注
入する。そして、熱処理によりこのボロン原子の注入さ
れた拡散層を活性化し、0.1μm程度の浅いp+拡散層3を
形成する。
FIG. 1 is a schematic view of a sample prepared in one embodiment of the present invention. Hereinafter, a method of preparing a sample will be briefly described. Field oxide film 2 on the surface of n-type Si (100) substrate 1
Is formed by a conventionally used selective thermal oxidation process. Then, B (boron) atoms are implanted into the exposed surface of the Si substrate 1 by ion implantation. Then, the diffusion layer into which the boron atoms have been implanted is activated by heat treatment to form a shallow p + diffusion layer 3 of about 0.1 μm.

【0024】続いて、層間絶縁膜としてCVD法によりSiO
2膜4を堆積し、拡散層上にコンタクトホール4Hを形
成する。そして、最後に、希弗酸液により洗浄し、p+拡
散層3表面の自然酸化膜を除去する。この洗浄後、試料
は直ちにECR-CVD装置へ搬入され、本発明によるTiSi2
生成プロセスに従って、浅いp+拡散層3表面にTiSi2
を形成する。
Subsequently, as an interlayer insulating film, SiO 2 is formed by CVD.
2 A film 4 is deposited, and a contact hole 4H is formed on the diffusion layer. Finally, the substrate is washed with a dilute hydrofluoric acid solution to remove a natural oxide film on the surface of the p + diffusion layer 3. After this cleaning, the sample is immediately carried into the ECR-CVD apparatus, and a TiSi 2 film is formed on the surface of the shallow p + diffusion layer 3 according to the TiSi 2 film forming process according to the present invention.

【0025】本発明によるTiSi2膜生成プロセスは、以
下に示す様に大きく3つの工程に分けることができる。 (1) 図2で示す様に、Si基板1の温度150℃以下で、
試料をAr/H2/TiCl4プラズマ雰囲気中で処理し、露出し
たSi基板1表面をTi9及びCl(塩素)7,Cl2(塩素)
8で覆う。
The TiSi 2 film forming process according to the present invention can be roughly divided into three steps as described below. (1) As shown in FIG. 2, when the temperature of the Si substrate 1 is 150 ° C. or less,
The sample was treated in an Ar / H 2 / TiCl 4 plasma atmosphere, and the exposed surface of the Si substrate 1 was treated with Ti 9, Cl (chlorine) 7, and Cl 2 (chlorine).
Cover with 8.

【0026】(2) 図3に示す様に、Si基板1表面に吸
着したCl(塩素)7,Cl2(塩素)8をSi基板1表面か
ら引き抜くため、還元効果のあるH(水素)を流しなが
らSi基板1表面をプラズマ処理する。これにより、プラ
ズマ中で分解した水素ラジカル10とCl(塩素 )7,C
l2(塩素 )8とが反応し、HCl11として表面から脱離
する。
(2) As shown in FIG. 3, since Cl (chlorine) 7 and Cl 2 (chlorine) 8 adsorbed on the surface of the Si substrate 1 are extracted from the surface of the Si substrate 1, H (hydrogen) having a reducing effect is removed. The surface of the Si substrate 1 is plasma-treated while flowing. As a result, hydrogen radicals 10 decomposed in the plasma and Cl (chlorine) 7, C
l 2 (chlorine) 8 reacts and desorbs from the surface as HCl 11.

【0027】(3)最後に、図4及び図5に示す様に、
基板温度を600℃程度にし、シリサイド化反応を起こ
す。そして、上述した(1)〜(2)の操作を、図6に
示すようにTiSi2膜12が目的とする膜厚になるまで繰
り返す。以下に、一実施形態でのTiSi2膜生成における
製膜条件を示しながら、TiSi2膜生成プロセスを詳しく
説明する.
(3) Finally, as shown in FIGS. 4 and 5,
The substrate temperature is set to about 600 ° C. to cause a silicidation reaction. Then, the above-mentioned operations (1) and (2) are repeated until the TiSi 2 film 12 reaches a target film thickness as shown in FIG. Hereinafter, the TiSi 2 film formation process will be described in detail while showing the film formation conditions in the TiSi 2 film formation in one embodiment.

【0028】 TiClx(x = 1-3)成膜工程 Si基板1の温度を100℃に設定した後、図2に示す様
に、例えばAr/H2/TiCl4流量比を30/50/0.03sccmとす
る。このとき、成膜が行われるECR-CVD装置のチャンバ
内部の圧力は、1Pa(パスカル)程度であるとする。マ
イクロ波のパワーを1000Wにより投入し、Si基板1の表
面をプラズマ雰囲気中で5分間処理する。
TiClx (x = 1-3) film forming step After setting the temperature of the Si substrate 1 to 100 ° C., as shown in FIG. 2, for example, the Ar / H 2 / TiCl 4 flow ratio is set to 30/50 / 0.03. It will be sccm. At this time, it is assumed that the pressure inside the chamber of the ECR-CVD apparatus where the film is formed is about 1 Pa (Pascal). Microwave power is applied at 1000 W, and the surface of the Si substrate 1 is treated in a plasma atmosphere for 5 minutes.

【0029】プラズマにより、原料ガスであるTiCl
4は、H(水素)ラジカルと反応し、TiClx(x = 1-3)
5, TiClx(x = 1-3)6に解離する。TiClx(x = 1-
3)5, TiClx(x = 1-3)6は、成膜種成分と考えら
れ、露出したSi基板1表面に解離吸着し、その表面はTi
9,Cl7及びCl8を成分とした原子または分子で覆われ
る。このとき、Si基板1の温度が100℃と低いため、塩
素による下地Si基板1の表面のSi原子、すなわちp+拡散
層3表面のエッチングは起こらない。
The source gas TiCl is generated by the plasma.
4 reacts with H (hydrogen) radical, TiClx (x = 1-3)
5, dissociates into TiClx (x = 1-3) 6. TiClx (x = 1-
3) 5, TiClx (x = 1-3) 6 is considered to be a film-forming species component, and dissociates and adsorbs on the exposed surface of the Si substrate 1, and the surface is exposed to Ti
It is covered with atoms or molecules containing 9, Cl7 and Cl8 as components. At this time, since the temperature of the Si substrate 1 is as low as 100 ° C., etching of the Si atoms on the surface of the base Si substrate 1, that is, the surface of the p + diffusion layer 3 by chlorine does not occur.

【0030】 Cl(塩素)除去工程 次に、試料の温度を100℃に保持したまま、例えば、Ar/
H2/TiCl4流量比を30/100/0 sccmと変化させる。このと
きのECR-CVD装置のチャンバ内部の圧力は、2Pa程度で
あり、マイクロ波のパワーを1000Wとする。Arガスは、
プラズマの発生を安定に発生させるために流している。
Cl (chlorine) removal step Next, while maintaining the temperature of the sample at 100 ℃, for example, Ar /
The H 2 / TiCl 4 flow rate ratio is changed 30/100/0 sccm. At this time, the pressure inside the chamber of the ECR-CVD apparatus is about 2 Pa, and the power of the microwave is 1000 W. Ar gas is
It is flowing to stably generate plasma.

【0031】これにより、図3に示すように、プラズマ
によりHラジカル10が生成され、このHラジカル10は
Si基板1表面に吸着したCl7及びCl28と容易に反応
し、HCl11となり、Si基板1表面から脱離する。この
とき、Hラジカル10とTi9とは、ほとんど反応しな
い。
As a result, as shown in FIG. 3, H radicals 10 are generated by the plasma.
Readily react with the Si substrate 1 was adsorbed on the surface Cl7 and Cl 2 8, desorbed from HCl11 next, the Si substrate 1 surface. At this time, the H radical 10 hardly reacts with Ti9.

【0032】このように、H(水素)ラジカル10とCl
7,Cl28との反応性、及びHラジカル10とTi9との反
応性の差を利用することにより、Si基板1表面のCl7及
びCl 28を選択的に除去する。ここで、一実施形態のプ
ロセス例においては、図4に示すように、処理時間10
分間において、Cl7及びCl28がほぼすべてSi基板1表
面から脱離する。
Thus, H (hydrogen) radical 10 and Cl
7, ClTwoReactivity with H8 and the reaction between H radical 10 and Ti9
By utilizing the difference in response, Cl7 and
And Cl Two8 is selectively removed. Here, the process of one embodiment is described.
In the process example, as shown in FIG.
In minutes, Cl7 and ClTwo8 is almost all Si substrate 1 table
Detach from surface.

【0033】このときのSi基板1の温度を、100℃とし
ておくことで、塩素離脱の際のSi原子と塩素原子との反
応を抑止し、Si原子の消費を抑え、塩素を離脱させるこ
とが可能となる。すなわち、塩素(Cl7及びCl28)に
よるSi基板1表面、p+拡散層3表面のSiのエッチングを
抑える。
By keeping the temperature of the Si substrate 1 at 100 ° C. at this time, it is possible to suppress the reaction between Si atoms and chlorine atoms at the time of chlorine release, suppress the consumption of Si atoms, and release chlorine. It becomes possible. That, Si substrate 1 by chlorine (CL7 and Cl 2 8), suppress the etching of Si in the p + diffusion layer 3 surface.

【0034】 TiSi2膜シリサイド化工程 最後に、Ar/H2/TiCl4流量比を0/0/0sccmとし、Si基板1
の温度を600℃に上昇させる。このときのECR-CVD装置の
チャンバ内部の圧力は、例えば1x10-6Pa程度である。こ
の温度を3分間保持することにより、Si基板1表面のTi
9は、図5に示す様に、完全に下地のSi基板1のSiとシ
リサイド化反応を起こし、TiSi2膜12が形成される。
TiSi 2 Film Silicidation Step Finally, the flow rate ratio of Ar / H 2 / TiCl 4 is set to 0/0/0 sccm, and the Si substrate 1
Temperature to 600 ° C. At this time, the pressure inside the chamber of the ECR-CVD apparatus is, for example, about 1 × 10 −6 Pa. By maintaining this temperature for 3 minutes, the Ti
In FIG. 9, as shown in FIG. 5, a silicidation reaction occurs completely with Si of the underlying Si substrate 1 to form a TiSi 2 film 12.

【0035】そして、目的とする膜厚のTiSi2膜12の
生成は、上述したTiClx(x = 1-3)成膜工程,Cl(塩
素)除去工程,TiSi2膜シリサイド化工程を3回繰り返
すことにより、図6に示すように目的とする膜厚10nm程
度のTiSi2層12が形成される。
In order to form the TiSi 2 film 12 having a desired thickness, the above-described TiClx (x = 1 to 3) film forming step, Cl (chlorine) removing step, and TiSi 2 film silicidation step are repeated three times. Thus, a desired TiSi2 layer 12 having a thickness of about 10 nm is formed as shown in FIG.

【0036】上述したように、本発明によるTiSi2膜の
形成方法は、エッチング反応が起こらないSi基板1の温
度150℃以下でSi基板1の表面をTi9,Cl7及びCl28で
覆う。 次に、HCl(塩素)をSi基板1より引き抜くた
め、還元効果のあるH(水素)またはシランガス等を流
しながらSi基板1表面をプラズマ処理する。プラズマ中
で分解した水素ラジカルと塩素とが反応し、塩素がHCl
として表面から脱離する。
As described above, in the method of forming a TiSi 2 film according to the present invention, the surface of the Si substrate 1 is covered with Ti 9, Cl 7 and Cl 2 8 at a temperature of 150 ° C. or lower where no etching reaction occurs. Next, in order to extract HCl (chlorine) from the Si substrate 1, the surface of the Si substrate 1 is plasma-treated while flowing H (hydrogen) or silane gas having a reducing effect. Hydrogen radicals decomposed in the plasma react with chlorine, and the chlorine becomes HCl
Desorbs from the surface.

【0037】最後に、Si基板1の温度を600℃程度に
し、シリサイド化反応を起こす。以上述べた一連の作業
を、TiSi2膜が目的とする膜厚になるまで、繰り返し行
う。上述した本発明のTiSi2膜の成膜方法を用いること
により、塩素によるSi基板1表面のSi原子の消費を抑制
することが可能となる。
Finally, the temperature of the Si substrate 1 is set to about 600 ° C. to cause a silicidation reaction. The above-described series of operations are repeatedly performed until the TiSi 2 film has a desired thickness. By using the method for forming a TiSi 2 film of the present invention described above, it is possible to suppress the consumption of Si atoms on the surface of the Si substrate 1 due to chlorine.

【0038】以上、本発明の一実施形態を図面を参照し
て詳述してきたが、具体的な構成はこの実施形態に限ら
れるものではなく、本発明の要旨を逸脱しない範囲の設
計変更等があっても本発明に含まれる。
As described above, one embodiment of the present invention has been described in detail with reference to the drawings. However, the specific configuration is not limited to this embodiment, and a design change or the like may be made without departing from the gist of the present invention. The present invention is also included in the present invention.

【0039】[0039]

【発明の効果】以上説明したように、本発明によれば、
少なくとも金属ハロゲン化物を含むガスをプラズマ解離
させることで半導体基板上に成膜を行うCVD法を用い
る半導体製造装置の製造方法において、前記半導体基板
の温度を、金属ハロゲン化物と半導体基板とがエッチン
グ反応を起こす温度以下として、半導体基板表面に供給
される金属ハロゲン化物をプラズマ解離することによ
り、半導体基板上に金属原子とハロゲン原子とを堆積さ
せる堆積過程と、前記半導体基板の基板温度を、金属ハ
ロゲン化物と半導体基板とがエッチング反応を起こす温
度以下として、前記半導体基板表面に還元性ガスを供給
するとともに、プラズマによりこの還元性ガスをラジカ
ルな状態とし、堆積過程で前記半導体基板表面に堆積さ
れたハロゲン原子をガス化して、この半導体基板表面か
らハロゲン原子を除去する除去過程と、前記半導体基板
の基板温度を、金属原子と半導体基板を構成する半導体
原子とが合金化する温度以上に設定して処理を行う合金
形成過程とを有し、前記堆積過程、前記除去過程及び合
金形成過程をこの順番で繰り返して行うことにより、前
記半導体基板表面に任意の厚さの前記合金の膜を形成す
るため、TiCl4ガスを原料にしたプラズマCVD法で問題と
なる塩素による下地Siの消費を抑制することができ、か
つ、従来のCVD法等に比較し、シリサイドの形成される
膜厚の制御が容易にでき、浅い接合層上に、形成するシ
リサイドがこの接合層を突き抜けることによる起こるリ
ークを発生させることなく、低抵抗コンタクトTiSi2膜
の層を制御良く形成することができる効果がある。
As described above, according to the present invention,
In a method of manufacturing a semiconductor manufacturing apparatus using a CVD method in which a film containing at least a metal halide is plasma-dissociated to form a film on a semiconductor substrate, the temperature of the semiconductor substrate is adjusted by etching between the metal halide and the semiconductor substrate.
A temperature lower than the temperature at which the metallization reaction occurs , a plasma dissociation of a metal halide supplied to the surface of the semiconductor substrate, a deposition process of depositing metal atoms and halogen atoms on the semiconductor substrate, and a substrate temperature of the semiconductor substrate, Metal c
The temperature at which an etching reaction occurs between a logenide and a semiconductor substrate
At the same time , a reducing gas is supplied to the surface of the semiconductor substrate, the reducing gas is turned into a radical state by plasma, and a halogen atom deposited on the surface of the semiconductor substrate in a deposition process is gasified to form a semiconductor substrate. A removing step of removing halogen atoms from the surface, and a substrate temperature of the semiconductor substrate , a metal atom and a semiconductor constituting the semiconductor substrate.
An alloy forming step of performing processing at a temperature higher than the temperature at which atoms are alloyed, and by repeatedly performing the deposition step, the removing step, and the alloy forming step in this order, an arbitrary In order to form a film of the alloy having a thickness of, it is possible to suppress the consumption of the underlying Si due to chlorine, which is a problem in the plasma CVD method using TiCl 4 gas as a raw material, and as compared with a conventional CVD method or the like. It is easy to control the thickness of the silicide film to be formed. There is an effect that can be formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の一実施形態による半導体装置の製造
方法を説明する半導体装置の断面図である。
FIG. 1 is a cross-sectional view of a semiconductor device illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図2】 本発明の一実施形態による半導体装置の製造
方法を説明する半導体装置の断面図である。
FIG. 2 is a cross-sectional view of the semiconductor device, illustrating a method for manufacturing the semiconductor device according to one embodiment of the present invention;

【図3】 本発明の一実施形態による半導体装置の製造
方法を説明する半導体装置の断面図である。
FIG. 3 is a sectional view of the semiconductor device for explaining a method of manufacturing the semiconductor device according to the embodiment of the present invention;

【図4】 本発明の一実施形態による半導体装置の製造
方法を説明する半導体装置の断面図である。
FIG. 4 is a cross-sectional view of the semiconductor device illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図5】 本発明の一実施形態による半導体装置の製造
方法を説明する半導体装置の断面図である。
FIG. 5 is a sectional view of the semiconductor device for explaining a method of manufacturing the semiconductor device according to the embodiment of the present invention;

【図6】 本発明の一実施形態による半導体装置の製造
方法を説明する半導体装置の断面図である。
FIG. 6 is a sectional view of the semiconductor device for explaining the method of manufacturing the semiconductor device according to the embodiment of the present invention;

【符号の説明】[Explanation of symbols]

1 シリコン(Si)基板 2 フィールド酸化膜 3 p+拡散層 4 SiO2膜 5 TiCl2 6 TiCl3 7 Cl 8 Cl2 9 Ti 10 Hラジカル 11 HCl 12 TiSi2 REFERENCE SIGNS LIST 1 silicon (Si) substrate 2 field oxide film 3 p + diffusion layer 4 SiO 2 film 5 TiCl 2 6 TiCl 3 7 Cl 8 Cl 2 9 Ti 10 H radical 11 HCl 12 TiSi 2

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開2000−133617(JP,A) 特開 平11−204457(JP,A) 特開 平11−61415(JP,A) 特開 平7−273046(JP,A) 特開 平7−41948(JP,A) 特開 平4−196418(JP,A) 特表 平10−508656(JP,A) 特表 平10−504604(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/285 H01L 21/285 301 C23C 16/08 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-2000-133617 (JP, A) JP-A-11-204457 (JP, A) JP-A-11-61415 (JP, A) JP-A-7-273046 (JP, A) JP-A-7-41948 (JP, A) JP-A-4-196418 (JP, A) Table 10-508656 (JP, A) Table 10-504604 (JP, A) (JP, A) 58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/285 H01L 21/285 301 C23C 16/08

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 少なくとも金属ハロゲン化物を含むガス
をプラズマ解離させることで半導体基板上に成膜を行う
CVD法を用いる半導体製造装置の製造方法において、 前記半導体基板の温度を、金属ハロゲン化物と半導体基
板とがエッチング反応を起こす温度以下として、半導体
基板表面に供給される金属ハロゲン化物をプラズマ解離
することにより、半導体基板上に金属原子とハロゲン原
子とを堆積させる堆積過程と、 前記半導体基板の基板温度を、金属ハロゲン化物と半導
体基板とがエッチング反応を起こす温度以下として、
記半導体基板表面に還元性ガスを供給するとともに、プ
ラズマによりこの還元性ガスをラジカルな状態とし、堆
積過程で前記半導体基板表面に堆積されたハロゲン原子
をガス化して、この半導体基板表面からハロゲン原子を
除去する除去過程と、 前記半導体基板の基板温度を、金属原子と半導体基板を
構成する半導体原子とが合金化する温度以上に設定して
処理を行う合金形成過程とを有し、 前記堆積過程、前記除去過程及び合金形成過程をこの順
番で繰り返して行うことにより、前記半導体基板表面に
任意の厚さの前記合金の膜を形成することを特徴とする
半導体装置の製造方法。
1. A method for manufacturing a semiconductor manufacturing apparatus using a CVD method for forming a film on a semiconductor substrate by plasma dissociating a gas containing at least a metal halide, wherein the temperature of the semiconductor substrate is set to a value between the metal halide and the semiconductor. Base
A deposition step of depositing metal atoms and halogen atoms on a semiconductor substrate by plasma dissociating a metal halide supplied to the surface of the semiconductor substrate at a temperature not higher than the temperature at which the plate causes an etching reaction; Temperature controlled with metal halide
A reducing gas is supplied to the surface of the semiconductor substrate at a temperature equal to or lower than a temperature at which an etching reaction occurs with the body substrate, and the reducing gas is turned into a radical state by plasma, and halogen atoms deposited on the surface of the semiconductor substrate in a deposition process. Gasifying the semiconductor substrate to remove halogen atoms from the surface of the semiconductor substrate; and
Set the temperature above the alloying temperature of the constituent semiconductor atoms.
And a alloying process of performing processing, the deposition process, by repeating the removal process and alloying processes in this order, to form a film of the alloy of any thickness on the semiconductor substrate surface A method for manufacturing a semiconductor device, comprising:
【請求項2】 前記金属ハロゲン化物がTiCl4であるこ
と特徴とする請求項1に記載の半導体装置の製造方法。
2. The method according to claim 1, wherein the metal halide is TiCl 4 .
【請求項3】 前記堆積過程における前記半導体基板温
度が150℃以下であることを特徴とする請求項1また
は請求項2記載の半導体装置の製造方法。
3. The semiconductor substrate temperature during the deposition process.
3. The method according to claim 1 , wherein the temperature is 150 [deg.] C. or less .
【請求項4】 前記除去過程における前記半導体基板温
度が150℃以下であることを特徴とする請求項1ない
し請求項3のいずれかに記載の半導体装置の製造方法。
4. The semiconductor substrate temperature in the removing step.
The method according to claim 1 , wherein the temperature is 150 ° C. or less . 5.
【請求項5】 前記除去過程において、プラズマ中で水
素ラジカルを生成する還元性ガスを使用することによ
り、前記半導体基板表面からClをHClとして脱離させる
ことを特徴とする請求項1ないし請求項4のいずれかに
記載の半導体装置の製造方法。
5. The method according to claim 1, wherein in the removing step, Cl is desorbed from the surface of the semiconductor substrate as HCl by using a reducing gas that generates hydrogen radicals in plasma. 5. The method of manufacturing a semiconductor device according to any one of 4.
【請求項6】 前記半導体基板がシリコン基板であり、
形成される前記合金がチタンシリサイドであることを特
徴とする請求項1ないし請求項5のいずれかに記載の半
導体装置の製造方法。
6. The semiconductor substrate is a silicon substrate,
6. The method according to claim 1, wherein the alloy to be formed is titanium silicide.
JP10859599A 1999-04-15 1999-04-15 Method for manufacturing semiconductor device Expired - Fee Related JP3250543B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10859599A JP3250543B2 (en) 1999-04-15 1999-04-15 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10859599A JP3250543B2 (en) 1999-04-15 1999-04-15 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2000299295A JP2000299295A (en) 2000-10-24
JP3250543B2 true JP3250543B2 (en) 2002-01-28

Family

ID=14488800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10859599A Expired - Fee Related JP3250543B2 (en) 1999-04-15 1999-04-15 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3250543B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100538806B1 (en) 2003-02-21 2005-12-26 주식회사 하이닉스반도체 SEMICONDUCTOR DEVICE WITH EPITAXIAL C49-TiSi2 LAYER AND METHOD FOR FABRICATING THE SAME
US10535527B2 (en) * 2017-07-13 2020-01-14 Applied Materials, Inc. Methods for depositing semiconductor films
CN107557751A (en) * 2017-08-31 2018-01-09 长江存储科技有限责任公司 A kind of membrane deposition method

Also Published As

Publication number Publication date
JP2000299295A (en) 2000-10-24

Similar Documents

Publication Publication Date Title
KR100278562B1 (en) Method for selective deposition of refractory metal and device formed thereby
US7838441B2 (en) Deposition and densification process for titanium nitride barrier layers
JP3740508B2 (en) Plasma enhanced annealing of titanium nitride
US20070099421A1 (en) Methods For Forming Cobalt Layers Including Introducing Vaporized Cobalt Precursors And Methods For Manufacturing Semiconductor Devices Using The Same
US5876796A (en) Process for selectively depositing a refractory metal silicide on silicon, and silicon wafer metallized using this process
JPH08316321A (en) Formation of diffusion barrier film of semiconductor device
TW200537571A (en) Forming method of barrier film, and forming method of electrode film
JP2000182993A (en) Manufacture of semiconductor device
KR20020001383A (en) Method of manufacturing a semiconductor device
JPH05209279A (en) Metal film forming device and metal film forming method
KR19990022508A (en) How to Form Silicide
JP2004128501A (en) Improvement of adhesion between nickel-silicide and silicon nitride by protecting surface
TWI732976B (en) Methods for silicide formation
US6004872A (en) Method of manufacturing semiconductor device
JP3250543B2 (en) Method for manufacturing semiconductor device
JP4955848B2 (en) Substrate manufacturing method for electronic device
JP2002329682A (en) Cu THIN FILM MANUFACTURING METHOD
JP2001110750A5 (en)
JP2003022985A (en) Method and device for producing semiconductor device
JPH1167688A (en) Silicide material, its thin-film and manufacture of silicide thin-film
JPH0794727A (en) Method for manufacturing semiconductor device
JPH0661181A (en) Method of forming barrier metal
JPH02162722A (en) Manufacture of semiconductor device
JPH02172218A (en) Manufacture of semiconductor device
KR100872799B1 (en) Manufacturing method of metal silicide by plasma-enhanced atomic layer deposition for contact application in semiconductor devices

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011016

LAPS Cancellation because of no payment of annual fees