JPH0434949A - 荷電粒子ビーム装置 - Google Patents
荷電粒子ビーム装置Info
- Publication number
- JPH0434949A JPH0434949A JP2140850A JP14085090A JPH0434949A JP H0434949 A JPH0434949 A JP H0434949A JP 2140850 A JP2140850 A JP 2140850A JP 14085090 A JP14085090 A JP 14085090A JP H0434949 A JPH0434949 A JP H0434949A
- Authority
- JP
- Japan
- Prior art keywords
- data
- layout
- netlist
- cross
- converts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002245 particle Substances 0.000 title claims description 8
- 238000013507 mapping Methods 0.000 claims abstract description 25
- 238000012795 verification Methods 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 238000012545 processing Methods 0.000 claims abstract description 13
- 238000006243 chemical reaction Methods 0.000 claims 2
- 238000013461 design Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 abstract description 6
- 238000010894 electron beam technology Methods 0.000 description 28
- 238000012360 testing method Methods 0.000 description 11
- 238000001878 scanning electron micrograph Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000001678 irradiating effect Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000635 electron micrograph Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は半導体デバイスに電子ビームを照射して試験
を行ったり、集束イオンビームを照射してパターンの切
断、接続を行ったりする際に、その半導体デバイスの設
計時に用いたデータを利用して、荷電粒子ビームを照射
すべき個所を決める荷電粒子ビーム装置に関する。
を行ったり、集束イオンビームを照射してパターンの切
断、接続を行ったりする際に、その半導体デバイスの設
計時に用いたデータを利用して、荷電粒子ビームを照射
すべき個所を決める荷電粒子ビーム装置に関する。
「従来の技術」
半導体デバイスの設計がCA D (Computor
AidDesign)を用いて行われており、この設
計には回路を記述したネットリストデータを作った後、
その回路に対するマスクレイアウトデータを作り、これ
らネットリストデータとレイアウトデータとを照合し検
証して、問題がなくなるまでマスクレイアウトの設計を
行う。半導体デバイスにテストパターンを供給すると共
に電子ビームを照射し、その2次電子を捕捉してその部
分の電位を測定することにより半導体デバイスを試験す
る電子ビーム試験装置が知られている。この電子ビーム
試験装置において電子ビームを照射する個所を決定する
ために、従来においてその半導体デバイスの設計に用い
たデータを利用することが行われていた。
AidDesign)を用いて行われており、この設
計には回路を記述したネットリストデータを作った後、
その回路に対するマスクレイアウトデータを作り、これ
らネットリストデータとレイアウトデータとを照合し検
証して、問題がなくなるまでマスクレイアウトの設計を
行う。半導体デバイスにテストパターンを供給すると共
に電子ビームを照射し、その2次電子を捕捉してその部
分の電位を測定することにより半導体デバイスを試験す
る電子ビーム試験装置が知られている。この電子ビーム
試験装置において電子ビームを照射する個所を決定する
ために、従来においてその半導体デバイスの設計に用い
たデータを利用することが行われていた。
すなわち第4図に示すように、商用設計検証ソフトウェ
アパッケージ11が設けられ、半導体デバイスの設計時
のCADデータベース中のネットリストデータベース1
2からネットリストデータがネットリストデータ入力部
13に取込まれ、またマスクレイアウトデータベース1
4からレイアウトデータがレイアウトデータ入力部15
に取込まれ、その取込まれたレイアウトデータと、プロ
セステクノロジーファイル16からのトランジスタの構
造、抵抗キャパシタの大きさ、配線幅などを規定したデ
ータとがネットリスト抽出部17へ供給されて、レイア
ウトデータがプロセステクノロジーデータで解釈されて
、ネットリストが抽出され、この抽出されたネットリス
トと、ネットリストデータ入力部13に取込まれたネッ
トリストデータとがレイアウト対ネットリスト照合部1
8で照合され、その照合結果が出力データファイル19
に格納される。
アパッケージ11が設けられ、半導体デバイスの設計時
のCADデータベース中のネットリストデータベース1
2からネットリストデータがネットリストデータ入力部
13に取込まれ、またマスクレイアウトデータベース1
4からレイアウトデータがレイアウトデータ入力部15
に取込まれ、その取込まれたレイアウトデータと、プロ
セステクノロジーファイル16からのトランジスタの構
造、抵抗キャパシタの大きさ、配線幅などを規定したデ
ータとがネットリスト抽出部17へ供給されて、レイア
ウトデータがプロセステクノロジーデータで解釈されて
、ネットリストが抽出され、この抽出されたネットリス
トと、ネットリストデータ入力部13に取込まれたネッ
トリストデータとがレイアウト対ネットリスト照合部1
8で照合され、その照合結果が出力データファイル19
に格納される。
この照合結果とレイアウトデータとを用いてレイアウト
とネットリストとの関係を示すクロスマツピングテーブ
ルがクロスマツピングテーブル生成部21で作られてそ
のクロスマツピングテーブルはファイル22に格納され
る。ネットリスト表示部23で表示されているネットリ
スト(ノード名又は信号名)の特定のものを指示すると
、その部分と対応するレイアウトがレイアウト表示部2
4に表示される。逆にレイアウト表示部24に表示され
ているレイアウトの特定の部分を指示すると、これと対
応するネットリスがネットリスト表示部23に表示され
る。
とネットリストとの関係を示すクロスマツピングテーブ
ルがクロスマツピングテーブル生成部21で作られてそ
のクロスマツピングテーブルはファイル22に格納され
る。ネットリスト表示部23で表示されているネットリ
スト(ノード名又は信号名)の特定のものを指示すると
、その部分と対応するレイアウトがレイアウト表示部2
4に表示される。逆にレイアウト表示部24に表示され
ているレイアウトの特定の部分を指示すると、これと対
応するネットリスがネットリスト表示部23に表示され
る。
ネットリスト表示部23に表示されている特定のもの(
ノード)を指示すると、その部分のレイアウト上のx、
Y座標がEBテスタ制御部25へその時のレイアウト表
示の倍率を示すデータと共に送られ、EBテスタ制御部
25はそのX、Y座標をステージ制御回路36に与え、
ステージ制御回路36はXYステージ26上の被試験半
導体デバイス(DVT27)上の対応する座標位置に、
電子ビームが照射されるようにステージ駆動部28を制
御し、また走査制御回路37に倍率データを与え、走査
制御回路37は走査コイル駆動部29を制御して、その
倍率に応じた大きさの走査面積で電子ビーム32により
DVT27を走査し、更に電子銃31から電子ビーム3
2を放射させ、これによりDVT27上を走査する。こ
の走査によりDVT27から生じた2次電子33がSE
検出器34で検出され、その検出出力に応じてSEM(
セム)像表示部35にDVT27の電子ビーム32で走
査した部分のパターン(セム像)が表示される。このセ
ム像とレイアウト表示部24に表示されているレイアウ
トとを比較して、電子ビーム32の照射点を決定し、そ
こに電子ビームを照射すると共に、DVT27にテスト
パターンを印加し、その時の2次電子33の出力レベル
を測定し、DVT27のその部分の信号のレベルをアナ
ログ的に測定する。
ノード)を指示すると、その部分のレイアウト上のx、
Y座標がEBテスタ制御部25へその時のレイアウト表
示の倍率を示すデータと共に送られ、EBテスタ制御部
25はそのX、Y座標をステージ制御回路36に与え、
ステージ制御回路36はXYステージ26上の被試験半
導体デバイス(DVT27)上の対応する座標位置に、
電子ビームが照射されるようにステージ駆動部28を制
御し、また走査制御回路37に倍率データを与え、走査
制御回路37は走査コイル駆動部29を制御して、その
倍率に応じた大きさの走査面積で電子ビーム32により
DVT27を走査し、更に電子銃31から電子ビーム3
2を放射させ、これによりDVT27上を走査する。こ
の走査によりDVT27から生じた2次電子33がSE
検出器34で検出され、その検出出力に応じてSEM(
セム)像表示部35にDVT27の電子ビーム32で走
査した部分のパターン(セム像)が表示される。このセ
ム像とレイアウト表示部24に表示されているレイアウ
トとを比較して、電子ビーム32の照射点を決定し、そ
こに電子ビームを照射すると共に、DVT27にテスト
パターンを印加し、その時の2次電子33の出力レベル
を測定し、DVT27のその部分の信号のレベルをアナ
ログ的に測定する。
「発明が解決しようとするRH」
以上のようにして半導体デバイスの設計データを利用す
ることにより、複雑なパターンのデバイスでも、電子ビ
ームを照射する個所を比較的容易に正しく決定すること
ができるが、このように電子ビーム照射を実行するに先
立ち、従来においては、ネットリストデータとレイアウ
トデータとの検証を、電子ビーム試験装置で行い、その
結果を利用してクロスマツピングテーブルを作成してい
た。このためこのネットリストデータとレイアウトデー
タとの照合に多くの時間が掛り、クロスマツピングテー
ブルを作るまでに、例えば150にのトランジスタを含
むLSIのCADデータを処理するのに29時間もか−
っていた。このため電子ビーム試験装置としての効率が
悪かった。また前記検証のために、大容量の記憶装置を
必要とした。
ることにより、複雑なパターンのデバイスでも、電子ビ
ームを照射する個所を比較的容易に正しく決定すること
ができるが、このように電子ビーム照射を実行するに先
立ち、従来においては、ネットリストデータとレイアウ
トデータとの検証を、電子ビーム試験装置で行い、その
結果を利用してクロスマツピングテーブルを作成してい
た。このためこのネットリストデータとレイアウトデー
タとの照合に多くの時間が掛り、クロスマツピングテー
ブルを作るまでに、例えば150にのトランジスタを含
むLSIのCADデータを処理するのに29時間もか−
っていた。このため電子ビーム試験装置としての効率が
悪かった。また前記検証のために、大容量の記憶装置を
必要とした。
「課題を解決するための手段J
この発明によれば外部よりのネットリストデータはネッ
トリストデータ変換部で内部データフォーマットのネッ
トリストデータに変換され、同様に外部よりのレイアウ
トデータはレイアウトデータ変換部で内部データフォー
マットのレイアウトデータに変換され、更に半導体デバ
イスの設計時に得られている上記ネットリストデータと
上記レイアウトデータとの検証結果データが検証結果デ
ータ変換部で内部データフォーマットの検証結果データ
に変換され、これら変換されたネットリストデータ、レ
イアウトデータ及び検証結果データを用いてクロスマツ
ピング処理部でクロスマツピングテーブルが作られる。
トリストデータ変換部で内部データフォーマットのネッ
トリストデータに変換され、同様に外部よりのレイアウ
トデータはレイアウトデータ変換部で内部データフォー
マットのレイアウトデータに変換され、更に半導体デバ
イスの設計時に得られている上記ネットリストデータと
上記レイアウトデータとの検証結果データが検証結果デ
ータ変換部で内部データフォーマットの検証結果データ
に変換され、これら変換されたネットリストデータ、レ
イアウトデータ及び検証結果データを用いてクロスマツ
ピング処理部でクロスマツピングテーブルが作られる。
「実施例」
第1図にこの発明の実施例を示し、第4図と対応する部
分に同一符号を付けである。外部のネットリストデータ
ベース12からのネットリストデータはネットリストデ
ータ変換部41で内部データフォーマットのネットリス
トデータに変換されて内部ネットリストデータベース4
2内に格納される。外部のレイアウトデータベース14
からのレイアウトデータはレイアウトデータ変換部43
で内部データフォーマットのレイアウトデータに変換さ
れて内部レイアウトデータベース44に格納される。外
部のネットリストデータベース12のネットリストデー
タと、外部のレイアウトデータベース14のレイアウト
データとの検証結果データが、半導体デバイス27を設
計した際に得られており、これが外部の検証結果データ
ベース45に格納されている。この外部の検証結果デー
タベース45の検証結果データは検証結果データ変換部
46により内部データフォーマットの検証結果データに
変換される。この変換された検証結果データと、内部ネ
ットリストデータベース42の変換されたネットリスト
データと、内部レイアウトデータベース44の変換され
たレイアウトデータとがクロスマツピング処理部47へ
供給されて、クロスマツピングテーブルが作成されてク
ロスマツピング処理部47内のメモリに格納される。つ
まりクロスマンピング処理部47は検証結果データを読
み込み、レイアウトとスケマチック(回路図)との間の
対応情報を出力する。また選択されたゲートあるいはノ
ードに接続されているすべてのゲートとノードとをグラ
フィックに表示する。
分に同一符号を付けである。外部のネットリストデータ
ベース12からのネットリストデータはネットリストデ
ータ変換部41で内部データフォーマットのネットリス
トデータに変換されて内部ネットリストデータベース4
2内に格納される。外部のレイアウトデータベース14
からのレイアウトデータはレイアウトデータ変換部43
で内部データフォーマットのレイアウトデータに変換さ
れて内部レイアウトデータベース44に格納される。外
部のネットリストデータベース12のネットリストデー
タと、外部のレイアウトデータベース14のレイアウト
データとの検証結果データが、半導体デバイス27を設
計した際に得られており、これが外部の検証結果データ
ベース45に格納されている。この外部の検証結果デー
タベース45の検証結果データは検証結果データ変換部
46により内部データフォーマットの検証結果データに
変換される。この変換された検証結果データと、内部ネ
ットリストデータベース42の変換されたネットリスト
データと、内部レイアウトデータベース44の変換され
たレイアウトデータとがクロスマツピング処理部47へ
供給されて、クロスマツピングテーブルが作成されてク
ロスマツピング処理部47内のメモリに格納される。つ
まりクロスマンピング処理部47は検証結果データを読
み込み、レイアウトとスケマチック(回路図)との間の
対応情報を出力する。また選択されたゲートあるいはノ
ードに接続されているすべてのゲートとノードとをグラ
フィックに表示する。
その他は従来と同一構成である。
この装置の動作を第2図に示す。まずユーザのCADデ
ータ、つまり試験しようとする半導体デバイスに対する
CADデータを準備しくS、)、ネットリストデータ変
換部41によりユーザのネットリストデータを読み込み
、内部データフォーマットに変換しくS2)、レイアウ
トデータ変換部43によりユーザのレイアウトデータを
読み込み内部データフォーマットに変換しくSS)、ク
ロスマツピング処理部47によりユーザの検証結果デー
タを読み込み、これを内部データフォーマットに変換し
、このデータからレイアウト情報とネットリスト情報と
、照合情報とを抽出しくS4)、更にネットリスト−レ
イアウト間のクロスマツピングテーブルを生成しくSs
)、各表示部に取り込んだデータを表示しくS6)、レ
イアウトと実DVT27との間の座標系の一致をとるた
めのアライメント処理を行い(S7)、表示されたネッ
トリスト上で電子ビーム照射したいノード(EBプロー
ビングしたい)−ド)を指定しくS、)、この指定と対
応する部分を、レイアウト表示部24はクロスマツピン
グテーブル(内部レイアウトデータベース44内にある
)から読み出し、これと対応する部分のレイアウトパタ
ーンを見出して、それを表示上で強調しくS9)、レイ
アウト表示部24は同時にその指定されたノードと対応
する部分の座標データとレイアウト表示の倍率係数とを
EBテスタ制御部25へ送信しくS、。)、EBテスタ
制御部25はその座標データと倍率係数とをステージ座
標(X、Y)、SEM倍率にそれぞれ変換して、ステー
ジ制御回路36、走査制御回路37へそれぞれ送出しく
S++) 、この時、SEM像表示部35に得られるS
EM像は、レイアウト表示部24に表示されているレイ
アウト図と完全に一致しており、そのSEM像を用いて
電子ビーム(EB)の照射点の位置決めを行う(S、□
)、観測したいノードの測定データ、例えば信号波形を
得るための測定を実行する(Ski)。
ータ、つまり試験しようとする半導体デバイスに対する
CADデータを準備しくS、)、ネットリストデータ変
換部41によりユーザのネットリストデータを読み込み
、内部データフォーマットに変換しくS2)、レイアウ
トデータ変換部43によりユーザのレイアウトデータを
読み込み内部データフォーマットに変換しくSS)、ク
ロスマツピング処理部47によりユーザの検証結果デー
タを読み込み、これを内部データフォーマットに変換し
、このデータからレイアウト情報とネットリスト情報と
、照合情報とを抽出しくS4)、更にネットリスト−レ
イアウト間のクロスマツピングテーブルを生成しくSs
)、各表示部に取り込んだデータを表示しくS6)、レ
イアウトと実DVT27との間の座標系の一致をとるた
めのアライメント処理を行い(S7)、表示されたネッ
トリスト上で電子ビーム照射したいノード(EBプロー
ビングしたい)−ド)を指定しくS、)、この指定と対
応する部分を、レイアウト表示部24はクロスマツピン
グテーブル(内部レイアウトデータベース44内にある
)から読み出し、これと対応する部分のレイアウトパタ
ーンを見出して、それを表示上で強調しくS9)、レイ
アウト表示部24は同時にその指定されたノードと対応
する部分の座標データとレイアウト表示の倍率係数とを
EBテスタ制御部25へ送信しくS、。)、EBテスタ
制御部25はその座標データと倍率係数とをステージ座
標(X、Y)、SEM倍率にそれぞれ変換して、ステー
ジ制御回路36、走査制御回路37へそれぞれ送出しく
S++) 、この時、SEM像表示部35に得られるS
EM像は、レイアウト表示部24に表示されているレイ
アウト図と完全に一致しており、そのSEM像を用いて
電子ビーム(EB)の照射点の位置決めを行う(S、□
)、観測したいノードの測定データ、例えば信号波形を
得るための測定を実行する(Ski)。
半導体デバイスの設計は先ず回路図を作るが、つまりス
ケマチックデータを作り、これよりネットリストを作製
する。このスケマチックデータを電子ビーム試験装置の
電子ビームの位置合せに利用することもできる。この場
合は第3図に示すように外部のスケマチックデータベー
ス48からスケマチックデータをスケマチックデータ変
換部49で取り込み、内部データフォーマットに変換し
て内部スケマチックデータベース51に格納し、このス
ケマチックデータによりスケマチック表示部52で回路
図を表示し、またクロスマツピング処理部53で検証結
果データを取り込み、これより内部レイアウトデータベ
ース44のレイアウトデータと、内部スケマチックデー
タベース51のスケマチックデータとのクロスマツピン
グテーブルを作成する。この場合は第2図においてステ
ップSsでスケマチック表示部52に表示されているス
ケマチック(回路)上で電子ビームを照射したいノード
を指定する。その他は同様に動作する。
ケマチックデータを作り、これよりネットリストを作製
する。このスケマチックデータを電子ビーム試験装置の
電子ビームの位置合せに利用することもできる。この場
合は第3図に示すように外部のスケマチックデータベー
ス48からスケマチックデータをスケマチックデータ変
換部49で取り込み、内部データフォーマットに変換し
て内部スケマチックデータベース51に格納し、このス
ケマチックデータによりスケマチック表示部52で回路
図を表示し、またクロスマツピング処理部53で検証結
果データを取り込み、これより内部レイアウトデータベ
ース44のレイアウトデータと、内部スケマチックデー
タベース51のスケマチックデータとのクロスマツピン
グテーブルを作成する。この場合は第2図においてステ
ップSsでスケマチック表示部52に表示されているス
ケマチック(回路)上で電子ビームを照射したいノード
を指定する。その他は同様に動作する。
上述においてレイアウト表示と、セム像とは倍率同様に
、回転(例えば90°)の処理においても1:1対応を
とることもできる。上述ではこの発明を電子ビーム試験
装置に適用したが、集束イオンビームで半導体デバイス
を加工(切断、接続)する装置にも適用できる。
、回転(例えば90°)の処理においても1:1対応を
とることもできる。上述ではこの発明を電子ビーム試験
装置に適用したが、集束イオンビームで半導体デバイス
を加工(切断、接続)する装置にも適用できる。
「発明の効果」
以上述べたようにこの発明によれば荷電粒子ビーム装置
内部のデータフォーマットに、各CADデータを変換し
て取込み、設計時に得られている検証結果データを利用
してクロスマツピングテーブルを作っているため、装置
内でネットリストデータとレイアウトデータとの照合を
行う必要がなく、クロスマツピングテーブルを作るまで
の時間を、従来より著しく短か(することができ、例え
ば3分の2以下とすることができ、装置の効率を向上さ
せることができる。また、装置に必要とする記憶装置の
記憶容量も3分の1以下にすることが可能となった。
内部のデータフォーマットに、各CADデータを変換し
て取込み、設計時に得られている検証結果データを利用
してクロスマツピングテーブルを作っているため、装置
内でネットリストデータとレイアウトデータとの照合を
行う必要がなく、クロスマツピングテーブルを作るまで
の時間を、従来より著しく短か(することができ、例え
ば3分の2以下とすることができ、装置の効率を向上さ
せることができる。また、装置に必要とする記憶装置の
記憶容量も3分の1以下にすることが可能となった。
第1図はこの発明の実施例を示すブロック図、第2図は
その動作を示す流れ図、第3図はこの発明の他の実施例
を示すブロック図、第4図は従来の電子ビーム試験装置
を示すブロック図である。 特許出願人 株式会社アトパンテスト
その動作を示す流れ図、第3図はこの発明の他の実施例
を示すブロック図、第4図は従来の電子ビーム試験装置
を示すブロック図である。 特許出願人 株式会社アトパンテスト
Claims (1)
- (1)荷電粒子ビームが照射されるべき半導体デバイス
の設計時のネットリストデータと、レイアウトデータと
を入力し、ネットリストとレイアウトとの関係を示すク
ロスマッピングテーブルを作り、上記ネットリスト及び
上記レイアウトをそれぞれ表示し、その一方を指示する
ことにより上記半導体デバイスの対応したレイアウト部
分が上記荷電粒子ビームにより走査されるようにされた
荷電粒子ビーム装置において、 上記ネットリストデータを内部データフォーマットのネ
ットリストデータに変換するネットリストデータ変換部
と、 上記レイアウトデータを内部データフォーマットのレイ
アウトデータに変換するレイアウトデータ変換部と、 上記半導体デバイスの設計時に得られた上記ネットリス
トデータと上記レイアウトデータとの検証結果データを
入力してこれを内部データフォーマットの検証結果デー
タに変換する検証結果データ変換部と、 これら変換されたネットリストデータ、レイアウトデー
タ及び検証結果データを用いて上記クロスマッピングテ
ーブルを作るクロスマッピング処理部とを有することを
特徴とする荷電粒子ビーム装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2140850A JPH0434949A (ja) | 1990-05-30 | 1990-05-30 | 荷電粒子ビーム装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2140850A JPH0434949A (ja) | 1990-05-30 | 1990-05-30 | 荷電粒子ビーム装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0434949A true JPH0434949A (ja) | 1992-02-05 |
Family
ID=15278189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2140850A Pending JPH0434949A (ja) | 1990-05-30 | 1990-05-30 | 荷電粒子ビーム装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0434949A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7890914B2 (en) * | 2008-02-01 | 2011-02-15 | Texas Instruments Incorporated | Layout data reduction for use with electronic design automation tools |
-
1990
- 1990-05-30 JP JP2140850A patent/JPH0434949A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7890914B2 (en) * | 2008-02-01 | 2011-02-15 | Texas Instruments Incorporated | Layout data reduction for use with electronic design automation tools |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6185707B1 (en) | IC test software system for mapping logical functional test data of logic integrated circuits to physical representation | |
TW522322B (en) | Method for design validation of complex IC | |
JPS62276848A (ja) | 電子ビームテストプローブ方法及び装置 | |
JPH03116383A (ja) | ロジック回路デザインシミュレーションシステム及びロジック回路スモールデザインインクレメントのシミュレーション方法 | |
US6775796B2 (en) | Creation of memory array bitmaps using logical to physical server | |
JP2005202928A (ja) | レイアウト処理装置、レイアウト処理方法、及びプログラム | |
JPH0434949A (ja) | 荷電粒子ビーム装置 | |
Ranasinghe | Advances in Electron Beam Testing | |
US20210199714A1 (en) | Correlation between Emission Spots Utilizing CAD Data in Combination with Emission Microscope Images | |
Noble | IDA: A tool for computer-aided failure analysis | |
JP3699215B2 (ja) | Lsi用不良解析装置 | |
JPH07113854A (ja) | 荷電粒子ビームを利用したicテスタ | |
JP2001156176A (ja) | Lsiテストプログラム生成方法およびそのシステム | |
Komatsu et al. | An electron beam test system linked with a CAD database | |
JP2943521B2 (ja) | テストベクトル生成方法およびテストベクトル生成装置 | |
JPH0793391A (ja) | Ic不良解析用表示装置 | |
JPH07134165A (ja) | Ic不良解析装置 | |
JPH07134166A (ja) | Ic不良解析装置 | |
JPH0799380B2 (ja) | 論理集積回路の故障診断方法 | |
Claesen et al. | Open System Architecture of an Interactive CAD Environment for Parameterized VLSI Modules | |
JPH04255075A (ja) | Vlsiレイアウト設計支援装置 | |
JP2004118301A (ja) | 展開型試験プログラムツールの生成方法及び装置 | |
JPH03198159A (ja) | 論理検証装置 | |
JP2000187064A (ja) | テストグループ作成装置及びその作成方法 | |
JPS6295473A (ja) | 論理回路図表示装置 |