JPH04348323A - 液晶表示素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は画素が複数の副画素に
分割され、多階調表示が可能な液晶表示素子の画素の構
成に関し、特に多階調表示品位と開口率とを改善させた
ものである。

【０００２】

【従来の技術】この種の従来技術として、特開平２−１
２「液晶表示装置の画素および液晶表示装置における画
素のグレースケールを実現する方法」が公知である。即
ち、図１４に示すように、各画素において、ガラスのよ
うな透明基板１の内面に制御コンデンサ電極２が形成さ
れ、その制御コンデンサ電極２上及び制御コンデンサ電
極２の形成されていない透明基板１の内面に絶縁膜３が
形成される。その絶縁膜３上に４分割された方形状の副
画素電極４１　乃至４４　が形成される。これらの副画
素電極と対向して、ガラスなどの透明基板５の内面に形
成された共通電極６が配され、共通電極６と副画素電極
４ｉ　（ｉ＝１〜４）との間に液晶７が封入される。制
御コンデンサ電極２、副画素電極４ｉ　及び共通電極６
はＩＴＯなどで作られた透明な電極である。このように
して１画素は副画素電極４１　〜４４　と対応して、副
画素Ｆ１　〜Ｆ４　に４分割される。各副画素電極４ｉ
　と制御コンデンサ電極２との間に絶縁膜３を誘電体と
する制御コンデンサＣＣｉが形成され、また副画素電極
４ｉ　と共通電極６との間に液晶７を誘電体とする液晶
コンデンサＣＬＣｉ　が形成されている。図１４の画素
の電気的等価回路を図１６に示す。符号ＣＣｉ及びＣＬ
Ｃｉ　を静電容量を表わすのに流用すると、 ＣＣ１＞ＣＣ２＞ＣＣ３＞ＣＣ４　　　　　　　　　　
（１）となるように、制御コンデンサ電極２の各副画素
電極４ｉ　と重なる面積が調整されている。

【０００３】制御コンデンサ電極２は図１４の画素と隣
接して、透明基板１上に形成されている薄膜トランジス
タ（ＴＦＴ）８（図示せず）のドレイン電極（Ｄ）に接
続されている。制御コンデンサ電極２と共通電極６との
間には所定の電圧Ｖａ　がＴＦＴ８を介して供給される
。 ＴＦＴ８がオンに制御されたとき、各副画素はＦｉ　に
おいて供給電圧Ｖａ　は制御コンデンサＣＣｉの端子電
圧ＶＣｉと液晶コンデンサＣＬＣｉ　の端子電圧ＶＬＣ
ｉ　とに分圧される。ＶＬＣｉ　は

【０００４】

【数１】 と表わされる。各制御コンデンサＣＣｉの容量を（１）
式のように設定することによって、各液晶コンデンサＣ
ＬＣｉ　の端子電圧ＶＬＣｉ　は ＶＬＣ１　＞ＶＬＣ２　＞ＶＬＣ３　＞ＶＬＣ４　　　
　　　　　　　　　　　（３）に設定される。

【０００５】図１７に示すように画素に供給する電圧Ｖ
ａ　の大きさによって、 （イ）ＶＬＣｉ　＝０（ｉ＝１〜４）の場合（このとき
Ｖａ　＝０である）。 （ロ）ＶＬＣ１　＝ＶＵ　，ＶＬＣ２　＝ＶＬ　の場合
。液晶の光透過が飽和状態となる電圧をＶＵ　、しきい
値電圧をＶＬ　とする。ＶＬＣ３　，ＶＬＣ４　はＶＬ
　以下である。この時の供給電圧Ｖａ　をＶａ１で表わ
す。 （ハ）ＶＬＣ２　＝ＶＵ　，ＶＬＣ３　＝ＶＬ　の場合
。この時の供給電圧Ｖａ　をＶａ２で表わす。 （ニ）ＶＬＣ３　＝ＶＵ　，ＶＬＣ４　＝ＶＬ　の場合
。この時のＶａ　をＶａ３で表わす。 （ホ）ＶＬＣ４　＝ＶＵ　の場合。この時のＶａ　をＶ
ａ４で表わす。

【０００６】の各場合が存在する。供給電圧Ｖａｉは、
０＜Ｖａ１＜Ｖａ２＜Ｖａ３＜Ｖａ４　　　　　　（４
）である。供給電圧Ｖａ　の大きさを可変して多階調表
示が行われる。

【０００７】

【発明が解決しようとする課題】従来の技術では、副画
素Ｆｉ　において、画素に供給する電圧Ｖａ　がＶａｉ
のとき、液晶コンデンサＣＬＣｉ　の端子電圧ＶＬＣｉ
　は液晶の光透過が飽和する電圧ＶＵ　に等しくなるよ
うに設定される。即ち、

【０００８】

【数２】 各制御コンデンサＣＣｉはその容量が（５）式を満足す
るように、副画素電極４ｉ　と重なる面積が設定される
。画素電極を副画素電極４ｉ　に分割するには隣接する
副画素電極間にある程度のギャップが必要となるが、従
来の制御コンデンサ電極２は、これらのギャップの大部
分と重ならないような形状であるため、制御コンデンサ
電極２と重ならないギャップと対向する液晶層に対して
電圧を印加することができず、従って有効な画素面積が
小さくなり、画素の開口率が低下する問題があった。

【０００９】この発明の目的は上記従来の欠点を解決し
て、隣接する副画素電極間のギャップに起因する開口率
の低下の無い液晶表示素子を提供しようとするものであ
る。

【００１０】

【課題を解決するための手段】各画素を構成する複数の
互いにギャップで分離された副画素電極が第２基板上の
共通電極と液晶を挟んで対向して第１基板上に形成され
た絶縁膜上に配され、上記副画素電極の少くとも１つと
上記絶縁膜を介して少くとも一部が対向する制御コンデ
ンサ電極が設けられておりそれによって上記少くとも１
つの副画素電極が上記共通電極との間に形成する液晶コ
ンデンサに直列に接続された制御コンデンサを形成し、
上記制御コンデンサ電極と上記共通電極との間に駆動電
圧が供給されるように構成された上記画素を有する液晶
表示素子において、この発明では上記制御コンデンサ電
極は、上記絶縁膜を介して上記複数の副画素電極相互間
のギャップとそのほぼ全長に渡って重なる領域と、上記
複数の副画素電極のそれぞれと所定の面積でかさなる領
域とを含むように形成される。

【００１１】

【作用】上述のように制御コンデンサ電極は副画素電極
間のギャップのほぼ全長に渡って重なる領域を有するよ
うに形成するため、ギャップにおいても共通電極と制御
コンデンサ電極間に駆動電圧が印加され、液晶を駆動す
ることができる。従って実質的に開口率が改善される。

【００１２】

【実施例】この発明の実施例を図１及び２に、図１４及
び１５と対応する部分に同じ符号を付し、重複説明を省
略する。この発明では副画素電極４１　〜４４　上に窒
化シリコン（ＳｉＮｘ　）などの絶縁膜１１を介して付
加コンデンサ電極１２が、この例ではＵ字状に形成され
る。また、制御コンデンサ電極２は副画素電極相互間の
ギャップと重なるように、この例では十字状に形成され
る。付加コンデンサ電極１２と副画素電極４ｉ　（ｉ＝
１〜４）との間に絶縁膜１１を誘電体とする付加コンデ
ンサＣＳｉが形成される。

【００１３】図１の画素の電気的等価回路は図３に示す
ように表わされる。即ち、付加コンデンサＣＳｉは電気
的には液晶コンデンサＣＬＣｉ　と並列に接続される。 制御コンデンサ電極２と共通電極６との間に印加される
駆動電圧Ｖａ　は制御コンデンサ容量ＣＣｉと液晶コン
デンサ容量ＣＬＣｉ　及び付加コンデンサ容量ＣＳｉの
合成容量ＣＬＣｉ　＋ＣＳｉとにより分圧され、液晶コ
ンデンサＣＬＣｉ　に印加される電圧ＶＬＣｉ　は

【００１４】

【数３】 で表わされる。従来例では液晶コンデンサ電圧ＶＬＣｉ
　を設定するのを、制御コンデンサ容量ＣＣｉの調整の
みで行っていたが、この発明では付加容量ＣＳｉの調整
が併用される。例えばコンデンサの端子電圧ＶＬＣ４　
がＶＬＣ１　〜ＶＬＣ４　の中で最も小さく設定される
場合、ＣＣ４が小さくされると共にＣＳ４は大きく設定
され、これにより（６）式のＣＣ４／（ＣＬＣ４　＋Ｃ
Ｓ４＋ＣＣ４）の値がｉ＝１〜３の場合より最も小さく
設定される。このように付加コンデンサＣＳｉを併用す
ると、制御コンデンサ容量ＣＣｉは従来のようにあまり
小さくせず、製造ばらつきの影響が問題にならない程度
にとどめられる。付加コンデンサ電極１２は製造ばらつ
きによりその位置がずれても、各副画素電極４ｉ　と重
なる面積があまり変らないようにして容量値の製造ばら
つきを小さく抑えるのが望ましい。

【００１５】十字状制御コンデンサ電極２は副画素電極
相互間のギャップと重なっているので、これらのギャッ
プ上の液晶には、制御コンデンサ電極２と共通電極６と
の間に印加される電圧Ｖａ　が絶縁膜３，１１と液晶と
で分圧され、電圧Ｖ４　の大きさによって、この液晶部
分を光透過或いは光遮断の状態に制御し、副画素電極と
同様に多階調表示に寄与するようにする。これにより画
素の開口率が向上される。

【００１６】なお、副画素電極４１　と制御コンデンサ
電極２とを電気的に接続することもできる。（後述の実
施例はこの場合に当る。） 電圧対透過率特性の設計 副画素Ｆ１　〜Ｆ４　の電圧対透過率特性を上述のよう
に付加コンデンサ容量ＣＳｉと制御コンデンサ容量ＣＣ
ｉとにより制御することによって、画素全体の透過率特
性を設計する自由度が増え、種々の好ましい特性を得る
ことができる。 （ａ）副画素Ｆ１　〜Ｆ４　の特性を図４のＡのように
電圧軸の方向に間隔をあけて設定することにより、画素
の総合特性を図４のＢのように階段状にすることができ
る。 （ｂ）副画素Ｆ１　〜Ｆ４　の特性を図４のＡのように
、副画素Ｆｉ　の光透過率が９０％となるときの印加電
圧Ｖａ　と副画素Ｆｉ＋１　の光透過率が１０％となる
ときの印加電圧Ｖａ　とが等しくなるように、副画素Ｆ
１　〜Ｆ４　の特性を設定すれば、画素の総合特性は図
５のＢに示すように直線状となり、その傾斜を副画素に
分割しない場合より緩やかにすることができる。このよ
うにすると、各画素Ｆｉ　の図５のＡにおける直線から
の透過率の偏差は、図５のＢの総合特性においては結果
としてより小さく圧縮された特性となり直線性が改善さ
れる。また画素の総合特性の直線領域も、図５のＡにお
ける個々の特性より広くなる。このため通常液晶表示素
子をビデオ信号の表示器として用いるとき、印加電圧値
を調整して直線性を補正する所謂γ（ガンマ）補正が不
要となる。

【００１７】また電圧対透過率特性が緩やかであるため
、ビデオ表示等を行なうとき、ソースバスに信号を供給
する駆動ＩＣの出力偏差に対するマージンを大きくでき
る。図５に示すように電圧対透過率特性を設定すると、
画素の透過率が飽和する電圧を図４の場合より低く抑え
られ、より低電圧駆動が可能となる。 （ｃ）カラー表示用のＴＮ形液晶表示素子の本質的な特
性として旋光分散に基づいてＲ，Ｇ，Ｂの各色毎に画素
の電圧対透過率特性が図６のＡに示すように異なること
が知られているが、この発明によれば、画素の電圧対透
過率特性の設計の自由度が増えたため所望の特性に設計
するのが容易となり、図６のＢのように各色ともほぼ同
じ特性に補正できる。なおこの補正は画素が副画素に分
割されない場合でも、制御コンデンサ容量ＣＣ　と付加
容量ＣＳ　とにより液晶コンデンサ電圧ＶＬＣ＝Ｖａ　
ＣＣ　／（ＣＬＣ＋ＣＳ　＋ＣＣ　）を各色毎に調整で
きるので、上記と同様の補正が可能である。

【００１８】これ迄の説明では画素を４個の副画素に分
割する場合を示したが、一般にはｎ（２個以上の整数）
個に分割できることは明らかである。 他の実施例 この発明の他の実施例の平面図、そのＡ−Ａ断面図及び
そのＢ−Ｂ断面図をそれぞれ図７，８及び９に、図１と
対応する部分に同じ符号を付して示す。透明基板１上に
遮光層１３が形成される。遮光層１３はＴＦＴに光が入
射しないようにするものである。透明基板１及び遮光層
１３上に酸化シリコン（ＳｉＯ２　）のような絶縁膜１
４が形成され、その上にリング状の制御コンデンサ電極
２がＩＴＯなどにより形成される。制御コンデンサ電極
２及び絶縁膜１４上に酸化シリコンのような絶縁膜１５
が形成され、その上にＩＴＯなどによりソースバス２１
、ソース電極２１ａ、ドレイン電極２２、副画素電極４
１　，４２　が形成される。副画素電極４１　は制御コ
ンデンサ電極２上の絶縁膜１５に形成されたコンタクト
ホールにおいて、制御コンデンサ電極２に密着して形成
され、互いに導通状態とされる。また副画素電極４１　
はドレイン電極２２迄延長され、互いに連結される。ソ
ース電極２１ａ及びドレイン電極２２にまたがってアモ
ルファスシリコンなどの半導体層２３が形成される。半
導体層２３及び副画素電極４１　，４２　上にまたがっ
て窒化シリコン（ＳｉＮｘ　）などのゲート絶縁膜２４
が形成され、その上にゲートバス２５、ゲート電極２５
ａ、付加コンデンサ電極１２が形成される。

【００１９】上述のようにＴＦＴ８、副画素電極４１　
，４２　等が形成された透明基板１は共通電極６が内面
に形成されている透明基板５と対向して配され、それら
の基板間に液晶７が封入される。ソースバス２１上には
半導体層２３ａ及びゲート絶縁膜２４が順次積層され、
その上にゲートバス２５がソースバス２１と交叉して形
成される。その交叉点の近傍にＴＦＴ８が形成される。 左右のソースバス２１及び上下のゲートバス２５で囲ま
れた領域内に小面積の副画素電極４１　と大面積の副画
素電極４２　が形成される。制御コンデンサ電極２は副
画素電極４２　の周縁部を囲むと共にその周縁部と重な
ってループ状に形成される。副画素電極４１　と制御コ
ンデンサ電極２とは既に述べたようにコンタクトホール
で互いに電気的に接続される。

【００２０】このように副画素電極４１　及びそれに接
続された制御コンデンサ電極２を副画素電極４２　を囲
んで同心状に配置すると、図１のように副画素電極を縦
、横に配置した場合より表示品位がよいことが実験的に
確認されている。付加コンデンサ電極１２はゲート絶縁
膜２４を介して副画素電極４２　上に形成される。また
制御コンデンサ電極２は、副画素電極４１　，４２　間
のギャップと重なるように配される。

【００２１】制御コンデンサ電極２と副画素電極４２　
との間に制御コンデンサＣＣ２が形成されるが、制御コ
ンデンサ電極２と副画素電極４１　とは電気的に短絡さ
れているので、制御コンデンサＣＣ１は形成されない。 （或いはＣＣ１が形成されているが両端が短絡されてい
ると見ることもできる。）付加コンデンサ電極１２と副
画素電極４２　との間に付加容量ＣＳ２が形成される。 この例では、副画素電極４１　と付加容量電極１２との
間に直接付加容量ＣＳ１を形成せず、代りに制御コンデ
ンサ電極２（副画素電極４１　と接続されている）と付
加容量電極１２との間に形成される。なお、付加コンデ
ンサ電極１２はソースバス２１上において半導体層２３
ｂ及びゲート絶縁膜２４を順次介してソースバス２１と
交叉される。副画素電極４１　と共通電極６との間に液
晶コンデンサＣＬＣ１ａが、副画素電極間のギャップと
対向する制御コンデンサ電極２と共通電極６との間に液
晶コンデンサＣＬＣ１ｂが、また副画素電極４２　と共
通電極６との間に液晶コンデンサＣＬＣ２　がそれぞれ
形成される。従って図７，８及び９の実施例における画
素の電気的等価回路は図１０に示すものとなる。

【００２２】図７，８及び９の例では、制御コンデンサ
電極２は副画素電極４２　の周縁部と重ねられる寸法は
１２μｍ程度であるが、もし従来例のように付加容量を
併用しない構成にすると、この重ねられる寸法は例えば
１．５μｍ程度と極めて小さくなり、パターンずれなど
に対する製造マージンが取れなくなる。図７から分るよ
うに、付加コンデンサ電極１２の上下及び左右方向の製
造上の位置ずれに対しては、副画素電極４２　と重なる
面積及び制御コンデンサ電極２（副画素電極４１　と接
続されている）と重なる面積は共にほとんど変化しない
ように工夫されている。従ってパターンずれなどによる
製造ばらつきに対し付加コンデンサ容量ＣＳ１，ＣＳ２
はほぼ一定に保たれる。

【００２３】なおこの付加コンデンサは周知のように信
号電荷保持のための蓄積容量として作用するものであり
、高温動作での表示の安定性向上などに寄与するもので
ある。図１１に示すように、図７の副画素電極４１　を
省略し、制御コンデンサ電極２を拡大して副画素電極４
１　を兼ねるようにし、ＴＦＴ８のソース電極２１ａ及
びドレイン電極２２を制御コンデンサ電極２と同じ層に
形成することもできる。

【００２４】図７，８及び９の実施例では副画素電極４
２　の上に付加コンデンサ電極１２を設けたが、図１２
及び１３に示すように副画素電極４１　，４２　の下の
制御コンデンサ電極２と同じ層に設けてもよい。

【００２５】

【発明の効果】この発明では副画素電極４ｉ　間のギャ
ップと重なるように制御コンデンサ電極２が設けられ、
その制御コンデンサ電極２により上記ギャップと対向す
る液晶に駆動電圧が印加される。即ち制御コンデンサ電
極２を一つの副画素電極として機能させることができる
ので、画素の開口率をそれだけ増加できる。

【図面の簡単な説明】

【図１】この発明の実施例における画素の原理的な構成
を示す斜視図である。

【図２】図１の各電極間に形成される静電容量を示す図
である。

【図３】図１の画素の電気的等価回路を示す図である。

【図４】図１の画素及び副画素の電圧対透過率特性の一
例を示す図である。

【図５】図１の画素及び副画素の電圧対透過率特性の他
の例を示す図である。

【図６】ＡはＴＮ形カラー液晶表示素子におけるＲ，Ｇ
，Ｂの各画素の一般的な電圧対透過率特性を示す図であ
り、Ｂはこの発明の液晶表示素子におけるＲ，Ｇ，Ｂの
各画素の電圧対透過率特性の一例を示す図である。

【図７】この発明の他の実施例の平面図である。

【図８】図７のＡ−Ａ断面図である。

【図９】図７のＢ−Ｂ断面図である。

【図１０】図７の画素の電気的等価回路を示す図である
。

【図１１】図７の実施例の変形例を示す断面図である。

【図１２】この発明の更に他の実施例の平面図である。

【図１３】図１２のＡ−Ａ断面図である。

【図１４】従来の液晶表示素子における画素の原理的な
構成を示す斜視図である。

【図１５】図１４の各電極間に形成される静電容量を示
す図である。

【図１６】図１４の画素の電気的等価回路を示す図であ
る。

【図１７】図１４の副画素Ｆｉ　（ｉ＝１〜４）におけ
る印加電圧Ｖａ　対液晶コンデンサ電圧ＶＬＣｉ　特性
を示す図である。

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　各画素を構成する複数の互いにギャッ
   プで分離された副画素電極が第２基板上の共通電極と液
   晶を挟んで対向して第１基板上に形成された絶縁膜上に
   配され、上記副画素電極の少くとも１つと上記絶縁膜を
   介して少くとも一部が対向する制御コンデンサ電極が設
   けられておりそれによって上記少くとも１つの副画素電
   極が上記共通電極との間に形成する液晶コンデンサに直
   列に接続された制御コンデンサを形成し、上記制御コン
   デンサ電極と上記共通電極との間に駆動電圧が供給され
   るように構成された上記画素を有する液晶表示素子にお
   いて、上記制御コンデンサ電極は、上記絶縁膜を介して
   上記複数の副画素電極相互間のギャップとそのほぼ全長
   に渡って重なる領域と、上記複数の副画素電極のそれぞ
   れと所定の面積でかさなる領域とを含むことを特徴とす
   る液晶表示素子。