JPH0434184B2 - - Google Patents
Info
- Publication number
- JPH0434184B2 JPH0434184B2 JP58056606A JP5660683A JPH0434184B2 JP H0434184 B2 JPH0434184 B2 JP H0434184B2 JP 58056606 A JP58056606 A JP 58056606A JP 5660683 A JP5660683 A JP 5660683A JP H0434184 B2 JPH0434184 B2 JP H0434184B2
- Authority
- JP
- Japan
- Prior art keywords
- central processing
- processing unit
- external medium
- cpu
- cpu2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 24
- 230000008878 coupling Effects 0.000 claims description 10
- 238000010168 coupling process Methods 0.000 claims description 10
- 238000005859 coupling reaction Methods 0.000 claims description 10
- 230000005856 abnormality Effects 0.000 claims description 9
- 238000003745 diagnosis Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 6
- 230000002159 abnormal effect Effects 0.000 claims description 4
- 101100005916 Arabidopsis thaliana CER3 gene Proteins 0.000 description 4
- 101150088221 FLP1 gene Proteins 0.000 description 4
- 101100299619 Mus musculus Ptpn18 gene Proteins 0.000 description 4
- 101100220842 Schizosaccharomyces pombe (strain 972 / ATCC 24843) clp1 gene Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 101000854862 Homo sapiens Vacuolar protein sorting-associated protein 35 Proteins 0.000 description 2
- 102100020822 Vacuolar protein sorting-associated protein 35 Human genes 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 101100029765 Arabidopsis thaliana PIA2 gene Proteins 0.000 description 1
- 102100035587 Distal membrane-arm assembly complex protein 1 Human genes 0.000 description 1
- 101000930299 Homo sapiens Distal membrane-arm assembly complex protein 1 Proteins 0.000 description 1
- 201000007902 Primary cutaneous amyloidosis Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 208000031684 primary localized cutaneous 1 amyloidosis Diseases 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0709—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a distributed system consisting of a plurality of standalone computer nodes, e.g. clusters, client-server systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は複数のCPUで１つのデータ処理装置
を構成しておりそのうち小数のCPUがエラー情
報の収集が可能な場合に、このエラー情報の収集
可能なCPUがエラー情報の収集ができない他の
CPUのエラー情報を収集することができるよう
にしたりモートダンプ方式に関する。[Detailed Description of the Invention] [Technical Field of the Invention] The present invention provides a method for collecting error information when a data processing device is configured by a plurality of CPUs and a small number of CPUs are capable of collecting error information. Other possible CPUs are unable to collect error information.
Allows you to collect CPU error information and related to the remote dump method.
例えば競馬の投票券のようなユニツト券販売装
置が多数台接続されるような大形のデータ処理装
置では、第１図に示すように複数台の中央処理装
置CPU０〜CPU３を使用してそのユニツト券の
販売状態をオンラインで管理している。このよう
なシステムでは、CPU０〜CPU３の全部にフロ
ツピイデイスクが接続されIPL（イニシヤル・プ
ログラム・ロード）機能を有するものではなく、
例えばCPU０〜CPU１（それぞれフロツピイデ
イスクFLP０，FLP１が接続されている。そし
てCPU２，CPU３に対してはそれぞれCPU０，
CPU１よりIPLが行われる。CPU０，CPU１に
は従来の並列回路通信アダブタ、例えばPLCA
０，PLCA１とダイレクト・メモリ・アクセス・
コントローラDMAC０，DMAC１が設けられ、
CPU２，CPU３にはパラレル・インタフエイ
ス・アダプタPIA２，PIA３が設けられており、
これらによりCPU０，CPU１は自己のメモリの
アクセスの外に他のすべてのメモリをリードでき
るように構成され、CPU２，CPU３は自己のメ
モリのアクセスの外にメモリMEM０とMEM１
をリードできるように構成されている。
For example, in a large data processing device to which many unit ticket vending machines such as horse racing betting tickets are connected, multiple central processing units CPU0 to CPU3 are used to process the unit, as shown in Figure 1. Ticket sales status is managed online. In such a system, floppy disks are connected to all CPUs 0 to 3, and they do not have an IPL (initial program load) function.
For example, CPU0 to CPU1 (floppy disks FLP0 and FLP1 are connected respectively. And for CPU2 and CPU3, CPU0 and CPU1 are respectively connected.
IPL is performed from CPU1. For CPU0 and CPU1, conventional parallel circuit communication adapters, such as PLCA
0, PLCA1 and direct memory access
Controllers DMAC0 and DMAC1 are provided,
Parallel interface adapters PIA2 and PIA3 are provided for CPU2 and CPU3,
With these, CPU0 and CPU1 are configured so that they can read all other memories in addition to accessing their own memory, and CPU2 and CPU3 are configured so that they can read all other memories in addition to accessing their own memory.
It is structured so that it can lead.
ところで、通常データ処理装置では、CPUが
異常を検出した場合、その原因を調査するために
種々な対策が行われているが、従来の障害は主に
ハードウエアの障害であつてそのエラーのロギン
グが行われている。しかし最近ではハードウエア
の障害のみならず、プログラムの障害に対しても
種々の対策をとることが行われるようになつてき
た。そのためにプログラムの走行トレース、ロギ
ング等が行われている。 By the way, in normal data processing equipment, when the CPU detects an abnormality, various measures are taken to investigate the cause, but conventional failures are mainly hardware failures, and logging of the error is is being carried out. However, recently, various countermeasures have been taken not only for hardware failures but also for program failures. For this purpose, program running tracing, logging, etc. are performed.
プログラムで異常を発見すると、そのエラーの
処理が問題となる。一般にエラー発生時には直ち
にストツプして調査可能なものは少なく、直ちに
業務続行しなければならない。 When an anomaly is discovered in a program, handling the error becomes a problem. Generally, when an error occurs, there are few cases where it is possible to immediately stop and investigate, and work must be continued immediately.
そのためエラー発生時にフロツピイデイスクの
ような外部媒体にメモリダンプを行ない、自動的
に再IPLを行つてデータ処理を続行する。したが
つてこの場合、外部媒体が接続されていない場合
にはそのメモリダンプは困難さが伴うことにな
る。 Therefore, when an error occurs, a memory dump is performed to an external medium such as a floppy disk, and data processing is continued by automatically performing a re-IPL. Therefore, in this case, if no external medium is connected, it will be difficult to dump the memory.
ところで、第１図のシステムにおいて、CPU
２，CPU３はいずれもフロツピイデイスクのよ
うな外部媒体が接続されていないので、自からの
ダンプは不可能であり、他のCPU０，CPU１に
ダンプしてもらうことになる。このダンプを行う
場合には通常CPU間の通信により行われ、例え
ばCPU２が自己の処理に異常を感じたときCPU
０にこれを要求し、CPU０がCPU２からその
MEM２の内容をFLP０にダンプすることにな
る。このようにCPU２が動作しているときには
これでもよいがCPU２自体が異常の場合その故
障診断に必要なMEM２のデータをダンプするこ
とができないことになる。これはCPU３におい
ても同様である。 By the way, in the system shown in Figure 1, the CPU
Since neither CPU 2 nor CPU 3 is connected to an external medium such as a floppy disk, it is impossible for them to dump the data themselves, and the other CPUs 0 and 1 must dump the data. When performing this dump, it is usually done through communication between CPUs. For example, when CPU2 senses an abnormality in its own processing, the CPU
0 requests this, and CPU0 requests it from CPU2.
The contents of MEM2 will be dumped to FLP0. This is fine when the CPU 2 is operating in this way, but if the CPU 2 itself is abnormal, it will not be possible to dump the data of the MEM 2 necessary for fault diagnosis. This also applies to CPU3.
本発明の目的は、このような問題を改善するた
め、CPU自体に外部媒体が接続されていない場
合において該CPU自体が異常状態になつた場合
でもそのメモリを続出してダンプできるようにし
たリモートダンプ方式を提供することである。
The purpose of the present invention is to solve this problem by providing a remote control system that can continuously dump memory even if the CPU itself goes into an abnormal state when no external medium is connected to the CPU itself. The purpose is to provide a dump method.
〓発明の構成〓
この目的を達成するために本発明のリモートダ
ンプ方式では、外部媒体では接続されている中央
処理装置と外部媒体が接続されていない中央処理
装置を備えた複数の中央処理装置を具備するデー
タ処理装置において、外部媒体が接続されていな
い中央処理装置に対してパトロール診断を行う外
部媒体が接続されている複数の中央処理装置と、
自己の異常を検知したとき外部媒体が接続されて
いる中央処理装置に対して異常報告を行う外部媒
体が接続されていない、パトロール診断される複
数の中央処理装置と、中央処理装置に接続され、
メモリアドレス・レジスタを有し、バス接続及び
メモリ直接読出を行うバス結合部を各中央処理装
置に接続配置して設け、外部媒体が接続されてい
ない中央処理装置に接続配置されるバス結合部
を、外部媒体が接続されている中央処理装置に接
続されるバス結合部及び外部媒体が接続されてい
ない中央処理装置に接続される他のバス結合部と
接続し、外部媒体が接続されている中央処理装置
が外部媒体が接続されていない中央処理装置から
異常報告を受けたとき及びパトロース診断により
外部媒体が接続されていない中央処理装置が動作
ストツプとなる異常状態を検出したときこのバス
結合部を経由して外部媒体が接続されていない中
央処理装置に接続されるメモリ部を読出してこの
データを外部媒体に保持するようにしたことを特
徴とする。〓Configuration of the Invention〓 In order to achieve this object, the remote dump method of the present invention uses a plurality of central processing units, including a central processing unit connected to an external medium and a central processing unit not connected to an external medium. A plurality of central processing units to which external media are connected perform patrol diagnosis for central processing units to which external media are not connected in the data processing device,
When it detects an abnormality in itself, it reports the abnormality to the central processing unit to which the external medium is connected.The external medium is not connected to the plurality of central processing units to be patrolled and diagnosed, and the central processing unit is connected to the central processing unit.
A bus coupling unit having a memory address register and performing bus connection and direct memory reading is provided to be connected to each central processing unit, and a bus coupling unit is provided to be connected to a central processing unit to which no external medium is connected. , a bus connection connected to the central processing unit to which the external medium is connected and another bus connection connected to the central processing unit to which the external medium is not connected, and a central processing unit to which the external medium is connected. When the processing unit receives an abnormality report from a central processing unit to which no external medium is connected, or when a patrol diagnosis detects an abnormal state in which the central processing unit to which no external medium is connected stops its operation, this bus connection is activated. The present invention is characterized in that the data is read from a memory unit connected to the central processing unit to which no external medium is connected via the external medium, and this data is held in the external medium.
本発明の一実施例を第２図及び第３図に基づき
説明する。
An embodiment of the present invention will be described based on FIGS. 2 and 3.
第２図は本発明の一実施例構成図を端末集計装
置において具備したもの、第３図はその動作説明
図である。 FIG. 2 is a diagram showing the configuration of an embodiment of the present invention in a terminal collection device, and FIG. 3 is an explanatory diagram of its operation.
図中、BCUはバス結合ユニツトであり、メモ
リアドレス・レジスタとバイトカウンタを有し、
バス接続機能とメモリを直接読出することができ
る機能を有するもの、CRTは陰極線管を使用し
た表示装置である。 In the figure, the BCU is a bus-coupled unit that has a memory address register and a byte counter.
A CRT is a display device that uses a cathode ray tube and has a bus connection function and the ability to directly read memory.
第２図に示されるデータ処理装置では、CPU
０とCPU１にはFLP０，FLP１が接続されてい
るが、CPU２とCPU３には上記フロツピイデイ
スクのような外部媒体は接続されていない。各
CPU０〜CPU３にはそれぞれメモリMEM０〜
MEM３が接続されており、またバス結合ユニツ
トBCU０〜BCU３により第２図の接続状態に示
された状態で相互接続可能である。例えばCPU
０はCPU２またはCPU３と相互接続することが
できる。CPU２とCPU３には端末制御装置TIC
が接続されており、各TICにはそれぞれ複数のユ
ニツト券発売機UIMが接続されている。 In the data processing device shown in Figure 2, the CPU
FLP0 and FLP1 are connected to CPU 0 and CPU1, but no external medium such as the above-mentioned floppy disk is connected to CPU2 and CPU3. each
Memory MEM0 to CPU0 to CPU3 respectively
MEM3 is connected and can be interconnected in the state shown in the connection state of FIG. 2 by bus coupling units BCU0 to BCU3. For example, CPU
0 can be interconnected with CPU2 or CPU3. CPU2 and CPU3 have terminal control device TIC
are connected to each TIC, and multiple unit ticket vending machines UIM are connected to each TIC.
したがつてCPU０とCPU１にはそれぞれFLP
０，FLP１が接続されているので、これらの
CPU０，CPU１は自らそのFLP内に内蔵されて
いるプログラムをローデングするためのIPLを行
つたり、あるいは自己検出によりそのMEM０，
MEM１のデータをFLP０，FLP１に自動ダンプ
することができる。この自動ダンプは、ハード状
態が一定でないため、システム・リセツトを行つ
た後にダンプを行う。 Therefore, CPU0 and CPU1 each have an FLP
Since 0 and FLP1 are connected, these
CPU0 and CPU1 themselves perform IPL to load the program built into their FLP, or self-detect their MEM0,
Data from MEM1 can be automatically dumped to FLP0 and FLP1. This automatic dump is performed after a system reset, since the hardware state is not constant.
ところでFLPが接続されていないCPU２と
CPU３のIPLは、FLPが接続されているCPU０，
CPU１により行われることになる。 By the way, with CPU2 to which FLP is not connected
The IPL of CPU3 is CPU0, which is connected to FLP.
This will be performed by CPU1.
そしてこのCPU２，CPU３のダンプはFLPの
接続されているCPU０，CPU１の助けにより行
うことになる。この場合、例えばCPU２はCPU
０またはCPU１のいずれかに対し依頼して行う
ことになる。すなわち、CPU２が自己のプログ
ラムの異常を検知したような場合、CPU０に対
してこれを報告し、メモリダンプを依頼する。こ
の場合、CPU０はCPU２を介してMEM２のデ
ータをダンプし、このダンプが終了するとその
FLP０よりプログラムを出力してこれをCPU２
に対しIPLを行う。このメモリダンプの場合、
BCU２を経由して行うこともできる。 This dumping of CPU2 and CPU3 will be performed with the help of CPU0 and CPU1 connected to the FLP. In this case, for example, CPU2 is
The request is made to either CPU 0 or CPU 1. That is, when CPU2 detects an abnormality in its own program, it reports this to CPU0 and requests a memory dump. In this case, CPU0 dumps the data of MEM2 via CPU2, and when this dump is finished, the
Output the program from FLP0 and send it to CPU2
Perform IPL against. For this memory dump,
It can also be done via BCU2.
ところでFLPの接続されていないCPUがスト
ツプ又は暴走した場合には、上記の如きダンプ依
頼はできない。例えばCPU２がストツプした場
合、CPU０に対してダンプ依頼もできなければ、
またCPU０はCPU２を経由してMEM２を続出
すこともできない。そこで各CPU０〜CPU３に
接続されているバス結合ユニツトBCU０〜BCU
３を経由してCPU０とCPU１はCPU２とCPU３
のMEM２，MEM３をパトロール診断し、この
FLPが接続されていないCPU２とCPU３の状態
を監視する。このパトロール診断により例えば
CPU０かCPU２の異常を検出すると、CPU０は
BCU２を経由してMEM２を読取りこの内容を
FLP０に格納する。このようにしてダンプが終
了すると、CPU２の再起動のためまずCPU０は
CPU２のリセツトを行い、それからCPU０は
FLP０よりプログラムを続出してこれにより
CPU２の再IPLをして処理続行することになる。 By the way, if a CPU to which no FLP is connected stops or runs out of control, the above dump request cannot be made. For example, if CPU2 stops and you cannot request a dump to CPU0,
Further, CPU0 cannot successively output MEM2 via CPU2. Therefore, the bus coupling units BCU0 to BCU connected to each CPU0 to CPU3
3, CPU0 and CPU1 connect to CPU2 and CPU3
Patrol diagnoses MEM2 and MEM3 of
Monitor the status of CPU2 and CPU3 to which FLP is not connected. With this patrol diagnosis, e.g.
When an abnormality is detected in CPU0 or CPU2, CPU0
Read MEM2 via BCU2 and write this content
Store in FLP0. When the dump is finished in this way, CPU0 is first restarted to restart CPU2.
Reset CPU2, then CPU0
With this, we have continued to create programs from FLP0.
CPU2 will be re-IPLed and processing will continue.
すなわち、本発明によればバス結合ユニツト
BCUにより、例えば、CPU０とCPU２は第３図
の状態にバスＢ上に接続される。したがつて
CPU０がBCU０，BCU２の下にMEM２を直接
リードすることができ、CPU２に異常が生じた
場合でもこれに対し上記の如く対処することがで
きるので、システムダウンを生ずることなく、デ
ータ処理を続行することができる
〔発明の効果〕
本発明によれば外部媒体の接続されてない
CPUに異常が発生した場合でも、他のCPUによ
りそのメモリのデータをリモートダンプすること
が可能になる。 That is, according to the present invention, the bus coupling unit
By the BCU, for example, CPU0 and CPU2 are connected on bus B in the state shown in FIG. Therefore
CPU0 can directly read MEM2 under BCU0 and BCU2, and even if an error occurs in CPU2, it can be handled as described above, so data processing can continue without system down. [Effects of the Invention] According to the present invention, no external medium is connected.
Even if a CPU malfunctions, the data in its memory can be remotely dumped by another CPU.
しかも本発明では、第２図に示す如く、複数の
CPUの相互接続による、いわゆる「たすきがけ」
構成となつており、かつ各々のCPUに、メモリ
アドレス・レジスタを有するバス結合部が接続さ
れているため、ある障害の発生したCPUのメモ
リ内容をその上位のCPUがダンプしているとき
にでも、他のCPUは独立に動作することが可能
である。更に、ダンプを行う上位のCPU（例えば
CPU０）も障害が発生したとしても、そのバス
結合部内のメモリアドレス・レジスタの内容に基
づきもう一方の上位のCPU（例えばCPU１）がダ
ンプを行うことが可能であり、結果的にCPU（例
えばCPU０）のバツクアツプともなる。また
CPU（例えばCPU２）の障害が、全く動作するこ
とができないストツプした場合でも、上位の
CPUがパトロール診断しているので、これによ
り異常を検出してダンプすることができる。 Moreover, in the present invention, as shown in FIG.
So-called "sashing" due to interconnection of CPUs
In addition, since each CPU is connected to a bus connection unit that has memory address registers, even when a higher CPU is dumping the memory contents of a faulty CPU, , other CPUs can work independently. Furthermore, the higher CPU that performs the dump (e.g.
Even if a failure occurs in the CPU 0), the other upper CPU (for example, CPU 1) can perform a dump based on the contents of the memory address register in the bus connection, and as a result, the CPU (for example, CPU 0) can perform a dump. ) can also be used as a back-up. Also
Even if a CPU (e.g. CPU2) fails and stops, unable to operate at all, the upper
Since the CPU performs patrol diagnosis, it is possible to detect abnormalities and dump them.
第１図は従来のデータ処理装置、第２図は本発
明の一実施例構成、第３図はその動作説明図であ
る。
図中、CPUは中央処理装置、MEMはメモリ、
FLPはフロツピイデイスク、TICは端末制御装
置、UIMはユニツト券発売機、BCUはバス結合
ユニツトを示す。
FIG. 1 shows a conventional data processing device, FIG. 2 shows the configuration of an embodiment of the present invention, and FIG. 3 is an explanatory diagram of its operation. In the figure, CPU is the central processing unit, MEM is the memory,
FLP stands for floppy disk, TIC stands for terminal control unit, UIM stands for unit ticket vending machine, and BCU stands for bus coupling unit.
Claims (1)
部媒体が接続されていない中央処理装置を備えた
複数の中央処理装置を具備するデータ処理装置に
おいて、 外部媒体が接続されていない中央処理装置に対
してパトロール診断を行う外部媒体が接続されて
いる複数の中央処理装置と、 自己の異常を検知したとき外部媒体が接続され
ている中央処理装置に対して異常報告を行う外部
媒体が接続されていない、パトロール診断される
複数の中央処理装置と、 中央処理装置に接続され、メモリアドレス・レ
ジスタを有し、バス接続及びメモリ直接読出を行
うバス結合部を各中央処理装置に接続配置して設
け、 外部媒体が接続されていない中央処理装置に接
続配置されるバス結合部を、外部媒体が接続され
ている中央処理装置に接続されるバス結合部及び
外部媒体が接続されていない中央処理装置に接続
される他のバス結合部と接続し、外部媒体が接続
されている中央処理装置が外部媒体が接続されて
いない中央処理装置から異常報告を受けたとき及
びパトロール診断により外部媒体が接続されてい
ない中央処理装置が動作ストツプとなる異常状態
を検出したときこのバス結合部を経由して外部媒
体が接続されていない中央処理装置に接続される
メモリ部を読出してこの読出したデータを外部媒
体に保持するようにしたことを特徴とするリモー
トダンプ方式。[Scope of Claims] 1. A data processing device equipped with a plurality of central processing units, including a central processing unit to which an external medium is connected and a central processing unit to which no external medium is connected, multiple central processing units connected to external media that conduct patrol diagnosis for central processing units that are not connected to the central processing unit; A plurality of central processing units to be patrol-diagnosed, to which no media is connected, and a bus coupling part connected to the central processing units, having memory address registers, and performing bus connection and direct memory reading, to each central processing unit. A bus coupling part connected to a central processing unit to which an external medium is connected is connected to a bus coupling part connected to a central processing unit to which an external medium is connected and a bus coupling part to which an external medium is connected. When a central processing unit that is connected to another bus connection unit that is connected to a central processing unit that is not connected to an external medium receives an abnormality report from a central processing unit that is not connected to an external medium, or when a patrol diagnosis When the central processing unit to which no external medium is connected detects an abnormal condition that causes the operation to stop, the memory unit connected to the central processing unit to which no external medium is connected is read out via this bus connection. A remote dump method characterized by storing data in an external medium.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58056606A JPS59180760A (en) | 1983-03-31 | 1983-03-31 | Remote dump system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58056606A JPS59180760A (en) | 1983-03-31 | 1983-03-31 | Remote dump system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59180760A JPS59180760A (en) | 1984-10-13 |
| JPH0434184B2 true JPH0434184B2 (en) | 1992-06-05 |
Family
ID=13031887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58056606A Granted JPS59180760A (en) | 1983-03-31 | 1983-03-31 | Remote dump system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59180760A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112007002219B8 (en) * | 2006-09-21 | 2016-04-28 | Autonetworks Technologies, Ltd. | Electric control system |
| JP5435205B2 (en) * | 2009-01-29 | 2014-03-05 | 日本電気株式会社 | Multi-node system, node, memory dump processing method, and program |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5523579A (en) * | 1978-08-08 | 1980-02-20 | Panafacom Ltd | Coupler |
-
1983
- 1983-03-31 JP JP58056606A patent/JPS59180760A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5523579A (en) * | 1978-08-08 | 1980-02-20 | Panafacom Ltd | Coupler |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59180760A (en) | 1984-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4894828A (en) | Multiple sup swap mechanism | |
| JP3481737B2 (en) | Dump collection device and dump collection method | |
| EP0348704B1 (en) | Apparatus and method for simultaneously presenting error interrupt and error data to a support processor | |
| CN112650612A (en) | Memory fault positioning method and device | |
| JPH0434184B2 (en) | ||
| JPH02132528A (en) | Duplex processor | |
| JP2855633B2 (en) | Fault diagnosis device for dual port memory in multiprocessor system | |
| JP3127941B2 (en) | Redundant device | |
| TWI823556B (en) | Memory abnormality detection system, motherboard, electronic device and abnormality detection method | |
| JPS62271153A (en) | Diagnostic system for common bus structure | |
| JP2584466B2 (en) | Disk controller self-diagnosis method | |
| JP3190694B2 (en) | Diagnostic method for local memory | |
| JPH0375939A (en) | Information processing system | |
| JP2007531084A (en) | Maintenance interface unit to maintain a multiprocessor system | |
| JP3350069B2 (en) | Bus line monitoring method | |
| JP3161532B2 (en) | DMA diagnostic device | |
| JP3334174B2 (en) | Fault handling verification device | |
| TW202411840A (en) | Memory abnormality detection system, motherboard, electronic device and abnormality detection method | |
| JP2580311B2 (en) | Mutual monitoring processing method of multiplex system | |
| JPH03253945A (en) | Abnormality recovery processing function confirming system for data processing system | |
| WO1990003067A1 (en) | Data bus enable verification logic | |
| JPH04328646A (en) | Fault information collecting system | |
| JPH079636B2 (en) | Bus diagnostic device | |
| JPH0797327B2 (en) | Failure detection method | |
| JPH0746344B2 (en) | Method of collecting fault information of communication system |