JPH0434168B2 - - Google Patents

Info

Publication number
JPH0434168B2
JPH0434168B2 JP57219603A JP21960382A JPH0434168B2 JP H0434168 B2 JPH0434168 B2 JP H0434168B2 JP 57219603 A JP57219603 A JP 57219603A JP 21960382 A JP21960382 A JP 21960382A JP H0434168 B2 JPH0434168 B2 JP H0434168B2
Authority
JP
Japan
Prior art keywords
power supply
circuit
voltage
terminal
battery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57219603A
Other languages
Japanese (ja)
Other versions
JPS59110373A (en
Inventor
Toshio Hibi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP21960382A priority Critical patent/JPS59110373A/en
Publication of JPS59110373A publication Critical patent/JPS59110373A/en
Publication of JPH0434168B2 publication Critical patent/JPH0434168B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)
  • Electromechanical Clocks (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、たとえばマイクロプロセツサを用い
た電子時計用集積回路に使用される集積回路用電
源切換回路に係り、特に互いの電圧が異なる2種
の電池を選択的に接続可能であつて集積回路に適
正レベルの電源電圧を供給するための電源切換回
路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a power supply switching circuit for an integrated circuit used, for example, in an integrated circuit for an electronic watch using a microprocessor. The present invention relates to a power supply switching circuit that can selectively connect batteries and supply an appropriate level of power supply voltage to an integrated circuit.

〔発明の技術的背景〕[Technical background of the invention]

従来の時計用LSI(大規模集積回路)としては、
たとえば−1.5V系の酸化銀電池を使用するもの
と、−3.0V系のリチウム電池を使用するものとの
2種類が生産されている。前者の酸化銀電池を使
用するLSIにおける電源回路は、第1図に示すよ
うに電池電圧VSS1を第1電源端子1を通じて昇圧
回路2のVSS1系入力とし、この入力電圧を2倍に
昇圧して得たVSS2系出力および電池電圧VSS1
LSIの2系統電源として供給している。また、後
者のリチウム電池を使用するLSIにおける電源回
路は、第2図に示すように電池電圧VSS2を第2電
池端子11を通じて降圧回路12のVSS2系入力と
し、この入力電圧を1/2に降圧して得たVSS1系出
力および電池電圧VSS1系をLSIの2系統電源とし
て供給している。この場合、リチウム電池の内部
抵抗は大きいので、LSI回路動作の重負荷時、た
とえばブザー負荷の駆動時とかランプ(フイラメ
ント)の点灯時とか内蔵プログラムの実行時とか
内蔵のダイナミツク系ROM(リードオンリメモ
リ)に対してCPUがアクセス(リード)してい
るときなどにはリチウム電池の電圧レベルが大き
く低下することがある。これに伴つてVSS1系出力
の電圧レベルが大きく低下すると、通常はVSS1
出力から電源が供給されるLSIの論理回路とか発
振回路などが誤動作し、特に発振回路の発振が停
止してしまうことがある。このような事態を避け
るため、従来は第2図に示すように、降圧回路1
2のVSS2系入力ノードN2とVSS1系出力ノードN1
との間に第1のMOS(絶縁ゲート形)トランジス
タ13を挿入し、上記VSS1系出力ノードN1とVSS1
端子14との間に直列に第2のMOSトランジス
タ15を挿入し、重負荷時に発生する重負荷信号
により上記第1のトランジスタ13を導通させて
降圧回路12のVSS1系出力ノードN1を強制的に
VSS2レベルにするように構成することがある。な
お、このとき、重負荷信号がインバータ16によ
り反転され、第2のトランジスタ15は遮断され
る。また、重負荷信号が発生していないときに
は、上記第2のトランジスタ15がオン、前記第
1のトランジスタ13がオフ状態になる。
As a conventional watch LSI (large scale integrated circuit),
For example, two types are produced: one that uses a -1.5V silver oxide battery and one that uses a -3.0V lithium battery. The power supply circuit in the former LSI using a silver oxide battery inputs the battery voltage V SS1 through the first power supply terminal 1 to the V SS1 system of the booster circuit 2, as shown in Figure 1, and doubles this input voltage. The V SS2 system output and battery voltage V SS1 obtained by
It is supplied as a two-system power supply for LSI. In addition, the power supply circuit in the latter LSI using a lithium battery inputs the battery voltage V SS2 through the second battery terminal 11 to the V SS2 system of the step-down circuit 12 as shown in FIG. The V SS1 system output obtained by stepping down the voltage and the battery voltage V SS1 system are supplied as two power supplies for the LSI. In this case, the internal resistance of the lithium battery is large, so when the LSI circuit is under heavy load, such as when driving a buzzer load, lighting a lamp (filament), running a built-in program, or using the built-in dynamic ROM (read-only memory). ) when the CPU is accessing (reading) the lithium battery, the voltage level of the lithium battery may drop significantly. As a result, when the voltage level of the V SS1 system output decreases significantly, the logic circuits and oscillation circuits of LSIs that are normally supplied with power from the V SS1 system output malfunction, and in particular, the oscillation of the oscillation circuit stops. Sometimes. In order to avoid such a situation, conventionally, as shown in Fig. 2, the step-down circuit 1
2 V SS2 system input node N 2 and V SS1 system output node N 1
A first MOS (insulated gate type) transistor 13 is inserted between the V SS1 system output node N 1 and V SS1
A second MOS transistor 15 is inserted in series between the terminal 14 and the first transistor 13 is made conductive by a heavy load signal generated during a heavy load, thereby forcing the V SS1 system output node N 1 of the step-down circuit 12. to
V May be configured to SS2 level. Note that at this time, the heavy load signal is inverted by the inverter 16, and the second transistor 15 is cut off. Further, when a heavy load signal is not generated, the second transistor 15 is turned on and the first transistor 13 is turned off.

〔背景技術の問題点〕 然るに、上述したように使用電池の種類によつ
て電源回路が異なるLSIを生産することは、コス
ト的に不利である。
[Problems with Background Art] However, as mentioned above, it is disadvantageous in terms of cost to produce LSIs whose power supply circuits differ depending on the type of battery used.

また第2図に示したような重負荷対策を施した
場合には、LSIのVSS1系に重負荷時にVSS2レベル
が供給されることによつて、VSS1系のCPUとか
ダイナミツク系ROMで誤動作が生じ易いので、
ダイナミツク系システムを使用したLSIに対する
重負荷対策には工夫を要する。
In addition, when measures against heavy loads are taken as shown in Figure 2, the V SS2 level is supplied to the LSI's V SS1 system during heavy loads, causing malfunctions in the V SS1 system's CPU and dynamic ROM. Because it is easy to occur,
Countermeasures for heavy loads on LSIs using dynamic systems require some ingenuity.

〔発明の目的〕[Purpose of the invention]

本発明は上記の事情に鑑みてなされたもので、
外部電源として電圧レベルが異なる2種の電池の
どちらが使用されても、共通の回路構成でよくて
コストダウンが可能となり、しかも電池電圧の低
下による集積回路の誤動作を最少限におさえるこ
とが可能な集積回路用電源切換回路を提供するこ
とを目的とする。
The present invention was made in view of the above circumstances, and
Regardless of which of the two types of batteries with different voltage levels are used as an external power source, a common circuit configuration can be used, reducing costs and minimizing malfunctions of the integrated circuit due to drops in battery voltage. The object of the present invention is to provide a power supply switching circuit for integrated circuits.

〔発明の概要〕[Summary of the invention]

即ち、本発明は外部電源として第1電源電圧の
第1電池または第2電源電圧の第2電池が使用さ
れる集積回路に設けられる集積回路用電源切換回
路において、前記第1電池から第1電源供給端子
を経て第1電源電圧が供給されることによつてこ
れを昇圧して第2電源電圧を生成し、前記第2電
池から第2電源供給端子を経て第2電源電圧が供
給されることによつてこれを降圧して第1電源電
圧を生成する昇降圧回路と、前記2種の電池のど
ちらかを使用するかによつて異なる論理レベルの
信号が与えられる電源切換制御用端子と、集積回
路内の第1電源系の回路に電源電圧を供給するた
めの第1電源出力端子と、前記第1電源供給端子
と前記第1電源出力端子との間に並列に挿入され
た第1及び第2スイツチと、前記第2電源供給端
子の電圧から前記第1電源電圧と第2電源電圧と
の中間の電圧を生成して前記第1電源出力端子に
供給する中間電圧供給回路と、前記電源切換制御
用端子に前記第1電池使用に対応する論理レベル
の信号が与えられたときは前記第1スイツチがオ
ン状態になりかつ前記中間電圧供給回路が非動作
状態になるように前記第1スイツチ及び前記中間
電圧供給回路を制御し、上記論理レベルの信号が
与えられてから前記昇降圧回路の昇圧動作が安定
した後に前記第2スイツチがオン状態になるよう
に前記第2スイツチを制御し、前記電源切換制御
用端子に前記第2電池使用に対応する論理レベル
の信号が与えられたときもしくは集積回路内の重
負荷回路の動作時は前記中間電圧供給回路が動作
状態になるように前記中間電圧供給回路を制御
し、上記論理レベルの信号が与えられてから前記
昇降圧回路の降圧動作が安定した後もしくは重負
荷回路の動作終了後に前記第2スイツチがオン状
態になるように前記第2スイツチを制御する制御
回路とを具備したことを特徴とする。
That is, the present invention provides an integrated circuit power supply switching circuit provided in an integrated circuit in which a first battery with a first power supply voltage or a second battery with a second power supply voltage is used as an external power supply. A first power supply voltage is supplied via the supply terminal to step up the first power supply voltage to generate a second power supply voltage, and the second power supply voltage is supplied from the second battery via the second power supply terminal. a step-up/down circuit that steps down the voltage to generate a first power supply voltage; a power supply switching control terminal to which a signal of a different logic level is applied depending on whether one of the two types of batteries is used; a first power supply output terminal for supplying a power supply voltage to a circuit of a first power supply system in an integrated circuit; and a first power supply terminal inserted in parallel between the first power supply terminal and the first power supply output terminal. a second switch, an intermediate voltage supply circuit that generates an intermediate voltage between the first power supply voltage and the second power supply voltage from the voltage of the second power supply terminal and supplies the generated voltage to the first power supply output terminal; The first switch is turned on so that when a logic level signal corresponding to the use of the first battery is applied to the switching control terminal, the first switch is turned on and the intermediate voltage supply circuit is put into a non-operating state. and controlling the intermediate voltage supply circuit so that the second switch is turned on after the step-up operation of the step-up/down circuit is stabilized after the signal at the logic level is applied; When a logic level signal corresponding to the use of the second battery is applied to the power supply switching control terminal or when a heavy load circuit in the integrated circuit is operating, the intermediate voltage supply circuit is set to be in an operating state. The second switch controls the voltage supply circuit so that the second switch is turned on after the step-down operation of the buck-boost circuit is stabilized after the signal at the logic level is applied, or after the operation of the heavy load circuit is finished. The present invention is characterized by comprising a control circuit for controlling the switch.

したがつて、上記電源切換回路は第1電池また
は第2電池のどちらを使用する場合にも共通の回
路構成で済むので、コストダウンが可能となり、
しかも電池接続時や重負荷時に第2電池の内部抵
抗による電圧降下が大きくても、中間電圧供給回
路から第1電源系回路に適正な電源電圧を供給す
ることができるので、その誤動作を最少限に抑え
ることが可能である。
Therefore, since the power supply switching circuit has a common circuit configuration regardless of whether the first battery or the second battery is used, it is possible to reduce costs.
Moreover, even if the voltage drop due to the internal resistance of the second battery is large when the battery is connected or under heavy load, the appropriate power supply voltage can be supplied from the intermediate voltage supply circuit to the first power supply circuit, minimizing malfunctions. It is possible to suppress the

〔発明の実施例〕[Embodiments of the invention]

以下、図面を参照して本発明の一実施例を詳細
に説明する。
Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings.

第3図はたとえば時計用LSI内に設けられた電
源切換回路を示しており、31は外部電源として
たとえば酸化銀電池を使用するときに、その電池
電圧VSS1が供給される第1電源端子、32はたと
えばリチウム電池の使用時にその電池電圧VSS2
外部から供給される第2電池端子である。33は
昇降圧回路であつて、上記第1電源端子31から
VSS1ノードN1にVSS1電圧が供給されたときにはそ
れをたとえば2倍に昇圧して得た電圧2VSS1(ここ
で、VSS1=−1.5V、VSS2=−3.0Vであるとすれ
ば、2VSS1=VSS2)をVSS2ノードN2に出力し、第
2電源端子32からVSS2ノードにVSS2電圧が供給
されたときにはそれを1/2に降圧して得た電圧1/2
VSS2=VSS1をVSS1ノードN1に出力するものであ
る。この動作は、図示しない発振回路からのたと
えば512Hzのクロツク入力に基いて行なわれる。
FIG. 3 shows, for example, a power supply switching circuit provided in a watch LSI, and 31 is a first power supply terminal to which a battery voltage V SS1 is supplied when, for example, a silver oxide battery is used as an external power supply; Reference numeral 32 denotes a second battery terminal to which the battery voltage V SS2 is supplied from the outside when a lithium battery is used, for example. 33 is a buck-boost circuit, which connects the first power supply terminal 31 to the first power supply terminal 31.
When the V SS1 voltage is supplied to the V SS1 node N 1 , the voltage 2V SS1 obtained by boosting it by, for example, twice (Here, if V SS1 = -1.5V and V SS2 = -3.0V, . _ _ _ _ _
V SS2 =V SS1 is output to V SS1 node N1 . This operation is performed based on, for example, a 512 Hz clock input from an oscillation circuit (not shown).

一方、34はLSI内部のVSS1系回路(論理回路
とか発振回路などであり、ブザー駆動回路とか
Lamp(フイラメント)灯回路などはVSS2系回路
である)に電源電圧を供給するために第1電源出
力端子である。この第1電源出力端子34と前記
昇降圧回路33のVSS1ノードN1との間には、ス
イツチ回路35、たとえば第1のMOSトランジ
スタ36および第2のMOSトランジスタ37が
並列に接続されている。また、VDD電源(接地電
位)と前記昇降圧回路33のVSS2ノードN2との
間には、中間電圧供給回路38、たとえば第3の
MOSトランジスタ39および第4のMOSトラン
ジスタ40の直列回路が設けられており、このト
ランジスタ39および40の接続点は前記第1電
源出力端子34に接続されている。
On the other hand, 34 is a V SS1 system circuit (logic circuit, oscillation circuit, etc.) inside the LSI, such as a buzzer drive circuit, etc.
This is the first power output terminal for supplying the power voltage to the lamp (filament circuit, etc., which is a V SS2 system circuit). A switch circuit 35, for example, a first MOS transistor 36 and a second MOS transistor 37, is connected in parallel between the first power supply output terminal 34 and the V SS1 node N1 of the buck-boost circuit 33. . Further, an intermediate voltage supply circuit 38, for example, a third
A series circuit of a MOS transistor 39 and a fourth MOS transistor 40 is provided, and a connection point between the transistors 39 and 40 is connected to the first power output terminal 34.

一方、制御回路41において、それぞれ1ビツ
トの第1のシフトレジスタ42および第2のシフ
トレジスタ43の各セツト入力端Sには重負荷信
号および使用電池をLSIに接続したときに発生す
るパワーオンクリア信号が印加され、それぞれの
強制リセツト端子(セツト入力よりもリセツト
入力を優先させるための端子)には後述する電源
切換制御用内部端子44の電圧が印加され、それ
ぞれのクロツク端子CLには図示しない発振回路
からたとえば1Hzのクロツクが印加される。そし
て、上記第1のシフトレジスタ42のデータ入力
端DにはVSS2電圧が与えられ、この第1のシフト
レジスタ42のデータ出力端Qに第2のシフトレ
ジスタ43のデータ入力端Dが接続されている。
さらに、上記第2のシフトレジスタ43のデータ
出力端の出力は第1のインバータ45に導か
れ、このインバータ45の出力は前記直列接続さ
れたトランジスタ39,40の各ゲートに導かれ
ると共に第2のインバータ46に導かれ、このイ
ンバータ46の出力は前記並列接続されたトラン
ジスタ36,37のうちの一方36のゲートに導
かれ、他方のトランジスタ37のゲートには前記
切換制御用内部端子44の電圧が導かれている。
On the other hand, in the control circuit 41, each set input terminal S of the first shift register 42 and the second shift register 43 each has a heavy load signal and a power-on clear signal generated when a used battery is connected to the LSI. A signal is applied, a voltage from an internal terminal 44 for power supply switching control (described later) is applied to each forced reset terminal (a terminal for giving priority to reset input over set input), and to each clock terminal CL (not shown). For example, a 1 Hz clock is applied from an oscillation circuit. The V SS2 voltage is applied to the data input terminal D of the first shift register 42, and the data input terminal D of the second shift register 43 is connected to the data output terminal Q of the first shift register 42. ing.
Furthermore, the output of the data output terminal of the second shift register 43 is guided to a first inverter 45, and the output of this inverter 45 is guided to each gate of the series-connected transistors 39 and 40, and the second The output of the inverter 46 is led to the gate of one of the transistors 36 and 37 connected in parallel, and the voltage of the switching control internal terminal 44 is connected to the gate of the other transistor 37. being guided.

そして、電源切換制御用内部端子44には、使
用電源が酸化銀電池の場合にたとえばVDD電圧、
リチウム電池の場合にVSS2電圧が印加されるよう
になつており、たとえばLSI生産段階あるいは
LSIを時計に組み込む段階でワイヤーボンデイン
グにより上記端子44とVDD端子あるいはVSS2
子との間を配線接続するものである。
When the power supply used is a silver oxide battery, the internal terminal 44 for power supply switching control has, for example, a V DD voltage,
In the case of lithium batteries, V SS2 voltage is now applied, for example at the LSI production stage or
At the stage of assembling the LSI into a watch, wire bonding is used to connect the terminal 44 and the V DD terminal or the V SS2 terminal.

なお、シフトレジスタ42,43およびインバ
ータ45,46の動作電源はVSS2電圧である。
Note that the operating power supply for the shift registers 42 and 43 and the inverters 45 and 46 is the V SS2 voltage.

次に、第3図の動作を説明する。いま、酸化銀
電池を外部電源として利用するLSIにおいては、
内部端子44はVDD電圧(“1”論理レベル)で
あるのでシフトレジスタ42,43はリセツト状
態になる。このため、第2のシフトレジスタ43
のデータ出力端は“1”レベル(VDD)とな
り、第1のインバータ45の出力は“0”レベル
(VSS2電圧)となつてトランジスタ39,40は
共にオフ状態となり、第2のインバータ46の出
力は“1”レベルとなつて第1のトランジスタ3
6はオン状態になる。また、第2のトランジスタ
37も前記内部端子44の“1”レベルでゲート
に導かれるのでオン状態になる。したがつて、昇
降圧回路33のVSS1ノードN1のVSS1電圧は上記オ
ン状態のトランジスタ36,37を経て第1電源
出力端子34からLSI内部回路に供給される。こ
こで、上記第2のトランジスタ37の存在理由を
述べておく。つまり、第1のトランジスタ36の
ゲートにはVSS2系の第2のインバータ46の出力
が印加されるものであり、電源をLSIに接続して
から昇降圧回路33の昇圧動作によつてVSS2電圧
が発生するまでには昇圧特性上たとえば250ms
程度かかり、前記第2のインバータ46の出力が
“1”レベルに立ち上がるのが遅れ、この間に第
1のトランジスタ36が完全にオンできない。そ
こで、内部端子44の“1”レベルにより第2の
トランジスタ37をオン状態にして第1電源出力
端子34に早く安定なVSS1電圧を導出させるよう
にしている。
Next, the operation shown in FIG. 3 will be explained. Currently, in LSIs that use silver oxide batteries as external power sources,
Since the internal terminal 44 is at the V DD voltage (logic level "1"), the shift registers 42 and 43 are in a reset state. Therefore, the second shift register 43
The data output terminal of the first inverter 45 becomes "1" level (V DD ), the output of the first inverter 45 becomes "0" level (V SS2 voltage), transistors 39 and 40 are both turned off, and the second inverter 46 The output becomes “1” level and the first transistor 3
6 is turned on. Further, the second transistor 37 is also led to its gate by the "1" level of the internal terminal 44, so that it is turned on. Therefore, the V SS1 voltage at the V SS1 node N 1 of the step-up/down circuit 33 is supplied to the LSI internal circuit from the first power output terminal 34 via the on-state transistors 36 and 37 . Here, the reason for the existence of the second transistor 37 will be described. In other words, the output of the second inverter 46 of the V SS2 system is applied to the gate of the first transistor 36, and after the power supply is connected to the LSI, the voltage is increased by the step-up operation of the buck-boost circuit 33. Due to boost characteristics, it takes, for example, 250ms until voltage is generated.
As a result, the output of the second inverter 46 is delayed in rising to the "1" level, and the first transistor 36 cannot be completely turned on during this time. Therefore, the second transistor 37 is turned on by the "1" level of the internal terminal 44, so that a stable V SS1 voltage can be quickly derived from the first power supply output terminal 34.

これに対して、リチウム電池を外部電源として
使用するLSIにおいては、電池をLSIに接続する
ことによつて内部端子44はVSS2電圧(“0”レ
ベル)になるので、シフトレジスタ42,43は
リセツトされない。そして、上記電池の接続時に
パワーオンクリア信号が発生してシフトレジスタ
42,43は共にセツトされ、第2のシフトレジ
スタ43の出力は“0”レベルになる。これに
よつて、第1のインバータ45の出力は“1”レ
ベルとなつて第3および第4のトランジスタ3
9,40は共にオンになり、第2のインバータ4
6の出力は“0”レベルとなつて第1のトランジ
スタ36はオフ状態となり、第2のトランジスタ
37も内部端子44の“0”レベルがゲートに導
かれるのでオフ状態になる。この場合、それぞれ
オン状態の第3のトランジスタ39と第4のトラ
ンジスタ40との接続点の電圧がVSS2とVSS1との
中間の値、たとえば2/3VSS2となるように上記両
トランジスタ39,40のデメンシヨン比を設定
しておくものとする。したがつて、電池接続直後
には2/3VSS2電圧が第1電源出力端子34から
VSS1系回路に供給され、VSS1系回路の動作が早く
立ち上がる。そして、発振回路からの1回目の1
Hzクロツクによつて第1のシフトレジスタ42は
VSS2(“0”レベル)入力を取り込んでそのQ出力
に“0”レベルが現われ、2回目の1Hzクロツク
によつて第2のシフトレジスタ43は第1のシフ
トレジスタ42のQ出力(“0”レベル)を取り
込んでその出力は“1”レベルになる。これに
よつて、第1のインバータ45の出力は“0”レ
ベルとなつてトランジスタ39,40は共にオフ
状態に反転し、第2のインバータ46の出力は
“1”レベルとなつて第1のトランジスタ36は
オン状態になる。即ち、電池接続時から約2秒後
にそれまでの状態が解除され、この間に昇降圧回
路33で降圧されて得られたVSS1電圧が上記オン
状態になつた第1のトランジスタ36を経て第1
電源出力端子34からVSS1系回路へ定常電源とし
て供給されるようになる。この後、重負荷信号が
発生したときにも上記した電池接続時と同様な動
作によつて、第1電源出力端子34に2/3VSS2
圧が現われ、重負荷信号が発生しなくなつてから
約2秒後に第1電源出力端子34にVSS1電圧が現
われるようになる。
On the other hand, in an LSI that uses a lithium battery as an external power source, by connecting the battery to the LSI, the internal terminal 44 becomes V SS2 voltage (“0” level), so the shift registers 42 and 43 Not reset. Then, when the battery is connected, a power-on clear signal is generated, both shift registers 42 and 43 are set, and the output of the second shift register 43 becomes "0" level. As a result, the output of the first inverter 45 becomes "1" level, and the output of the third and fourth transistors 3
9 and 40 are both turned on, and the second inverter 4
The output of transistor 6 becomes "0" level and the first transistor 36 is turned off, and the second transistor 37 is also turned off since the "0" level of the internal terminal 44 is guided to its gate. In this case , both transistors 39, It is assumed that a dimension ratio of 40 is set. Therefore, immediately after the battery is connected, the 2/3V SS2 voltage is applied from the first power output terminal 34.
It is supplied to the V SS1 system circuit, and the operation of the V SS1 system starts up quickly. Then, the first 1 from the oscillation circuit
The first shift register 42 is controlled by the Hz clock.
V SS2 (“0” level) input is taken in, and “0” level appears at its Q output, and the second 1Hz clock causes the second shift register 43 to shift the Q output (“0” level) of the first shift register 42. "level)" and its output becomes "1" level. As a result, the output of the first inverter 45 goes to "0" level, turning both transistors 39 and 40 off, and the output of the second inverter 46 goes to "1" level, so that the first Transistor 36 is turned on. That is, about 2 seconds after the battery is connected, the previous state is canceled, and during this time, the V SS1 voltage obtained by being stepped down by the buck-boost circuit 33 passes through the first transistor 36 that is in the on state, and is transferred to the first
A steady power source is supplied from the power output terminal 34 to the V SS1 system circuit. Thereafter, even when a heavy load signal is generated, a 2/3V SS2 voltage appears at the first power output terminal 34 by the same operation as when the battery is connected as described above, and after the heavy load signal is no longer generated, After about 2 seconds, the V SS1 voltage appears at the first power output terminal 34.

なお、重負荷時に電源電圧VSS2が電池内部抵抗
のために低下し、これに伴つてVSS1電圧が低下し
たとしても、VSS1系回路はVSS1電圧の代わりに2/
3VSS2電圧が供給されるので十分に動作可能であ
つて、しかもこのときの2/3VSS2電圧はVSS1系回
路の電源としてVSS2電圧ほどは高くなく、VSS1
回路にダイナミツク系回路が含まれていても正常
な動作を期待できる。上記2/3VSS2電圧は、前記
第3のトランジスタ39と第4のトランジスタ4
0とのデメンジヨン比を変えることによつて、具
体的には第3のトランジスタ39のデメンジヨン
を所定値として第4のトランジスタ40のデメン
ジヨンを変えることによつてVSS1(=1/2VSS2)と
VSS2との間で一層適正な値に変更することが可能
である。
Note that even if the power supply voltage V SS2 decreases due to the internal resistance of the battery during heavy loads, and the V SS1 voltage decreases accordingly, the V SS1 system circuit will output 2/2/2 instead of the V SS1 voltage.
Since the 3V SS2 voltage is supplied, it is sufficiently operable, and the 2/3V SS2 voltage at this time is not as high as the V SS2 voltage as a power supply for the V SS1 system circuit, and the V SS1 system circuit has a dynamic system circuit. Even if it is included, normal operation can be expected. The above 2/3V SS2 voltage is applied to the third transistor 39 and the fourth transistor 4.
By changing the dimension ratio with respect to 0, specifically, by changing the dimension of the fourth transistor 40 while setting the dimension of the third transistor 39 to a predetermined value, V SS1 (=1/2V SS2 )
It is possible to change to a more appropriate value between V SS2 and V SS2 .

〔発明の効果〕〔Effect of the invention〕

上述したように本発明の集積回路用電源切換回
路によれば、外部電源として電圧レベルが異なる
2種の電池のどちらが使用されても、共通の回路
構成で済むのでコストダウンが可能であり、しか
も電池電圧の低下による集積回路の誤動作を最少
限におさえることが可能になる。
As described above, according to the power supply switching circuit for integrated circuits of the present invention, no matter which of two types of batteries with different voltage levels are used as an external power supply, a common circuit configuration is required, which makes it possible to reduce costs. Malfunctions of the integrated circuit due to a drop in battery voltage can be minimized.

【図面の簡単な説明】[Brief explanation of drawings]

第1図および第2図はそれぞれ従来の集積回路
用電源回路を示す構成説明図、第3図は本発明に
係る集積回路用電源切換回路の一実施例を示す構
成説明図である。 31,32……電源供給端子、33……昇降圧
回路、34……第1電源出力端子、35……スイ
ツチ回路、38……中間電圧供給回路、41……
制御回路、44……電源切換制御用内部端子、
VSS1……第1電源電圧、VSS2……第2電源電圧。
1 and 2 are configuration explanatory diagrams showing a conventional integrated circuit power supply circuit, respectively, and FIG. 3 is a configuration explanatory diagram showing an embodiment of an integrated circuit power supply switching circuit according to the present invention. 31, 32... Power supply terminal, 33... Buck-boost circuit, 34... First power output terminal, 35... Switch circuit, 38... Intermediate voltage supply circuit, 41...
Control circuit, 44... Internal terminal for power supply switching control,
V SS1 ...First power supply voltage, V SS2 ...Second power supply voltage.

Claims (1)

【特許請求の範囲】 1 外部電源として第1電源電圧の第1電池また
は第2電源電圧の第2電池が使用され、第1電源
電圧系及び第2電源電圧系の回路を有する集積回
路に設けられる集積回路用電源切換回路におい
て、 前記第1電池から第1電源供給端子を経て第1
電源電圧が供給されることによつてこれを昇圧し
て第2電源電圧を生成し、前記第2電池から第2
電源供給端子を経て第2電源電圧が供給されるこ
とによつてこれを降圧して第1電源電圧を生成す
る昇降圧回路と、 前記2種の電池のどちらを使用するかによつて
異なる論理レベルの信号が与えられる電源切換制
御用端子と、 集積回路内の第1電源電圧系の回路に電源電圧
を出力するための第1電源出力端子と、 前記第1電源供給端子と前記第1電源出力端子
との間に並列に挿入された第1及び第2スイツチ
と、 前記第2電源供給端子の電圧から前記第1電源
電圧と第2電源電圧との中間の電圧を生成して前
記第1電源出力端子に供給する中間電圧供給回路
と、 前記電源切換制御用端子に前記第1電池の使用
を指令する論理レベルの信号が与えられたときは
前記第1スイツチがオン状態になりかつ前記中間
電圧供給回路が非動作状態になるように前記第1
スイツチ及び前記中間電圧供給回路を制御し、上
記論理レベルの信号が与えられてから前記昇降圧
回路の昇圧動作が安定した後に前記第2スイツチ
がオン状態になるように前記第2スイツチを制御
し、前記電源切換制御用端子に前記第2電池の使
用を指令する論理レベルの信号が与えられたとき
もしくは集積回路内の重負荷回路の動作時は前記
中間電圧供給回路が動作状態になるように前記中
間電圧供給回路を制御し、上記論理レベルの信号
が与えられてから前記昇降圧回路の降圧動作が安
定した後もしくは重負荷回路の動作終了後に前記
第2スイツチがオン状態になるように前記第2ス
イツチを制御し、上記第2電源電圧で動作する制
御回路と を具備したことを特徴とする集積回路用電源切換
回路。
[Claims] 1. A first battery with a first power supply voltage or a second battery with a second power supply voltage is used as an external power supply, and is installed in an integrated circuit having circuits of a first power supply voltage system and a second power supply voltage system. In a power supply switching circuit for an integrated circuit, the power source is connected from the first battery to the first power supply terminal via the first power supply terminal.
When the power supply voltage is supplied, it is boosted to generate a second power supply voltage, and a second power supply voltage is generated from the second battery.
A step-up/down circuit that generates the first power supply voltage by lowering the second power supply voltage when it is supplied through the power supply terminal, and a logic that differs depending on which of the two types of batteries is used. a power supply switching control terminal to which a level signal is applied; a first power supply output terminal for outputting a power supply voltage to a first power supply voltage system circuit in the integrated circuit; the first power supply terminal and the first power supply terminal; first and second switches inserted in parallel between the output terminal and the second power supply terminal; generating an intermediate voltage between the first power supply voltage and the second power supply voltage from the voltage of the second power supply terminal; an intermediate voltage supply circuit that supplies the power to the power output terminal; and when a logic level signal instructing the use of the first battery is applied to the power supply switching control terminal, the first switch is turned on and the intermediate voltage is turned on. the first voltage supply circuit so that the voltage supply circuit is inactive;
and the intermediate voltage supply circuit, and controls the second switch so that the second switch is turned on after the step-up operation of the buck-boost circuit is stabilized after the signal at the logic level is applied. , when a logic level signal instructing the use of the second battery is applied to the power supply switching control terminal or when a heavy load circuit in the integrated circuit is operating, the intermediate voltage supply circuit is set to be in an operating state. The intermediate voltage supply circuit is controlled such that the second switch is turned on after the step-down operation of the buck-boost circuit is stabilized after the signal of the logic level is applied or after the operation of the heavy load circuit is completed. A power supply switching circuit for an integrated circuit, comprising a control circuit that controls a second switch and operates at the second power supply voltage.
JP21960382A 1982-12-15 1982-12-15 Power source switching circuit for integrated circuit Granted JPS59110373A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21960382A JPS59110373A (en) 1982-12-15 1982-12-15 Power source switching circuit for integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21960382A JPS59110373A (en) 1982-12-15 1982-12-15 Power source switching circuit for integrated circuit

Publications (2)

Publication Number Publication Date
JPS59110373A JPS59110373A (en) 1984-06-26
JPH0434168B2 true JPH0434168B2 (en) 1992-06-05

Family

ID=16738114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21960382A Granted JPS59110373A (en) 1982-12-15 1982-12-15 Power source switching circuit for integrated circuit

Country Status (1)

Country Link
JP (1) JPS59110373A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5700560A (en) * 1992-07-29 1997-12-23 Sumitomo Chemical Company, Limited Gas barrier resin composition and its film and process for producing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57196829A (en) * 1981-05-28 1982-12-02 Nippon Electric Ic Microcomput Power source circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51140413U (en) * 1975-05-06 1976-11-12
JPS51144715U (en) * 1975-05-16 1976-11-20
JPS6029356Y2 (en) * 1977-04-19 1985-09-04 株式会社明電舎 Open loop current source inverter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57196829A (en) * 1981-05-28 1982-12-02 Nippon Electric Ic Microcomput Power source circuit

Also Published As

Publication number Publication date
JPS59110373A (en) 1984-06-26

Similar Documents

Publication Publication Date Title
EP0843247A2 (en) Regulator built-in semiconductor integrated circuit
JPS646618B2 (en)
JPH098632A (en) Semiconductor integrated circuit
US7479767B2 (en) Power supply step-down circuit and semiconductor device
KR100210557B1 (en) Input circuit for mode setting
JPS61265794A (en) Decoder circuit of semiconductor storage device
JPH0974348A (en) Semiconductor device
JPH0434168B2 (en)
JP3606166B2 (en) Semiconductor device
US4737666A (en) Integrated circuit semiconductor device with reduced power dissipation in a power-down mode
JP2735838B2 (en) One-chip microcomputer
JP2000149552A (en) Semiconductor integrated circuit
JP2001195876A (en) Semiconductor device
JP2859898B2 (en) Chopper type comparator
JPH0528768A (en) Semiconductor device
JP2926852B2 (en) Semiconductor memory
JPH0548968B2 (en)
JP2000209847A (en) Semiconductor integrated circuit
JP2001118993A (en) Power supply voltage detecting circuit
JPH1075168A (en) Low-power consumption type semiconductor device
JPS60117820A (en) Input circuit
JP3179419B2 (en) Boost circuit device
JP2004363374A (en) Semiconductor integrated circuit device with power source control function
JPH08330938A (en) Level shift circuit
JPH0744523A (en) Otp microcomputer