JPH04340735A - Semiconductor integrated circuit device - Google Patents

Semiconductor integrated circuit device

Info

Publication number
JPH04340735A
JPH04340735A JP11271191A JP11271191A JPH04340735A JP H04340735 A JPH04340735 A JP H04340735A JP 11271191 A JP11271191 A JP 11271191A JP 11271191 A JP11271191 A JP 11271191A JP H04340735 A JPH04340735 A JP H04340735A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
semiconductor integrated
package
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11271191A
Other languages
Japanese (ja)
Inventor
Takayoshi Mamine
隆義 真峯
Yoshitsugu Fujimaki
藤巻 義継
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11271191A priority Critical patent/JPH04340735A/en
Publication of JPH04340735A publication Critical patent/JPH04340735A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PURPOSE:To easily check electric continuity of a semiconductor integrated circuit device. CONSTITUTION:From above the peripheral part or the peripheral edge part of a package 3 of a semiconductor integrated circuit device 1, contact holes 4 are formed on the surfaces of inner leads 5 corresponding with the respective outer leads 2. From the upper surface of the semiconductor integrated circuit device 1, electric continuity of leads can be easily checked.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は、電気的導通をチェッ
クし易くした半導体集積回路装置(以下、ICと記す)
に関するものである。
[Industrial Application Field] This invention relates to a semiconductor integrated circuit device (hereinafter referred to as IC) that makes it easy to check electrical continuity.
It is related to.

【0002】0002

【従来の技術】従来のICは半導体チップの電極の各々
にリードを接続し、その半導体チップとそれらのリード
の一部(インナーリード)を樹脂またはセラミックのパ
ッケージで覆い、それで覆われていない部分のリード(
アウターリード)を折り曲げてプリント配線基板に接続
できるように構成されているが、特に図5に示したよう
な表面実装型のIC1であるPLCC、SPLCC等は
、アウターリード2がパッケージ3の下方に曲げられて
構成されている。
[Prior Art] In conventional ICs, leads are connected to each electrode of a semiconductor chip, and the semiconductor chip and a portion of those leads (inner leads) are covered with a resin or ceramic package, and the parts not covered with the inner leads are covered with a resin or ceramic package. Lead (
In particular, surface-mounted ICs such as PLCC and SPLCC as shown in FIG. It is constructed in a curved manner.

【0003】0003

【発明が解決しようとする課題】このような構成のため
、従って、ICの上方から電気的導通を調べることは困
難である。しかも、近年のようにこのようなICを組み
込んだ電子機器がますます超小型化されるに伴って、図
6に示したように、プリント配線基板6には数多くのI
C1や電子部品が超高密で実装されるので、アウターリ
ード2の側面から電気的導通をチェックし難くなってい
る。この発明はIC1のこの電気的導通チェックを容易
に行えるようにICを得ようとするものである。
Due to this configuration, it is difficult to check electrical continuity from above the IC. Moreover, as electronic devices incorporating such ICs have become more and more miniaturized in recent years, as shown in FIG.
Since C1 and electronic components are mounted in an ultra-high density, it is difficult to check electrical continuity from the side surface of the outer lead 2. The present invention attempts to obtain an IC that allows this electrical continuity check of IC1 to be easily performed.

【0004】0004

【課題を解決するための手段】そのためこの発明は、パ
ッケージで覆われたインナーリードの上方から、それら
各インナーリードに通じるコンタクトホールを、そのパ
ッケージの周辺部分または周縁部分に形成することによ
り電気的導通を取るようにして、前記課題を解決した。
[Means for Solving the Problems] Therefore, the present invention provides electrical connection by forming contact holes communicating with each of the inner leads from above the inner leads covered with the package in the periphery or periphery of the package. The above problem was solved by ensuring continuity.

【0005】[0005]

【作用】従って、この発明のICでは、電子機器にたと
えICや電子部品が超高密実装されても、そのICの電
気的導通を容易にチェックすることがでる。
[Function] Therefore, with the IC of the present invention, even if ICs and electronic components are mounted in an electronic device at a very high density, the electrical continuity of the IC can be easily checked.

【0006】[0006]

【実施例】以下、この発明の実施例を図面と共に詳述す
る。図1はこの発明の第1の実施例であるICの斜視図
であり、図2はこの発明の第2の実施例であるICの斜
視図であり、図3はこの発明の第3の実施例であるIC
の斜視図であり、そして図4はこの発明のICの使用状
態を説明するための一部斜視図である。
Embodiments Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a perspective view of an IC that is a first embodiment of this invention, FIG. 2 is a perspective view of an IC that is a second embodiment of this invention, and FIG. 3 is a perspective view of an IC that is a second embodiment of this invention. IC which is an example
FIG. 4 is a partial perspective view for explaining how the IC of the present invention is used.

【0007】先ず、図1を用いてこの発明のICの構成
を説明する。なお、従来のICと同じ部分には同一符号
を付して説明する。この実施例では、IC1をPLCC
パッケージ型で表した。2はアウターリードであり、パ
ッケージ3の下部へ折り曲げられている。パッケージ3
は樹脂又はセラミックで形成されている。4はこの発明
の特徴であるコンタクトホールであって、各アウターリ
ード2に連なり、パッケージ3の内部に在るインナーリ
ード5(図3を参照のこと)が現れるように開けられて
いる。これらのコンタクトホール4は、従って、パッケ
ージ3の周辺部分に直線状に配列されている。これらの
コンタクトホール4は、パッケージ3を樹脂で形成する
場合に、予め金型に細工を施しておけば形成することが
できる。
First, the configuration of the IC of the present invention will be explained using FIG. 1. Note that the same parts as those of the conventional IC will be described with the same reference numerals. In this example, IC1 is a PLCC
Expressed in package form. 2 is an outer lead, which is bent toward the bottom of the package 3. package 3
is made of resin or ceramic. Reference numeral 4 denotes a contact hole, which is a feature of the present invention, and is connected to each outer lead 2 and is opened so that an inner lead 5 (see FIG. 3) located inside the package 3 is exposed. These contact holes 4 are therefore linearly arranged around the periphery of the package 3. These contact holes 4 can be formed by processing a mold in advance when the package 3 is made of resin.

【0008】図2に示した第2の実施例のIC1には、
コンタクトホール4をジグザグ状に形成したもので、S
PLCCパッケージなど、リード間隔が狭いパッケージ
にも容易に適応できる。
The IC1 of the second embodiment shown in FIG.
Contact hole 4 is formed in a zigzag shape, and S
It can also be easily applied to packages with narrow lead spacing, such as PLCC packages.

【0009】図3に示した第3の実施例のIC1には、
パッケージ3の周縁部分に、各アウターリード2の付け
根に当たる所をあたかも切り欠いたようにコンタクトホ
ール4を形成したものである。
The IC1 of the third embodiment shown in FIG.
A contact hole 4 is formed in the peripheral edge of the package 3 at the base of each outer lead 2, as if cut out.

【0010】図4に示したように、このようなこの発明
のIC1をプリント配線基板6に表面実装し、その周囲
に他のICや電子部品が超高密に実装されていたた場合
にも、IC1の上部に開けたコンタクトホール4にコン
タクトプローブ7を挿入することにより、インナーリー
ド5に接触することができ、半田により隣接したリード
が短絡していているか否かを容易にチェックすることが
できる。
As shown in FIG. 4, even when the IC 1 of the present invention is surface-mounted on a printed wiring board 6 and other ICs and electronic components are mounted around it in an extremely high density, By inserting the contact probe 7 into the contact hole 4 opened in the upper part of the IC 1, it is possible to contact the inner lead 5, and it is possible to easily check whether or not adjacent leads are short-circuited by solder. .

【0011】[0011]

【発明の効果】以上の説明から明らかなように、この発
明のICにはコンタクトホールがパッケージにもうけら
れたので、従来技術のようにICのリードの下面または
側面から電気的導通をチェックしなくても済み、プロー
ブピン7で製品の検査、測定はもとより、前述のように
プリント配線基板に表面実装した場合でも、リード間の
短絡を極めて容易に検出できるという効果が得られる。 特に、電子機器が超小型化し、それに伴い超高密実装を
行った場合には、この発明は一層効果的になる。
[Effects of the Invention] As is clear from the above explanation, since the IC of the present invention has a contact hole in the package, there is no need to check electrical continuity from the bottom or side of the IC leads as in the prior art. Not only can the probe pin 7 be used to inspect and measure products, but even when surface-mounted on a printed wiring board as described above, short circuits between leads can be detected extremely easily. In particular, the present invention becomes even more effective when electronic equipment becomes ultra-miniaturized and accordingly ultra-high-density packaging is performed.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】この発明の第1の実施例である半導体集積回路
装置の斜視図である。
FIG. 1 is a perspective view of a semiconductor integrated circuit device according to a first embodiment of the invention.

【図2】この発明の第2の実施例である半導体集積回路
装置の斜視図である。
FIG. 2 is a perspective view of a semiconductor integrated circuit device according to a second embodiment of the invention.

【図3】この発明の第3の実施例である半導体集積回路
装置の斜視図である。
FIG. 3 is a perspective view of a semiconductor integrated circuit device according to a third embodiment of the invention.

【図4】この発明の半導体集積回路装置の使用状態を説
明するための一部斜視図である。
FIG. 4 is a partial perspective view for explaining how the semiconductor integrated circuit device of the present invention is used.

【図5】従来技術の半導体集積回路装置を説明するため
の斜視図である。
FIG. 5 is a perspective view for explaining a conventional semiconductor integrated circuit device.

【図6】従来技術の半導体集積回路装置の使用状態を説
明するための斜視図である。
FIG. 6 is a perspective view for explaining the state of use of a conventional semiconductor integrated circuit device.

【符号の説明】[Explanation of symbols]

1    半導体集積回路装置 2    アウターリード 3    パッケージ 4    コンタクトホール 5    インナーリード 6    プリント配線基板 7    コンタクトプローブ 1 Semiconductor integrated circuit device 2 Outer lead 3 Package 4 Contact hole 5 Inner lead 6 Printed wiring board 7 Contact probe

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】半導体チップの電極の各々にリードを接続
し、これを樹脂またはセラミックのパッケージで覆うよ
うに構成した半導体集積回路装置において、該パッケー
ジで覆われたインナーリードの上方から、該各インナー
リードに通じるコンタクトホールを、前記パッケージの
周辺部分または周縁部分に形成したことを特徴とする半
導体集積回路装置
1. In a semiconductor integrated circuit device configured such that leads are connected to each electrode of a semiconductor chip and each lead is covered with a resin or ceramic package, each of the inner leads is A semiconductor integrated circuit device characterized in that a contact hole leading to an inner lead is formed in a peripheral portion or a peripheral portion of the package.
JP11271191A 1991-05-17 1991-05-17 Semiconductor integrated circuit device Pending JPH04340735A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11271191A JPH04340735A (en) 1991-05-17 1991-05-17 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11271191A JPH04340735A (en) 1991-05-17 1991-05-17 Semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JPH04340735A true JPH04340735A (en) 1992-11-27

Family

ID=14593594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11271191A Pending JPH04340735A (en) 1991-05-17 1991-05-17 Semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JPH04340735A (en)

Similar Documents

Publication Publication Date Title
KR930001365A (en) Composite flip chip semiconductor device, fabrication and burn-in method
JPH0376582B2 (en)
KR950010861B1 (en) Packaged semiconductor device
KR960035997A (en) Semiconductor package and manufacturing method
JP2004023076A (en) Wiring board device
JPH04340735A (en) Semiconductor integrated circuit device
US5075962A (en) Method for forming leads
JPH02301182A (en) Printed circuit board for flat mounting structure
JPH08279588A (en) Semiconductor integrated circuit device and manufacturing method therefor
KR960019683A (en) Semiconductor devices
JPH0821648B2 (en) Pinless grid array electrode structure formed by thick film technology
JPS635233Y2 (en)
JPH0582948A (en) Printed board
JP2783968B2 (en) Circuit component mounting method
KR100645191B1 (en) Semiconductor package
KR100193229B1 (en) BGA Semiconductor Package Using Solder Balls as Input / Output Terminals and Motherboards
JPH02280359A (en) Semiconductor device
JPH04216653A (en) Package for semiconductor integrated circuit and its packaging method
JPS5915383B2 (en) Mounting equipment for semiconductor integrated circuits
JPH08181241A (en) Chip carrier and semiconductor device using chip carrier
JPH08220188A (en) Socket for semiconductor device
JP2000260661A (en) Chip component and chip component mounting board
JPH0645718A (en) Printed wiring substrate
JPH0467664A (en) Semiconductor device
JPH03120855A (en) Semiconductor integrated circuit device