JPH04216653A - Package for semiconductor integrated circuit and its packaging method - Google Patents
Package for semiconductor integrated circuit and its packaging methodInfo
- Publication number
- JPH04216653A JPH04216653A JP41116190A JP41116190A JPH04216653A JP H04216653 A JPH04216653 A JP H04216653A JP 41116190 A JP41116190 A JP 41116190A JP 41116190 A JP41116190 A JP 41116190A JP H04216653 A JPH04216653 A JP H04216653A
- Authority
- JP
- Japan
- Prior art keywords
- package
- casing
- integrated circuit
- semiconductor integrated
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 18
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000004806 packaging method and process Methods 0.000 title abstract 2
- 239000004020 conductor Substances 0.000 claims abstract description 40
- 239000003989 dielectric material Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 description 8
- 239000000919 ceramic Substances 0.000 description 6
- 238000001465 metallisation Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000005219 brazing Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は半導体集積回路用パッケ
ージおよびその実装方法に関する。より詳細には、内部
に搭載した半導体集積回路が安定に動作するよう構成さ
れた半導体集積回路用パッケージおよびその実装方法に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit package and a mounting method thereof. More specifically, the present invention relates to a package for a semiconductor integrated circuit configured such that a semiconductor integrated circuit mounted therein operates stably, and a method for mounting the same.
【０００２】0002
【従来の技術】半導体集積回路（以下ＩＣと記す）チッ
プを搭載するパッケージには、ＩＣの性能、大きさ、使
用される環境等に合わせて各種の材料、形状のものが使
用されている。例えば、材料には、セラミック、金属、
ガラス、プラスチック等が使用されている。また、ＩＣ
用パッケージの形状としては、ＳＩＰタイプ、ＤＩＰタ
イプ、フラットパックタイプ、チップキャリアタイプ、
テープキャリアタイプ等が使用されている。2. Description of the Related Art Various materials and shapes are used for packages on which semiconductor integrated circuit (hereinafter referred to as IC) chips are mounted, depending on the performance, size, environment in which the IC is used, etc. For example, materials include ceramics, metals,
Glass, plastic, etc. are used. Also, IC
Package shapes include SIP type, DIP type, flat pack type, chip carrier type,
Tape carrier type etc. are used.
【０００３】図３に従来のＩＣ用パッケージの一例の断
面図を示す。図３のＩＣ用パッケージは、セラミック製
のＩＣ用パッケージであり、セラミック製の筐体１と、
筐体１の底部にメタライズにより形成された導体面２と
、筐体１の側面に固定された複数のリードピン３とを具
備する。リードピン３は、導体面２上に搭載されたＩＣ
チップ４のそれぞれ対応する端子５とボンディングワイ
ヤ６で接続されており、ＩＣチップ４と外部とを電気的
に接続する接続手段を構成する。また、筐体１には、キ
ャップ１０がろう付け等で固定されており、筐体１の内
部は気密に封止されている。FIG. 3 shows a cross-sectional view of an example of a conventional IC package. The IC package in FIG. 3 is a ceramic IC package, and includes a ceramic casing 1,
The housing 1 includes a conductor surface 2 formed by metallization on the bottom of the housing 1 and a plurality of lead pins 3 fixed to the side surface of the housing 1. The lead pin 3 is connected to the IC mounted on the conductor surface 2.
They are connected to corresponding terminals 5 of the chip 4 by bonding wires 6, and constitute connection means for electrically connecting the IC chip 4 and the outside. Further, a cap 10 is fixed to the casing 1 by brazing or the like, and the inside of the casing 1 is hermetically sealed.
【０００４】上記従来のＩＣ用パッケージにおいては、
ＩＣチップのグランドは、上記導体面２を介して、いず
れかのリードピン３と接続されていた。従って、従来の
ＩＣ用パッケージを各種電子機器の回路基板に実装する
場合は、回路基板のグランドラインと、ＩＣ用パッケー
ジのＩＣチップのグランドが接続されているリードピン
とを電気的に接続していた。[0004] In the above conventional IC package,
The ground of the IC chip was connected to one of the lead pins 3 via the conductive surface 2. Therefore, when mounting a conventional IC package on the circuit board of various electronic devices, the ground line of the circuit board and the lead pin to which the ground of the IC chip of the IC package is connected are electrically connected. .
【０００５】[0005]
【発明が解決しようとする課題】各種電子機器の回路基
板にＩＣ用パッケージを実装する場合、基板のグランド
ラインに複数のＩＣ用パッケージのグランドのリードピ
ンを接続すると、ＩＣの入出力の回り込み等によってＩ
Ｃが発振を起す場合がある。このＩＣの入出力の回り込
み防止のために、ＩＣ用パッケージの複数のリードピン
にＩＣチップのグランドを接続し、それぞれのリードピ
ンを基板のグランドラインに接続する方法がある。しか
しながら、ＩＣ用パッケージの複数のリードピンをグラ
ンドに使用すると、余分なリードピンが必要となり、Ｉ
Ｃの実際の入出力に比して大きなパッケージを用いなけ
ればならない。また、ＩＣチップの端子とＩＣ用パッケ
ージのリードピンとの間およびＩＣ用パッケージのリー
ドピンと回路基板との間のワイヤリングにも余計な時間
がかかる。[Problem to be Solved by the Invention] When mounting IC packages on the circuit boards of various electronic devices, if the ground lead pins of multiple IC packages are connected to the ground line of the board, the input/output of the ICs may run around, etc. I
C may cause oscillation. In order to prevent the input/output of the IC from going around, there is a method of connecting the ground of the IC chip to a plurality of lead pins of the IC package, and connecting each lead pin to the ground line of the board. However, when multiple lead pins of an IC package are used for grounding, extra lead pins are required, and I
A package that is large compared to the actual input and output of C must be used. Furthermore, wiring between the terminals of the IC chip and the lead pins of the IC package and between the lead pins of the IC package and the circuit board also takes extra time.
【０００６】そこで本発明の目的は、上記従来技術の問
題点を解決した、グランドが容易に接続でき、且つ搭載
したＩＣが安定に動作するＩＣ用パッケージを提供する
ことにある。SUMMARY OF THE INVENTION An object of the present invention is to provide an IC package that solves the problems of the prior art described above, allows easy ground connection, and allows the mounted IC to operate stably.
【０００７】[0007]
【課題を解決するための手段】本発明に従うと、誘電体
で構成された筐体と、該筐体内に設けられた半導体集積
回路チップを固定する導体面と、前記筐体内に搭載され
る半導体集積回路チップと筐体外部とを電気的に接続す
る接続手段とを具備する半導体集積回路用パッケージに
おいて、前記筐体の外側下面に導体部を具備し、前記筐
体内部の導体面と、前記筐体外側下面の導体部とが、電
気的に接続されていることを特徴とする半導体集積回路
用パッケージが提供される。[Means for Solving the Problems] According to the present invention, there is provided a casing made of a dielectric material, a conductive surface for fixing a semiconductor integrated circuit chip provided in the casing, and a semiconductor mounted in the casing. A semiconductor integrated circuit package comprising a connection means for electrically connecting an integrated circuit chip and the outside of the casing, wherein a conductor portion is provided on the outer lower surface of the casing, and the conductor surface inside the casing and the Provided is a semiconductor integrated circuit package characterized in that a conductor portion on the outer lower surface of the casing is electrically connected.
【０００８】また、本発明においては、上記本発明の半
導体集積回路用パッケージを回路基板に実装する方法に
おいて、前記筐体の外側下面の導体部が、前記回路基板
のグランドラインに接するよう搭載することを特徴とす
る半導体集積回路用パッケージの実装方法が提供される
。Further, in the present invention, in the method for mounting the semiconductor integrated circuit package of the present invention on a circuit board, the package is mounted such that the conductor portion on the outer lower surface of the casing is in contact with the ground line of the circuit board. A method for mounting a package for a semiconductor integrated circuit is provided.
【０００９】[0009]
【作用】本発明のＩＣ用パッケージは、ＩＣチップを収
納する筐体の外側下面に導体部が形成され、この導体部
とＩＣチップを固定する導体で形成されたダイエリア部
分とが電気的に接続されているところにその主要な特徴
がある。本発明のＩＣ用パッケージにおいては、上記ダ
イエリア部分と上記導体部とが、金属等の導体で一体に
形成されていてもよい。[Function] In the IC package of the present invention, a conductor portion is formed on the outer lower surface of the casing that houses the IC chip, and this conductor portion and the die area portion formed of the conductor that fixes the IC chip are electrically connected. Its main characteristic lies in the way it is connected. In the IC package of the present invention, the die area portion and the conductor portion may be integrally formed of a conductor such as metal.
【００１０】本発明のＩＣ用パッケージは、ダイエリア
が筐体外側下面の導体部と電気的に接続されているので
、ダイエリアをグランドとして使用することができる。
即ち、本発明のＩＣ用パッケージを本発明の方法で回路
基板に実装する場合、筐体外側下面の導体部が回路基板
のグランドラインに接触するが、これにより、ダイエリ
アがグランドとなる。この実装方法では、本発明のＩＣ
用パッケージの筐体外側下面の導体部と、回路基板のグ
ランドラインとを比較的広い面積で接触させることがで
きる。従って、本発明のＩＣ用パッケージを本発明の方
法で回路基板に実装すると、容易に多点アースが実現さ
れる。[0010] In the IC package of the present invention, the die area is electrically connected to the conductor portion on the outer lower surface of the casing, so the die area can be used as a ground. That is, when the IC package of the present invention is mounted on a circuit board by the method of the present invention, the conductor portion on the outer lower surface of the casing comes into contact with the ground line of the circuit board, thereby making the die area ground. In this mounting method, the IC of the present invention
The conductor portion on the outer lower surface of the housing of the package can be brought into contact with the ground line of the circuit board over a relatively wide area. Therefore, when the IC package of the present invention is mounted on a circuit board by the method of the present invention, multi-point grounding can be easily achieved.
【００１１】上記のように、本発明のＩＣ用パッケージ
では、従来のようにグランドラインに複数のリードピン
、外部接続端子を使用する必要がなくなる。従って、リ
ードピン、外部接続端子が少なくてすむのでＩＣ用パッ
ケージを小型化できる。また、回路基板にＩＣ用パッケ
ージを実装する際に、複数のグランドのリードピン、外
部接続端子を接続する必要がないのでワイヤリングの回
数が減少し、実装時間が短縮される。さらに、本発明の
ＩＣ用パッケージに、ＩＣチップを搭載する場合もＩＣ
チップのグランド端子をＩＣ用パッケージの複数のリー
ドピン、外部接続端子に接続する必要がないので、搭載
にかかる時間も短縮できる。As described above, in the IC package of the present invention, there is no need to use a plurality of lead pins and external connection terminals for the ground line as in the conventional case. Therefore, since the number of lead pins and external connection terminals can be reduced, the IC package can be made smaller. Further, when mounting an IC package on a circuit board, there is no need to connect multiple ground lead pins and external connection terminals, so the number of wiring operations is reduced and the mounting time is shortened. Furthermore, when mounting an IC chip on the IC package of the present invention, the IC
Since there is no need to connect the ground terminal of the chip to multiple lead pins of the IC package and external connection terminals, the time required for mounting can also be shortened.
【００１２】以下、本発明を実施例により、さらに詳し
く説明するが、以下の開示は本発明の単なる実施例に過
ぎず、本発明の技術的範囲をなんら制限するものではな
い。[0012] The present invention will be explained in more detail with reference to examples below, but the following disclosure is merely an example of the present invention and is not intended to limit the technical scope of the present invention in any way.
【００１３】[0013]
【実施例】図１および図２に、それぞれ本発明のＩＣ用
パッケージを本発明の方法で基板に実装した場合の概略
断面図を示す。図１のＩＣ用パッケージは、図３のＩＣ
用パッケージと同様セラミック製のＩＣ用パッケージで
あり、リードピン３により回路基板の電極２２と接続さ
れる。即ち、図１のＩＣ用パッケージは、セラミック製
の筐体１と、筐体１の底部にメタライズにより形成され
た導体面２と、筐体１の側面に固定された複数のリード
ピン３とを具備する。また、筐体１の外側下面には、や
はりメタライズで導体部７が形成されており、導体面２
と導体部７とは導体パターン８で電気的に接続されてい
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIGS. 1 and 2 are schematic cross-sectional views of the IC package of the present invention mounted on a substrate by the method of the present invention. The IC package in Figure 1 is the IC package in Figure 3.
This is a ceramic IC package similar to the IC package, and is connected to the electrode 22 of the circuit board through lead pins 3. That is, the IC package shown in FIG. 1 includes a ceramic casing 1, a conductor surface 2 formed by metallization on the bottom of the casing 1, and a plurality of lead pins 3 fixed to the side surface of the casing 1. do. Furthermore, a conductor portion 7 is also formed on the outer lower surface of the housing 1 by metallization, and a conductor surface 2
and the conductor portion 7 are electrically connected by a conductor pattern 8.
【００１４】リードピン３は、導体面２上に搭載された
ＩＣチップ４のそれぞれ対応する端子５とボンディング
ワイヤ６で接続されており、ＩＣチップ４と外部とを電
気的に接続する接続手段を構成する。また、ＩＣチップ
４のグランドの端子は、図示されていないが導体面２に
接続されている。筐体１には、キャップ１０がろう付け
等で固定されており、筐体１の内部は気密に封止されて
いる。The lead pins 3 are connected to corresponding terminals 5 of the IC chip 4 mounted on the conductive surface 2 by bonding wires 6, and constitute a connection means for electrically connecting the IC chip 4 to the outside. do. Further, a ground terminal of the IC chip 4 is connected to the conductor surface 2, although not shown. A cap 10 is fixed to the casing 1 by brazing or the like, and the inside of the casing 1 is hermetically sealed.
【００１５】上記本発明のＩＣ用パッケージは、本発明
の方法で回路基板２０に搭載されている。即ち、リード
ピン３は、先端が基板２０のそれぞれ対応するスルーホ
ール電極２２に挿入されハンダ２３で固定され、導体部
７は基板２０のグランドライン２１に接してやはりハン
ダで固定されている。The above IC package of the present invention is mounted on the circuit board 20 by the method of the present invention. That is, the tips of the lead pins 3 are inserted into the corresponding through-hole electrodes 22 of the substrate 20 and fixed with solder 23, and the conductor portion 7 is in contact with the ground line 21 of the substrate 20 and also fixed with solder.
【００１６】図示されているように、導体部７とグラン
ドライン２１とは比較的広い面積で接している。従って
、実質的に多点アースが実現されているので、ＩＣが発
振を起こすことなく安定に動作する。また、実装の際に
導体部７を基板２０のグランドライン２１に接触させて
固定することにより、上記の多点アースが実現されるの
で、グランドのために多数の配線を行う必要がなく、実
装に要する時間も短縮できる。As shown in the figure, the conductor portion 7 and the ground line 21 are in contact over a relatively wide area. Therefore, since multi-point grounding is substantially realized, the IC operates stably without causing oscillation. In addition, by fixing the conductor part 7 in contact with the ground line 21 of the board 20 during mounting, the above-mentioned multi-point grounding is achieved, so there is no need to perform a large number of wirings for grounding, and the mounting The time required can also be reduced.
【００１７】図２のＩＣ用パッケージは、図１のＩＣ用
パッケージのリードピン３に代えて導体パターン端子３
０で接続手段を構成したものである。即ち、図２のＩＣ
用パッケージは、図１のＩＣ用パッケージと同様に、セ
ラミック製の筐体１と、筐体１の底部にメタライズによ
り形成された導体面２と、筐体１の外側下面にやはりメ
タライズで形成された導体部７とを具備する。筐体１に
は、複数の導体パターン端子３０が埋め込まれ、導体パ
ターン端子３０の先端は筐体１の底部から露出し、他端
は筐体１の内部に露出している。導体パターン端子３０
は、導体面２上に搭載されたＩＣチップ４の対応する端
子５にボンディングワイヤ６で接続されており、ＩＣチ
ップ４と外部とを電気的に接続する接続手段を構成して
いる。
また、筐体１の導体面２と導体部７とは、一対の導体パ
ターン８で電気的に接続されている。The IC package of FIG. 2 has conductor pattern terminals 3 in place of the lead pins 3 of the IC package of FIG.
0 constitutes a connection means. That is, the IC of FIG.
Similar to the IC package shown in FIG. 1, the IC package has a ceramic housing 1, a conductive surface 2 formed on the bottom of the housing 1 by metallization, and a conductive surface 2 formed on the outer lower surface of the housing 1 by metallization. A conductor portion 7 is provided. A plurality of conductor pattern terminals 30 are embedded in the casing 1 , the tips of the conductor pattern terminals 30 are exposed from the bottom of the casing 1 , and the other ends are exposed inside the casing 1 . Conductor pattern terminal 30
are connected to corresponding terminals 5 of the IC chip 4 mounted on the conductive surface 2 by bonding wires 6, and constitute a connection means for electrically connecting the IC chip 4 to the outside. Further, the conductor surface 2 of the casing 1 and the conductor portion 7 are electrically connected by a pair of conductor patterns 8.
【００１８】図２のＩＣ用パッケージも、本発明の方法
で基板２０に搭載されており、導体パターン３０が基板
２０のそれぞれ対応する電極２４に接触してハンダで固
定され、導体部７は基板２０のグランドライン２１に接
してやはりハンダで固定されている。図２のＩＣ用パッ
ケージでも、実質的に多点アースが実現されている。The IC package shown in FIG. 2 is also mounted on the substrate 20 by the method of the present invention, the conductor patterns 30 are in contact with the corresponding electrodes 24 of the substrate 20 and fixed with solder, and the conductor portions 7 are mounted on the substrate 20. It is also fixed with solder in contact with the ground line 21 of No. 20. The IC package shown in FIG. 2 also substantially realizes multi-point grounding.
【００１９】[0019]
【発明の効果】以上の説明したように、本発明のＩＣ用
パッケージは、グランドのために多数のリードピン、外
部接続端子を使用する必要がないので小型化が可能であ
る。また、本発明のＩＣ用パッケージにＩＣチップを搭
載する際に、ＩＣチップのグランド端子をＩＣ用パッケ
ージの多数のリードピン、外部接続端子に接続しなくて
よいので、ＩＣチップを搭載する工程が短縮できる。さ
らに、本発明のＩＣ用パッケージを本発明の方法で回路
基板に実装すると、多数の配線を行わなくても多点アー
スが実現できる。本発明のＩＣ用パッケージを使用する
ことにより各種電子機器のコストが低減可能である。As described above, the IC package of the present invention can be miniaturized since it is not necessary to use a large number of lead pins and external connection terminals for grounding. Furthermore, when mounting an IC chip on the IC package of the present invention, there is no need to connect the ground terminal of the IC chip to the numerous lead pins and external connection terminals of the IC package, so the process of mounting the IC chip is shortened. can. Furthermore, when the IC package of the present invention is mounted on a circuit board by the method of the present invention, multi-point grounding can be achieved without the need for a large number of wirings. By using the IC package of the present invention, the cost of various electronic devices can be reduced.
【図１】本発明のＩＣ用パッケージを本発明の方法で基
板に実装した場合の概略断面図である。FIG. 1 is a schematic cross-sectional view of an IC package of the present invention mounted on a substrate by the method of the present invention.
【図２】本発明のＩＣ用パッケージの他の実施例を本発
明の方法で基板に実装した場合の概略断面図である。FIG. 2 is a schematic cross-sectional view of another embodiment of the IC package of the present invention mounted on a substrate by the method of the present invention.
【図３】従来のＩＣ用パッケージの概略断面図である。FIG. 3 is a schematic cross-sectional view of a conventional IC package.
Claims (2)
けられた半導体集積回路チップを固定する導体面と、前
記筐体内に搭載される半導体集積回路チップと筐体外部
とを電気的に接続する接続手段とを具備する半導体集積
回路用パッケージにおいて、前記筐体の外側下面に導体
部を具備し、前記筐体内部の導体面と、前記筐体外側下
面の導体部とが、電気的に接続されていることを特徴と
する半導体集積回路用パッケージ。Claim 1: A casing made of a dielectric material, a conductive surface for fixing a semiconductor integrated circuit chip provided within the casing, and a semiconductor integrated circuit chip mounted within the casing and the outside of the casing. A package for a semiconductor integrated circuit comprising a connecting means for electrically connecting, a conductor portion being provided on an outer lower surface of the casing, and a conductive surface inside the casing and a conductor portion on the outer lower surface of the casing. , a semiconductor integrated circuit package characterized by being electrically connected.
ージを回路基板に実装する方法において、前記筐体の外
側下面の導体部が、前記回路基板のグランドラインに接
するよう搭載することを特徴とする半導体集積回路用パ
ッケージの実装方法。2. A method for mounting a semiconductor integrated circuit package on a circuit board according to claim 1, wherein the package is mounted so that a conductor portion on an outer lower surface of the casing is in contact with a ground line of the circuit board. A method for mounting semiconductor integrated circuit packages.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41116190A JPH04216653A (en) | 1990-12-17 | 1990-12-17 | Package for semiconductor integrated circuit and its packaging method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41116190A JPH04216653A (en) | 1990-12-17 | 1990-12-17 | Package for semiconductor integrated circuit and its packaging method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04216653A true JPH04216653A (en) | 1992-08-06 |
Family
ID=18520205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP41116190A Withdrawn JPH04216653A (en) | 1990-12-17 | 1990-12-17 | Package for semiconductor integrated circuit and its packaging method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04216653A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2724054A1 (en) * | 1994-06-09 | 1996-03-01 | Samsung Electronics Co Ltd | SEMICONDUCTOR PACKAGE MOUNTING STRUCTURE |
| JP2002246886A (en) * | 2001-02-13 | 2002-08-30 | Auto Network Gijutsu Kenkyusho:Kk | Semiconductor circuit component |
| JP2012049421A (en) * | 2010-08-30 | 2012-03-08 | Keihin Corp | Mounting structure of electronic component |
-
1990
- 1990-12-17 JP JP41116190A patent/JPH04216653A/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2724054A1 (en) * | 1994-06-09 | 1996-03-01 | Samsung Electronics Co Ltd | SEMICONDUCTOR PACKAGE MOUNTING STRUCTURE |
| JP2002246886A (en) * | 2001-02-13 | 2002-08-30 | Auto Network Gijutsu Kenkyusho:Kk | Semiconductor circuit component |
| JP2012049421A (en) * | 2010-08-30 | 2012-03-08 | Keihin Corp | Mounting structure of electronic component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970067801A (en) | Semiconductor device and manufacturing method thereof | |
| US4994896A (en) | Semiconductor device | |
| US8786165B2 (en) | QFN/SON compatible package with SMT land pads | |
| KR100204950B1 (en) | Method of forming a carrierless surface mounted intergrated circuit die | |
| JPH0730059A (en) | Multichip module | |
| JP3656861B2 (en) | Semiconductor integrated circuit device and method for manufacturing semiconductor integrated circuit device | |
| US6498308B2 (en) | Semiconductor module | |
| JPH04216653A (en) | Package for semiconductor integrated circuit and its packaging method | |
| JPH0582582A (en) | Semiconductor device | |
| KR20070053660A (en) | Single row bond pad arrangement of an integrated circuit chip | |
| JPS617657A (en) | Package for multi-chip | |
| JPH01232753A (en) | Semiconductor device | |
| JP3174238B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2004031432A (en) | Semiconductor device | |
| JPH04139737A (en) | Method for mounting semiconductor chip | |
| JP2879503B2 (en) | Surface mount type electronic circuit device | |
| JPH06132472A (en) | Ic package | |
| KR100505357B1 (en) | Semiconductor package | |
| JPH01108751A (en) | Integrated circuit device | |
| JPH06252327A (en) | Semiconductor package and packaging method for same | |
| JPH0685165A (en) | Semiconductor device and manufacture thereof | |
| KR20020001211A (en) | Printed circuit board having semiconductor chip package located in window | |
| JPH06112337A (en) | Package for semiconductor device | |
| JPH0575003A (en) | Packaging structure of semiconductor device | |
| JPH04101452A (en) | Semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980312 |