JPH04337847A - Program check method - Google Patents

Program check method

Info

Publication number
JPH04337847A
JPH04337847A JP3138248A JP13824891A JPH04337847A JP H04337847 A JPH04337847 A JP H04337847A JP 3138248 A JP3138248 A JP 3138248A JP 13824891 A JP13824891 A JP 13824891A JP H04337847 A JPH04337847 A JP H04337847A
Authority
JP
Japan
Prior art keywords
program
address
instruction
memory
executed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3138248A
Other languages
Japanese (ja)
Inventor
Yasukazu Hashimoto
橋本 泰和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP3138248A priority Critical patent/JPH04337847A/en
Publication of JPH04337847A publication Critical patent/JPH04337847A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To easily and detect the abnormal part of a program. CONSTITUTION:The address of a memory area which cannot possibly be accessed with an execution program 1 is previously registered in a memory address check table 21. An interruption processing is executed whenever an instruction in the execution program 1 is executed. Then, address check which is to compare an address designated by a subsequent instruction in the execution program 1 with the instruction registered in the memory address check table 21 is executed. When the both addresses do not coincide as the result of the address check, the subsequent instruction is executed. Then, the interruption processing is executed and the address of the subsequent instruction is checked. When the both addresses coincide in the middle of such a process, the execution of the instruction is stopped at that time. Thus, the abnormal part of the execution program 1 is detected.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、プログラムの実行時の
メモリ破壊をソフトウェアにより検出するプログラムチ
ェック方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a program checking method that uses software to detect memory corruption during program execution.

【0002】0002

【従来の技術】従来のプログラムチェック方法は、以下
のようなものであった。即ち、ハードウェア上、メモリ
保護機能を持たないプロセッサでは、プログラムの異常
により、プログラム実行部(以下、コード部と呼ぶ)を
格納したメモリの内容が破壊される場合がある。この場
合、計算機は、破壊されたメモリの内容をコード部とみ
なして実行する。これにより、命令異常が起これば、例
外割込みが発生する。従って、この割込み処理の中で、
エラー処理を行なうことにより、プログラムの異常を検
出していた。
2. Description of the Related Art Conventional program checking methods are as follows. That is, in a processor that does not have a memory protection function due to hardware, an abnormality in a program may destroy the contents of a memory that stores a program execution section (hereinafter referred to as a code section). In this case, the computer regards the contents of the destroyed memory as a code section and executes it. As a result, if an instruction error occurs, an exception interrupt occurs. Therefore, in this interrupt processing,
Program abnormalities were detected by performing error handling.

【0003】一方、シングルステップ割込みの機能を有
しているプロセッサでは、その機能を用いて、ソフトウ
ェアデバッガを実現することができる。即ち、このよう
なプロセッサでは、1ステップずつ命令を実行してトレ
ースを取り、異常箇所を検出するという方法が一般的に
採用されていた。
On the other hand, in a processor having a single-step interrupt function, a software debugger can be implemented using that function. That is, in such processors, a method has generally been adopted in which an instruction is executed step by step and a trace is taken to detect an abnormal location.

【0004】0004

【発明が解決しようとする課題】しかしながら、上述し
た従来の技術には、次のような問題があった。即ち、例
外割込みによる異常検出の方法では、コード部の破壊に
より命令が偶然に他の意味の命令に書き換えられる場合
がある。この場合、命令異常とならずに、例外割込みが
発生しない。この結果、プログラムが暴走し、異常箇所
を検出するのが困難となる。また、たとえ例外割込みが
発生したとしても、例外割込みが発生した箇所が異常箇
所と一致せず、異常動作の原因となるメモリ破壊がどこ
で行なわれたかを解析するのは、困難となる。
[Problems to be Solved by the Invention] However, the above-mentioned conventional technology has the following problems. That is, in the method of detecting an abnormality using an exception interrupt, an instruction may be accidentally rewritten to an instruction with a different meaning due to destruction of the code section. In this case, no instruction error occurs and no exception interrupt occurs. As a result, the program runs out of control, making it difficult to detect abnormalities. Furthermore, even if an exception interrupt occurs, the location where the exception interrupt occurs does not match the abnormal location, making it difficult to analyze where the memory corruption that causes the abnormal operation occurred.

【0005】一方、シングルステップ割込みによる1ス
テップずつのトレースは、プログラムの局所的な部分の
デバッグには有効であるが、メモリ破壊を検出するため
には、大量のトレース情報が必要となる可能性が大きく
、必ずしも有効であるとはいえない。本発明は、以上の
点に着目してなされたもので、プログラムの異常箇所の
検出を容易且つ迅速に行なえるプログラムチェック方法
を提供することを目的とするものである。
On the other hand, step-by-step tracing using single-step interrupts is effective for debugging local parts of a program, but it may require a large amount of trace information to detect memory corruption. is large and cannot necessarily be said to be effective. The present invention has been made with attention to the above points, and an object of the present invention is to provide a program checking method that can easily and quickly detect abnormalities in a program.

【0006】[0006]

【課題を解決するための手段】本発明のプログラムチェ
ック方法は、プログラムでアクセスすることがあり得な
いメモリ領域のアドレスを予め登録したメモリアドレス
チェックテーブルを用意し、前記プログラム中の命令を
1ステップ実行する毎に割込み処理を行ない、前記プロ
グラム中の次の命令がメモリアクセスに関する命令か否
かを判別し、当該次の命令がメモリアクセスに関する命
令であるときは、当該次の命令で指定されたアドレスと
、前記メモリアドレスチェックテーブルに登録されたア
ドレスとを比較するアドレスチェックを行ない、当該ア
ドレスチェックの結果、両アドレスが一致しなければ、
当該次の命令を実行した後、前記割込み処理を行なって
さらに次の命令の判別及びアドレスチェックを行ない、
以下、順次命令の判別及びアドレスチェックを行ないつ
つ、命令の実行を行なう過程を進めていき、これらの過
程の途中でのアドレスチェックの結果、両アドレスが一
致すれば、その時点で命令の実行を停止することにより
、プログラムの異常箇所を検出することを特徴とするも
のである。
[Means for Solving the Problems] The program check method of the present invention prepares a memory address check table in which addresses of memory areas that cannot be accessed by a program are registered in advance, and executes instructions in the program in one step. Each time the program is executed, interrupt processing is performed, and it is determined whether the next instruction in the program is an instruction related to memory access. An address check is performed to compare the address with the address registered in the memory address check table, and if the two addresses do not match as a result of the address check,
After executing the next instruction, the interrupt processing is performed, and the next instruction is determined and the address is checked.
Below, we will proceed with the process of executing an instruction while sequentially discriminating the instruction and checking the address. If the address check in the middle of these processes shows that both addresses match, the instruction will be executed at that point. This feature is characterized by detecting abnormalities in the program by stopping the program.

【0007】[0007]

【作用】本発明のプログラムチェック方法においては、
まず、プログラムでアクセスすることがあり得ないメモ
リ領域のアドレスを予め登録したメモリアドレスチェッ
クテーブルを用意する。一方、プログラム中の命令を1
ステップ実行する毎に割込み処理を行ない、プログラム
中の次の命令がメモリアクセスに関する命令か否かを判
別する。次の命令がメモリアクセスに関する命令である
ときは、当該次の命令で指定されたアドレスと、前記メ
モリアドレスチェックテーブルに登録されたアドレスと
を比較するアドレスチェックを行なう。このアドレスチ
ェックの結果、両アドレスが一致しなければ、当該次の
命令を実行する。その後、前記割込み処理を行なってさ
らに次の命令の判別及びアドレスチェックを行なう。以
下、順次命令の判別及びアドレスチェックを行ないつつ
、命令の実行を行なう過程を進める。これらの過程の途
中でのアドレスチェックの結果、両アドレスが一致すれ
ば、その時点で命令の実行を停止する。これにより、プ
ログラムの異常箇所を検出する。
[Operation] In the program checking method of the present invention,
First, a memory address check table is prepared in which addresses of memory areas that are unlikely to be accessed by a program are registered in advance. On the other hand, if the instructions in the program are
Interrupt processing is performed each time step execution is performed, and it is determined whether the next instruction in the program is an instruction related to memory access. When the next instruction is an instruction related to memory access, an address check is performed to compare the address specified by the next instruction with the address registered in the memory address check table. As a result of this address check, if the two addresses do not match, the next instruction is executed. Thereafter, the interrupt processing is performed, and the next instruction is determined and the address is checked. Hereinafter, the process of executing the instructions proceeds while sequentially discriminating the instructions and checking the addresses. As a result of address checking during these processes, if the two addresses match, execution of the instruction is stopped at that point. This allows detecting abnormalities in the program.

【0008】[0008]

【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。図1は、本発明の方法を適用した計算機の
実施例のブロック図である。この図は、計算機の主要部
であるプロセッサ10と、メモリ20とを示している。
Embodiments Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram of an embodiment of a computer to which the method of the present invention is applied. This figure shows a processor 10 and a memory 20, which are the main parts of the computer.

【0009】プロセッサ10は、メモリ20に格納され
たプログラムのコード部を1ステップずつ読み出して実
行し、メモリ20内のデータを処理する。このプロセッ
サ10は、シングルステップ割込みの機能を備えている
。シングルステップ割込みとは、命令を1ステップ実行
する毎に起こる割込みのことである。この割込みは、ソ
フトウェアデバッガのトレース実行機能等によく用いら
れる。この割込み機能を利用して1ステップ毎にメモリ
が破壊されていないかをチェックする。
The processor 10 reads and executes the code portion of the program stored in the memory 20 step by step, and processes the data in the memory 20. This processor 10 has a single step interrupt function. A single step interrupt is an interrupt that occurs each time an instruction is executed one step. This interrupt is often used for trace execution functions of software debuggers. This interrupt function is used to check whether the memory is corrupted at each step.

【0010】メモリ20は、ランダム・アクセス・メモ
リ等から成る主記憶装置である。あるいは磁気ディスク
等の補助記憶装置も含めた仮想記憶装置でもよい。メモ
リ20内の実行プログラム1及び2がメモリ破壊チェッ
ク対象プログラムである。このメモリ20には、実行プ
ログラム1及び2の他に、メモリアドレスチェックテー
ブル21、メモリアドレスチェックテーブル登録プログ
ラム22、シングルステップ割込み処理プログラム23
等のプログラムや、各種のデータが格納されている。
Memory 20 is a main storage device consisting of a random access memory or the like. Alternatively, it may be a virtual storage device including an auxiliary storage device such as a magnetic disk. Execution programs 1 and 2 in the memory 20 are programs to be checked for memory corruption. In addition to execution programs 1 and 2, this memory 20 includes a memory address check table 21, a memory address check table registration program 22, and a single step interrupt processing program 23.
It stores programs such as and various data.

【0011】実行プログラム1は、メモリ20の100
00H番地から17FFFH番地にあり、その内分けは
、10000H番地から12FFFH番地までがコード
部であり、13000H番地から17FFFH番地まで
が読み書き可能なデータ部である。同様に、実行プログ
ラム2は、メモリ20の20000H番地から25FF
FH番地にあり、20000H番地から225FFH番
地までがコード部であり、それ以降がデータ部である。
[0011] The execution program 1 is executed at 100 in the memory 20.
It is located at addresses 00H to 17FFFH, and divided within it, addresses 10000H to 12FFFH are the code section, and addresses 13000H to 17FFFH are the readable and writable data section. Similarly, execution program 2 runs from address 20000H of memory 20 to 25FF
It is located at address FH, from address 20000H to address 225FFH is the code section, and after that is the data section.

【0012】これらの実行プログラム1、2は、それぞ
れ実行環境の設定のための初期処理時にアドレス100
00H〜12FFFH、20000H〜225FFHの
アドレスをメモリアドレスチェックテーブル登録プログ
ラム22を使って、メモリアドレスチェックテーブル2
1に登録しておく。
These execution programs 1 and 2 each access the address 100 during initial processing for setting the execution environment.
The addresses 00H to 12FFFH and 20000H to 225FFH are stored in the memory address check table 2 using the memory address check table registration program 22.
Register it in 1.

【0013】実行プログラム1及び2が実行される時は
、1ステップ毎に、シングルステップ割込み処理プログ
ラム23が10000H〜12FFFH及び20000
H〜225FFHに書き込み動作を行なっていないかを
チェックする。例えば、実行プログラム1が21005
H番地に書き込みにいこうとすると、シングルステップ
割込み処理プログラム23のチェックにひっかかり、命
令の実行が中止される。このとき、シングルステップ割
込み処理プログラム23は、ユーザにメモリチェックに
ひっかかったことを知らせる処理等を行なう。
When the execution programs 1 and 2 are executed, the single step interrupt processing program 23 executes 10000H to 12FFFH and 20000H for each step.
Check whether a write operation is being performed on H to 225FFH. For example, execution program 1 is 21005
When attempting to write to address H, the single-step interrupt processing program 23 checks and execution of the instruction is stopped. At this time, the single-step interrupt processing program 23 performs processing to notify the user that the memory check has failed.

【0014】図2は、本発明に係るソフトウェア構成を
示す図である。図示のソフトウェアは、メモリチェック
するために必要なメモリアドレスチェックテーブル21
と、それを登録するプログラム22と、シングルステッ
プ割込み時にメモリをチェックするプログラム23とか
ら成る。メモリアドレスチェックテーブル21は、読み
書き不可、即ちアクセス不可のアドレスを登録する領域
11と、書き込み不可のアドレスを登録する領域12と
から成る。
FIG. 2 is a diagram showing a software configuration according to the present invention. The illustrated software includes a memory address check table 21 necessary for memory checking.
, a program 22 to register it, and a program 23 to check the memory at the time of a single step interrupt. The memory address check table 21 consists of an area 11 for registering addresses that cannot be read or written, that is, cannot be accessed, and an area 12 for registering addresses that cannot be written to.

【0015】アクセス不可のアドレスを登録する領域1
1は、チェック対象の実行プログラム1及び2が書き込
みも読み出しも行なってはいけない部分のアドレス(例
えば、制御プログラムの領域)の範囲を登録している。 書き込み不可のアドレスを登録する領域12は、チェッ
ク対象の実行プログラム1及び2が書き込んではいけな
い部分のアドレス(主としてコード部のアドレス)の範
囲を登録している。
Area 1 for registering inaccessible addresses
1 registers a range of addresses (for example, a control program area) in which the execution programs 1 and 2 to be checked are prohibited from writing or reading. The area 12 for registering non-writable addresses registers a range of addresses (mainly addresses of code portions) to which the execution programs 1 and 2 to be checked are prohibited from writing.

【0016】メモリアドレスチェックテーブル登録プロ
グラム22は、チェック対象となる実行プログラム1(
実行プログラム2も同様)の実行環境の設定のための初
期化処理時、又は実行開始時に、チェック対象の実行プ
ログラム1が書き込んではいけない部分及び書き込みも
読み出しも行なってはいけない部分のアドレスの範囲を
登録する。即ち、メモリアドレスチェックテーブル登録
プログラム22は、このアドレスの範囲を、制御プログ
ラムから渡されるパラメータにより知る。そして、この
アドレスの範囲をメモリアドレスチェックテーブル21
に登録する。
The memory address check table registration program 22 executes the execution program 1 (
During the initialization process for setting the execution environment for execution program 2 (the same applies to execution program 2), or at the start of execution, the address range of the part that execution program 1 to be checked must not write to, and the part that must not be written to or read from. register. That is, the memory address check table registration program 22 knows this address range from the parameters passed from the control program. Then, the range of this address is stored in the memory address check table 21.
Register.

【0017】シングルステップ割込み処理プログラム2
3は、チェック対象の実行プログラム1が1ステップ実
行される毎に、メモリアドレスチェックテーブル21に
登録されているアドレスのメモリを破壊しないかどうか
をチェックするプログラムである。このプログラムの処
理概要を図3に従って説明する。
Single step interrupt processing program 2
3 is a program that checks whether or not the memory at the address registered in the memory address check table 21 is destroyed each time the execution program 1 to be checked is executed one step. An overview of the processing of this program will be explained with reference to FIG.

【0018】図3は、シングルステップ割込みによるメ
モリチェック手順を示すフローチャートである。まず、
シングルステップ割込みの発生時点で次に実行される予
定の命令を取り出してその命令を解読する(ステップS
1)。もし、その命令がメモリにデータを書き込む命令
であれば(ステップS2)、その命令が書き込もうとし
ているアドレスを算出して、メモリアドレスチェックテ
ーブル上に登録されているアドレスと比較する(ステッ
プS3)。比較した結果、メモリアドレスチェックテー
ブル21に登録されているアクセス不可及び書き込み不
可のアドレスの範囲内に、書き込もうとしているアドレ
スがあれば(ステップS4)、異常とみなし、実行プロ
グラム1の実行を中止して異常処理をする(ステップS
5)。この異常処理は、例えば、ディスプレイへの異常
表示処理等である。
FIG. 3 is a flowchart showing a memory check procedure using a single step interrupt. first,
The next instruction scheduled to be executed when a single-step interrupt occurs is retrieved and decoded (step S
1). If the instruction is an instruction to write data to memory (step S2), the address to which the instruction is attempting to write is calculated and compared with the address registered on the memory address check table (step S3). . As a result of the comparison, if there is an address to be written within the range of inaccessible and non-writable addresses registered in the memory address check table 21 (step S4), it is regarded as abnormal and execution of the execution program 1 is stopped. to handle the abnormality (step S
5). This abnormality processing is, for example, abnormality display processing on a display.

【0019】一方、その命令が書き込もうとしているア
ドレスがアクセス不可及び書き込み不可のアドレスの範
囲内でなければ、メモリ破壊を起こさない範囲にデータ
が書き込まれるものとみなして正常終了する。これによ
り、割込み処理を終了して次の1ステップの命令の実行
を行なう。
On the other hand, if the address to which the instruction attempts to write is not within the range of inaccessible and non-writable addresses, it is assumed that the data will be written within a range that will not cause memory destruction, and the process ends normally. This completes the interrupt processing and executes the next step of the instruction.

【0020】他方、ステップS2で、次に実行される予
定の命令がメモリからデータを読み出す命令であれば、
その命令が読み出そうとしているアドレスを算出して、
メモリアドレスチェックテーブル上に登録されているア
クセス不可のアドレスと比較する(ステップS6)。比
較した結果、読み出そうとしているアドレスが、メモリ
アドレスチェックテーブル21に登録されているアクセ
ス不可のアドレスの範囲内にあれば(ステップS4)、
異常とみなし、実行プログラム1の実行を中止して異常
処理をする(ステップS5)。
On the other hand, if the next instruction scheduled to be executed in step S2 is an instruction to read data from memory,
Calculate the address that the instruction is trying to read,
It is compared with inaccessible addresses registered on the memory address check table (step S6). As a result of the comparison, if the address to be read is within the range of inaccessible addresses registered in the memory address check table 21 (step S4),
It is regarded as abnormal, and execution of the execution program 1 is stopped to handle the abnormality (step S5).

【0021】一方、その命令が読み出そうとしているア
ドレスがアクセス不可のアドレスの範囲内でなければ、
読み出しが禁止されたデータが読み出されるおそれのな
いものとみなして正常終了する。これにより、割込み処
理を終了して次の1ステップの命令の実行を行なう。
On the other hand, if the address that the instruction is trying to read is not within the inaccessible address range,
It is assumed that there is no risk that the data whose reading is prohibited will be read, and the process ends normally. This completes the interrupt processing and executes the next step of the instruction.

【0022】[0022]

【発明の効果】以上説明したように、本発明のプログラ
ムチェック方法によれば、メモリアドレスチェックテー
ブルによりアドレスチェックを行ないながら、1ステッ
プずつプログラムを実行するようにしたので、ハードウ
ェア上メモリ保護機能を持たないプロセッサ上でメモリ
破壊を検出することができる。即ち、メモリ破壊を行な
う直前で命令を検出して異常処理できる。これにより、
プログラムの障害解析を容易且つ迅速に行なうことがで
きる。
As explained above, according to the program check method of the present invention, the program is executed step by step while checking the address using the memory address check table, so that the memory protection function is not implemented in hardware. memory corruption can be detected on processors that do not have That is, it is possible to detect an instruction immediately before destroying the memory and process the abnormality. This results in
Program failure analysis can be easily and quickly performed.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の方法を適用した計算機の実施例のブロ
ック図である。
FIG. 1 is a block diagram of an embodiment of a computer to which the method of the present invention is applied.

【図2】本発明に係るプログラム構成を示す図である。FIG. 2 is a diagram showing a program configuration according to the present invention.

【図3】シングルステップ割込みによるメモリチェック
手順を示すフローチャートである。
FIG. 3 is a flowchart showing a memory check procedure using a single step interrupt.

【符号の説明】[Explanation of symbols]

1、2  実行プログラム 10  プロセッサ 11  アクセス不可のアドレス登録領域12  書き
込み不可のアドレス登録領域20  メモリ
1, 2 Execution program 10 Processor 11 Address registration area that cannot be accessed 12 Address registration area that cannot be written to 20 Memory

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  プログラムでアクセスすることがあり
得ないメモリ領域のアドレスを予め登録したメモリアド
レスチェックテーブルを用意し、前記プログラム中の命
令を1ステップ実行する毎に割込み処理を行ない、前記
プログラム中の次の命令がメモリアクセスに関する命令
か否かを判別し、当該次の命令がメモリアクセスに関す
る命令であるときは、当該次の命令で指定されたアドレ
スと、前記メモリアドレスチェックテーブルに登録され
たアドレスとを比較するアドレスチェックを行ない、当
該アドレスチェックの結果、両アドレスが一致しなけれ
ば、当該次の命令を実行した後、前記割込み処理を行な
ってさらに次の命令の判別及びアドレスチェックを行な
い、以下、順次命令の判別及びアドレスチェックを行な
いつつ、命令の実行を行なう過程を進めていき、これら
の過程の途中でのアドレスチェックの結果、両アドレス
が一致すれば、その時点で命令の実行を停止することに
より、プログラムの異常箇所を検出することを特徴とす
るプログラムチェック方法。
1. A memory address check table is prepared in which addresses of memory areas that are unlikely to be accessed by a program are registered in advance, and interrupt processing is performed each time an instruction in the program is executed one step. Determine whether the next instruction is an instruction related to memory access or not, and if the next instruction is an instruction related to memory access, the address specified by the next instruction and the address registered in the memory address check table are determined. If the addresses do not match as a result of the address check, the next instruction is executed, the interrupt processing is performed, and the next instruction is determined and the address is checked. ,Then, the process of executing the instruction is proceeded by,discriminating the instruction and checking the address in order.,If the result of the address check in the middle of these processes is,that both addresses match, the instruction is executed at that,point. A program check method characterized by detecting an abnormal part of a program by stopping the program.
JP3138248A 1991-05-14 1991-05-14 Program check method Pending JPH04337847A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3138248A JPH04337847A (en) 1991-05-14 1991-05-14 Program check method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3138248A JPH04337847A (en) 1991-05-14 1991-05-14 Program check method

Publications (1)

Publication Number Publication Date
JPH04337847A true JPH04337847A (en) 1992-11-25

Family

ID=15217530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3138248A Pending JPH04337847A (en) 1991-05-14 1991-05-14 Program check method

Country Status (1)

Country Link
JP (1) JPH04337847A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0721056A (en) * 1993-06-30 1995-01-24 Nec Corp Software debugging method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0721056A (en) * 1993-06-30 1995-01-24 Nec Corp Software debugging method

Similar Documents

Publication Publication Date Title
US20060294433A1 (en) Debugging using watchpoints
US6961923B2 (en) Method of detecting zombie breakpoints
JPH04337847A (en) Program check method
JPS60159951A (en) Tracing system in information processing device
JPH05165680A (en) Memory operation tracing device
JPH01125633A (en) System for debugging multi-processing system
JPH09204205A (en) Program control system
JPS59183443A (en) Debug device
JP3124788B2 (en) Exception handling method of embedded multitasking operating system
JP2786215B2 (en) Restart processing control method
JPS59112494A (en) Memory testing system
JPS6286441A (en) Data trace system
JPS6282438A (en) Control system for interruption of debug in information processor
JPH02239351A (en) Micro processor
JPH07152594A (en) Retry control system for control processor
JPH04149746A (en) Debug device
JPH03100837A (en) Detection system for shared data access
JPS6132701B2 (en)
JPH05241903A (en) Detecting system for program fault
JPS6365539A (en) Testing system for arithmetic processor
JPH01184551A (en) System for debugging program
JPS61223952A (en) Retry function confirming system of data processor
JPS63196952A (en) Information processor
JPH02263243A (en) Runaway processor for computer
JPH08123734A (en) Methods for checking occurrence of data destruction in data storing area and program runaway and methods for searching causes of data destruction occurrence and program runaway