JPH04336786A

JPH04336786A - 信号処理装置

Info

Publication number: JPH04336786A
Application number: JP3107811A
Authority: JP
Inventors: Nobuyuki Ogawa; 伸幸小川; Takashi Inoue; 貴司井上; Hiroshi Kitaura; 坦北浦; Tokikazu Matsumoto; 松本　時和; Fumiaki Koga; 文明古賀
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1991-05-14
Filing date: 1991-05-14
Publication date: 1992-11-24
Anticipated expiration: 2015-08-21
Also published as: JP3079629B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＶＴＲやビデオディスク
などの映像機器の特殊再生用に用いられるメモリー等の
制御に関するものである。

【０００２】

【従来の技術】近年、映像機器は画質・機能の向上が速
いテンポで進んでいる。なかでも、映像信号処理技術は
、民生機器の分野でもデジタル技術の応用が盛んであり
、従来のアナログ技術ではできない機能・効果をデジタ
ル技術で実現しつつある。

【０００３】たとえば、ビデオディスクやＶＴＲ等では
再生画の特殊効果・特殊再生にメモリーを用いて実現し
、きれいな画面を出力する、あるいは不連続な画面を安
定に出力するなどの効果を得ている。

【０００４】以下に、従来のメモリーを用いた信号処理
装置について説明する。図９は、従来のメモリーを用い
た信号処理装置で、１は信号入力端、２入力映像信号を
アナログ信号からデジタル信号に変換するＡ／Ｄ変換器
、３はデジタル化された映像信号にさまざまな処理しメ
モリに信号を出力する前処理回路、５は映像信号をメモ
リーに書き込む時にメモリーのアドレスやタイミングを
制御する書き込み制御部、６は書き込みを行なうか停止
するかの信号を入力する書き込み制御入力端子、７は映
像信号の１フィールドを記録できるメモリー部、８はメ
モリーから映像データを読みだすためのタイミング信号
などを発生する読みだし制御部、１２はメモリーから読
みだされた映像信号の同期部分を入れ換える同期入れ替
え部、１１は同期入れ替え部１２に同期信号を供給する
同期信号発生部、１３は同期入れ替え後の映像信号をア
ナログ信号に変換するＤ／Ａ変換部、１４は出力端であ
る。

【０００５】以上のような構成のメモリーを用いた信号
処理装置について動作を説明する。まず、入力端子１に
入力された映像信号は、Ａ／Ｄ変換器２によってアナロ
グ信号からデジタル信号に変換され、前処理回路３に入
力される。前処理回路３では、例えば、時間軸補正処理
やノイズ除去などの処理が行なわれる場合がある。

【０００６】あるいは、メモリー部７へのタイミング合
わせや入力インターフェイスの場合もある。この前処理
回路３を出力された映像データは、書き込み制御部５の
制御によってメモリー部７へ書き込まれる。

【０００７】メモリー部７は映像信号の約１フィールド
を記憶できるものである。また、メモリー部７は外部か
らアドレスを入力されて制御される場合と、アドレス発
生回路を内蔵し、外部からタイミング信号で制御される
場合があるが、ここでは、外部からのアドレス信号によ
って制御されるメモリーとして説明する。このことは、
書き込み制御部がこのアドレス信号の代わりにタイミン
グ信号を発生する事も可能なので一般性を失うことはな
い。このメモリー部７は書き込みのためのアドレス入力
と読みだしのためのアドレス入力と信号入出力を持って
いる。

【０００８】書き込み制御部５は、制御入力端子６によ
って映像データをメモリに書き込むか停止するかを指令
される。この入力端子の制御により、ビデオディスクプ
レーヤやＶＴＲでは、書き込みを停止して静止画を出し
たり、サーチ画面を出したりする。特にビデオディスク
プレーヤでは、書き込みを停止している時にピックアッ
プを移動させて画面を検索し、検索が終了すると再び映
像信号を動画として出力することを行い、プレーヤの動
作とこの制御信号は密接に関わっている。また、この場
合の静止画はフィールド画面であり、情報量はフレーム
画面に比べ減少するが、インターレースを行なうことで
、通常では気にならないようになる。

【０００９】書き込み制御部５は、メモリー部７のアド
レスを発生する回路で、たとえばフィールドの始まり部
分をスタートポイントとしてアドレスを増やすなどの動
作を行なうものである。

【００１０】いま、メモリー部７の領域が２６３Ｈ（Ｈ
＝１水平走査周期）以上ならば、アドレス発生が最大２
６３Ｈで、２６３Ｈになると再び「０」アドレスから増
加していくように構成しておく。すなわち、メモリーを
巡回型で使用する方法で、フィールドの始まりなどの映
像信号の一定部分と書き込みアドレスとの対応関係が毎
回変化していく。

【００１１】図１０の（１）はその動作を時間とメモリ
ーの書き込みアドレスで示したタイミング図で、時間ｔ
ａ０で書き込みが始まると、時間ｔａ１で２６３Ｈ区間
書き終わる。つぎに、再び０アドレスから増加していき
、時間ｔａ２では時間ｔａ１から２６２Ｈ区間の映像信
号を書き込んだ事になる。これにより、時間ｔａ０から
ｔａ２までで１フレームを書き終えたことになる。映像
信号は静止画として出力する場合があるので常にスター
トアドレスと周期を管理して、書き込みが停止されたと
きにいつでも静止画が出力できるようにしておく必要が
ある。このため、映像信号の書き込み始まりアドレスを
記憶しておき、さらに書き込み停止命令が入力されたら
、２６３Ｈをひと区切りとして書き込みを停止し、メモ
リー上には約１フィールドの信号が残るようにしておく
。この書き込み区間は書き込みを停止したときの区切り
であって、図１０の（１）のように通常の連続した書き
込みでは特に重要でなく、アドレスはそのまま巡回して
いく。

【００１２】つぎに、上記のように書き込み制御部５に
よって連続して書き込まれた映像信号は、今度は読みだ
し制御部８によって、書き込みとは別の独立したタイミ
ングで、メモリー部７から読みだされる。ここで、書き
込み側とは独立したタイミングで読みだすことは、ビデ
オディスクのＣＬＶディスクのサーチ・静止画などの不
連続な映像信号を、同期をあわせてスムーズに映像をつ
なげるのに必要であり、Ｖ（垂直）同期周期信号などの
一定周期の信号を用いる。

【００１３】読みだし制御部８は、図１０の（２）のよ
うな読みだしアドレスを発生する。すなわち、書き込み
の時とはタイミングはかならずしも一致せず、時間ｔｂ
０で０アドレスから読みだしを開始し、時間ｔｂ１では
２６３Ｈ区間目を出力し、その直後に再びアドレス０か
ら増加し始める。図１１はその出力タイミングを示した
タイミング図で、上段のＷ信号はｔａ０で書き込まれた
信号映像信号で、中段のＲ信号がｔａ０で読みだされた
映像信号である。以後、これを繰り返して行けば、書き
込まれた映像信号は順次出力される。

【００１４】次に、メモリー部７から出力された映像デ
ータは同期入れ替え部１２に入力される。同期入れ替え
部１２には、同期信号発生部１１から発生された同期信
号が入力され、同期信号部分だけが、映像信号から入れ
換えられる。同期信号発生部１１で発生される同期信号
は、図１１の下段に示すような信号で、読みだされた映
像信号のタイミングにほとんど一致している。

【００１５】この同期入れ替え部１２は主に静止画出力
の時に効果がある。図１２，１４はその様子を示すタイ
ミング図であり、図１２の（１）のｔｃ０で書き込みを
開始したのち２６３Ｈ後の時間ｔｃ１で書き込みをやめ
、以後ｔｃ２まで停止する。

【００１６】このとき、読みだし制御部８では、書き込
み停止で読みだしの先頭アドレスを固定にして、連続し
て読みだしが行なわれる。すなわち、ｔｂ１，ｔｂ２，
ｔｂ３のタイミングで、図１２の斜線の同一信号が、２
６３Ｈと２６２Ｈと周期を交互にして出力され、図１３
の（１）のような２６３Ｈ周期の信号がｔｂ１のタイミ
ングが、図１３の（２）のように周期だけが変わって出
力される。

【００１７】しかし、このままでは、同じ映像信号なの
でＶの周期が２６３Ｈと２６２Ｈを繰り返し、インター
レースすることができない。そこで、図１３の（３）に
示す同期信号を発生させて、同期信号入れ替え部１２で
置き換えれば、２６２．５周期のＶ同期となり、インタ
ーレースする事ができる。同期信号の置き換えには、図
１３の（４）のようなブランキングパルスで切り換えれ
ば、同期信号だけが入れ替わる。この同期信号は読みだ
し制御部８と同期しているが、フィールドに対応しなく
ても通常再生時のインターレースは崩れない。

【００１８】さらに、この同期入れ替え部１２を出力し
た映像信号は、Ｄ／Ａ変換器１３でアナログ信号に変換
され、出力１４から出力される。

【００１９】

【発明が解決しようとする課題】しかしながら、従来の
メモリーを用いた信号処理装置では、Ｖ同期と映像信号
の相対関係がずれてしまう時があった。すなわち、同期
信号を入れ換えるときに、第１フィールドの映像信号に
第２フィールド相当の同期信号が対応し、第２フィール
ドの映像信号に第１フィールド相当の同期信号が対応す
る事があり、インターレースは間違いないが、本来のＶ
同期と０．５Ｈ程のずれが発生してしまうことがある。

【００２０】例えば、図１２の（１）で時間ｔｃ２から
再び書き込みを開始したときに、書き込まれる映像信号
を第１フィールドとする。読みだし制御部８では、図１
２の（２）の時間ｔｂ３から再度書き込まれた映像信号
を読みだしていくが、その前に同期入れ替え部１２は、
ｔｂ２からｔｂ３の区間は第１フィールドとして同期信
号を置き換えているので、次は当然第２フィールドのつ
もりで置き換える。ところが、実際は書き込み時の映像
信号のフィールドが変わってしまい、第１フィールドの
映像信号に第２フィールドの同期を置き換えることにな
る。これは、図１４に示すように、（２）のような映像
信号が、（１）に示す同期信号で置き換えられることで
、（３）のような映像信号になり、信号ＡやＢのＶ同期
に対する相対位置がずれてしまう。この問題は、書き込
まれる映像信号のフィールドと置き換える同期信号のフ
ィールドの対応で変わるものである。したがって、一時
期、一致していても、ＣＬＶディスクのサーチ後のよう
に、Ｖ同期が不連続で、フィールドのどちらがくるかわ
からない場合には、Ｖ同期と映像信号の相対位置のずれ
がよく起こることとなる。

【００２１】このＶ同期と映像信号がずれることは、映
像信号にデータを重畳している場合に、Ｖ同期を基準に
データ分離をすると正確にデータを分離できないという
問題となる。

【００２２】本発明は上記課題を解決するもので、映像
信号のＶ同期信号と映像信号の相対位置が変わらない信
号処理装置を提供することを目的としている。

【００２３】

【課題を解決するための手段】本発明は、上記目的を達
成するために、映像信号を記録するメモリー部と、メモ
リー部に書き込まれる映像信号が偶数フィールドが奇数
フィールドかを判別するフィールド判別部と、書き込ま
れる映像信号のフィールドの遇奇によって書き込みの周
期を変えてメモリー部に映像信号を書き込むように制御
信号を発生する書き込み制御部と、メモリー部から映像
信号を読みだすための制御信号を発生する読みだし制御
部と、複数のタイミングの異なる映像同期信号を発生し
、フィールド判別部の出力によって同期信号出力を選択
する同期信号発生部と、メモリーから読みだされた映像
信号の同期信号部分を同期信号発生部の出力と入れ換え
る同期入れ替え部とを備え、フィールド判別部の出力に
よって読みだし周期を変えてメモリーから映像信号を読
みだして、同期入れ替え部に入力するという構成からな
るものである。

【００２４】

【作用】本発明は上記した構成により、Ｖ同期信号と映
像信号との相対関係がメモリーに書き込まれる前と読み
だされた後で変わらないまま出力され、しかも静止画が
通常再生とスムーズに切り替わり、なおかつインターレ
ースを保つことのできるものである。

【００２５】

【実施例】以下、本発明の一実施例について図面を用い
て説明する。図１は本発明の信号処理装置を示すブロッ
ク図で、１は入力端、２はＡ／Ｄ変換器、３はメモリー
に書き込まれる前で様々な処理を行なう前処理回路、４
は書き込まれる映像信号のフィールドの遇奇を判別する
フィールド判別部、５はメモリーに映像信号を書き込む
時に、アドレスなどを制御する書き込み制御部、６は書
き込みを行なうかやめるかの指令を書き込み制御部５に
送る書き込み制御入力端子、７はメモリー部、８はメモ
リー部７から映像データを読みだすときに読みだしアド
レスやタイミング信号を発生する読みだし制御部、１１
は同期信号発生部で、内部には複数の同期信号発生部が
ある。この場合は、９と１０の同期信号発生部を有し、
その９は第１の同期信号発生部であり、１０は第１の同
期信号発生部９の発生する同期信号Ａとはフィールドが
逆でタイミングが０．５Ｈずれた同期信号Ｂを発生する
第２の同期信号発生部である。第１及び第２の同期信号
発生部９，１０の出力はフィールド判別部４の出力信号
によって切り替えられる。１２はメモリーの出力を同期
信号発生部１１の発生する同期信号部分だけ入れ換える
同期入れ替え部、１３は映像データをデジタルからアナ
ログに変換するＤ／Ａ変換器、１４はアナログ信号に変
換された映像信号を出力する出力端子である。このなか
で、１，２，３，６，７，１３，１４については従来例
と同様である。

【００２６】以上のように構成された本発明の信号処理
装置について動作を説明する。まず、入力端１に入力さ
れた映像信号はＡ／Ｄ変換器２によってデジタルデータ
に変換され、前処理回路３へ入力される。前処理回路３
に入力された映像データは、時間軸補正や、ノイズ除去
あるいはメモリー部７へのタイミング合わせなどの処理
を施された後、メモリー部７とフィールド判別部４へ出
力される。フィールド判別部４へは、前処理回路を通過
しなくてもよい。フィールド判別部４では映像信号のフ
ィールドが判別される。

【００２７】例えば、図２の（１）のような第１フィー
ルドの映像信号が入力されると、（２）のようなＶ（垂
直）同期信号と（３）のようなＨ（水平）同期信号に分
離され、Ｈ同期信号に同期して発生された（６）のよう
な、Ｈ周期の２５％から７５％までが「Ｈ」の信号を先
のＶ同期でラッチする。そうすると第１フィールドであ
れば、ラッチ出力は「Ｌ」になり、（４）のような第２
フィールドの映像信号であれば、（５）のようなＶ同期
信号となるので、ラッチ出力は「Ｈ」となる。このよう
な信号を用いれば、映像信号のフィールド判別は可能で
あり、メモリーに書き込まれる前に検出しておけばよい
。このフィールド判別部４の出力は、書き込み制御部５
と読みだし制御部８と、同期信号発生部１１に入力され
る。

【００２８】書き込み制御部５では、この信号を用いて
、書き込む映像信号のフィールドによって書き込み期間
を制御する。例えば、第１フィールドならば２６３Ｈ区
間を書き、第２フィールドならば、２６２Ｈ区間を書き
込むようにしておく。これにより、メモリー上でのＶ同
期の位置を常に確定させておく事ができる。また、後で
説明するようなメモリーアドレスを巡回型で用いずに、
各フィールドでメモリー上のアドレスをあらかじめ決定
しておく方法においては常に必要なことである。

【００２９】また、書き込み制御部５はこの場合従来例
と同様にアドレスによってメモリーを制御する装置で、
もちろんメモリー部７がアドレス発生部を内蔵していれ
ば、そのアドレスカウンターを動作させるためのタイミ
ング信号を発生すればよい。

【００３０】書き込み制御部５は図３に示すように従来
例同様、映像信号の特定の位置から書き込みをスタート
してアドレスを増加させていき、一定アドレス（２６３
Ｈ）をこえたら、再び０からアドレスを増加させていく
。この書き込み制御部５によってメモリー部７へ映像デ
ータは書き込まれる。

【００３１】メモリー部７は約１フィールドを記憶でき
るメモリーを有している。メモリー部７に書き込まれた
映像データは読みだし部８の発生するアドレスによって
メモリーから読みだされ、同期入れ替え部１２へ入力さ
れる。同期入れ替え部１２は、ここではＤ／Ａ変換器１
３の手前にあるが、Ｄ／Ａ変換後に同期入れ替えを行な
ってもよい。

【００３２】さて、読みだし制御部８は図３の（２）に
示すようなアドレス信号を発生し、書き込み制御部５と
は独立したタイミングでメモリー部７からの読みだしを
行なう。読みだし制御部８では、フィールド判別部４の
出力によって、読みだしの周期をかえる。すなわち、書
き込み区間と対応したもので、第１フィールドの映像デ
ータが２６３Ｈで書き込まれたら、フィールド判別部４
の判定出力に従って、２６３Ｈの区間読みだしを続ける
。逆に、第２フィールドであれば、２６２Ｈ区間読みだ
しを続ける。このように対応をとることで、読みだしの
頭からのＶ同期の位置が確定でき、同期発生部１１で発
生すべき同期信号の種類が限定できる。

【００３３】次に、メモリー部７から読みだされた映像
データは同期入れ替え部１２で、同期信号発生部１１の
発生した同期信号と、同期部分が入れ換えられる。

【００３４】同期信号発生部１１では、図４に示すよう
な、ＡとＢの２種類の同期信号を発生している。

【００３５】これは、読みだしの開始信号あるいは開始
アドレスと同期して作られ、起こり得る映像信号のＶ同
期の位置をあわせた２つの複合同期信号であり、書き込
みの開始位置によって出力タイミングや時間差を設定す
る必要がある。この場合は、２つの同期信号は図４のよ
うに互いにフィールドが逆で、Ｖ同期の時間差が０．５
Ｈある。

【００３６】したがって、この同期信号をフィールド判
別部４の出力で選択することで、メモリーから読みださ
れる映像信号の同期信号と位置が一致することが可能と
なる。

【００３７】例えば、映像信号が図５に示すようなフィ
ールドの順番で出力されたならば、当初は同期信号Ａを
用いていればよい。その後サーチなどで不連続が生じ、
フィールドの順番が崩れたら、再スタートの地点から同
期信号Ｂに切り換えれば映像信号のフィールドと同期信
号のフィールドが一致することになる。図６はその様子
を示したもので、（１）のような映像信号が出力されて
、図５の再スタート後に同期信号Ａで置き換えられると
、（２）の波形になる。もともと、Ｚという映像信号は
Ｖ同期の立ち下がりから７Ｈ離れていたものが、従来の
ままであれば、（２）のように７．５Ｈ離れてしまう。これを同期信号Ｂに置き換えれば、（３）のような映像
信号となるので、映像信号ＺのＶ同期との相対位置は変
化しないことになる。

【００３８】このように、本発明によれば映像データと
Ｖ同期の相対位置は一定に保つことができる。

【００３９】また、静止画の場合も問題とならず、スム
ースに切り替わる。すなわち、図７の（１）に示すよう
に書き込み制御部５が時間ｔｕ１で書き込みを停止して
も、図７の（２）のように読みだし制御部８がアドレス
を発生し、従来例同様に同一アドレスを２６３Ｈと２６
２Ｈ毎に読みだすので連続した映像信号が得られる。こ
のとき、フィールド判別部４の出力は書き込み停止とと
もに変化しないようにしておけば、入れ換える同期信号
の選択は固定となるので自然とインターレースされた信
号となる。

【００４０】さらに、いままでは、同期信号の入れ替え
を再生・静止画出力時にかかわらず、常に行なっていた
が、メモリー部７の出力に、さらに精度の高い時間軸補
正等を行なうときになどに同期信号を入れ換えたままで
は精度上の効果が得られない。そこで、静止画の時にだ
け同期信号を入れ換え、静止画以外は入れ換える事なく
映像信号の同期部分を出力すれば、通常再生での効果は
期待できる。これは、同期信号を入れ替えなくても、通
常の連続読みだしでは、読みだし制御部８が書き込まれ
たフィールドを保って読みだしていることによるもので
、これにより映像信号の連続性に問題は発生しない。

【００４１】さらに、静止画でも図８の（２），（４）
に示すような垂直帰線区間だけ、同期の入れ替えを行な
えば、静止画でも精度のよい時間軸補正等がかけられ、
また、回路規模も小さくてすむなどの利点がある。

【００４２】さらに、実施例では、メモリーのアドレス
を巡回型で用いたが、映像信号のフィールド毎にメモリ
ーのアドレスを固定して割り当てた場合でも、本発明は
適用可能である。すなわち、書き込み制御部５がフィー
ルド判別部４の出力によって、書き込み周期と書き込む
アドレスをフィールド毎に設定すればよく、読みだし制
御部８はそのままで容易に実施できる。これは、フィー
ルド遅延を用いてノイズを除去する回路の構成やフィー
ルドメモリーを用いた時間軸補正回路とメモリーを共用
するときにアドレス発生が簡単な回路で済むなどの有利
な点がある。

【００４３】このように、本発明の実施例の信号処理装
置によれば、書き込まれる映像信号のフィールドを判別
し、その書き込み映像信号のフィールド判別に従って、
入れ換えるべき同期信号を選択しているので、メモリー
出力後に映像信号とＶ同期信号の相対位置関係が書き込
み前と変化することがなく、メモリー出力後のデータ分
離に支障をきたすことはない。

【００４４】また、静止画のときにだけ、同期信号の入
れ替えを行なうので、再生中の映像信号の同期部分の情
報を保つことができ、映像信号の特性改善処理に有利に
なる。

【００４５】さらに、静止画のときには、垂直帰線区間
だけ、入れ換えれば、上記同様垂直帰線区間以外が映像
信号の特性改善を自然に行え、加えて、同期信号発生部
１１の回路規模が小さくて済むという効果がある。

【００４６】また、書き込み制御部５をフィールド判別
出力で映像信号の周期とアドレスを割り当てるので、書
き込みと読みだしのアドレスあるいはタイミング制御回
路が簡単に構成できるという効果がある。

【００４７】

【発明の効果】以上の説明から明らかなように、本発明
によれば、書き込まれる映像信号のフィールドを判別し
、メモリー出力後の同期入れ替えを、その書き込み映像
信号のフィールド判別に従って、入れ換えるべき同期信
号を選択しているので、静止画をスムースに出力しなが
ら、メモリー出力後に映像信号とＶ同期信号の相対位置
関係が書き込み前と変化することがなく、メモリー出力
後のデータ分離に支障をきたさない信号処理装置を提供
できる。

【図面の簡単な説明】

【図１】本発明の一実施例の回路ブロック図

【図２】（
１）本発明のフィールド判別部の動作を示すタイミング
図（２）本発明のフィールド判別部の動作を示すタイミン
グ図（３）本発明のフィールド判別部の動作を示すタイミン
グ図（４）本発明のフィールド判別部の動作を示すタイミン
グ図（５）本発明のフィールド判別部の動作を示すタイミン
グ図（６）本発明のフィールド判別部の動作を示すタイミン
グ図（７）本発明のフィールド判別部の動作を示すタイミン
グ図

【図３】（１）本発明の書き込み制御部の動作を示すタ
イミング図（２）本発明の読みだし制御部の動作を示すタイミング
図

【図４】（Ａ）本発明の同期信号発生部の発生する信号
を示すタイミング図（Ｂ）本発明の同期信号発生部の発生する信号を示すタ
イミング図

【図５】本発明の同期入れ替え動作を示した図

【図６】
（１）本発明のメモリー部より出力された映像信号を示
すタイミング部（２）同期入れ替えの動作を説明するタイミング図（３
）同期入れ替えの動作を説明するタイミング図

【図７】
（１）本発明の信号処理装置が静止画を出力するときの
書き込み制御部のアドレスを示すタイミング図（２）本
発明の信号処理装置が静止画を出力するときの読みだし
制御部のアドレスを示すタイミング図

【図８】本発明に
おいて動作すべき垂直帰線区間を示すタイミング図

【図９】従来例の回路を示すブロック図

【図１０】（１
）従来例の書き込み制御部のアドレス変化を示すタイミ
ング図（２）従来例の読みだし制御部のアドレス変化を示すタ
イミング図

【図１１】従来例のの信号タイミングを示すタイミング
図

【図１２】（１）従来例の書き込み停止時を示すタイミ
ング図（２）従来例の書き込み停止時を示すタイミング図

【図
１３】従来例の各部の信号波形をアナログ信号相当とし
て示すタイミング図

【図１４】従来例の同期入れ換え動作を示すタイミング
図

【符号の説明】

４　　　　　　フィールド判別部５　　　　　　書き込み制御部７　　　　　　メモリー部８　　　　　　読みだし制御部１１　　　　同期信号発生部１２　　　　同期入れ替え部

Claims

【特許請求の範囲】

【請求項１】　　映像信号を記録するメモリー部と、前
記メモリー部に書き込まれる映像信号が偶数フィールド
か奇数フィールドかを判別するフィールド判別部と、書
き込まれる映像信号のフィールドの遇奇によって書き込
みの周期を変えて前記メモリー部に映像信号を書き込む
ように制御信号を発生する書き込み制御部と、前記メモ
リー部から映像信号を読みだすための制御信号を発生す
る読みだし制御部と、複数のタイミングの異なる映像同
期信号を発生し、前記フィールド判別部の出力によって
同期信号出力を選択する同期信号発生部と、メモリーか
ら読みだされた映像信号の同期信号部分を前記同期信号
発生部の出力と入れ換える同期入れ替え部とを備え、前
記フィールド判別部の出力によって読みだし周期を変え
て前記メモリー部から映像信号を読みだして、前記同期
入れ換え部に入力することを特徴とする信号処理装置。
【請求項２】　　フィールド判別部は、書き込み制御部
が書き込みを停止したときには、メモリーに書き込まれ
た映像信号のフィールド判定結果を出力し、再び、書き
込みが開始するまで変化しないことを特徴とする請求項
１記載の信号処理装置。
【請求項３】　　同期入れ替え部は書き込み制御部が書
き込みを停止したときに同期を入れ換え、それ以外は映
像信号のままであることを特徴とする請求項１記載の信
号処理装置。
【請求項４】　　同期入れ替え部は書き込み制御部が書
き込みを停止したときに該垂直帰線消去区間だけを入れ
替え、それ以外は映像信号のままであることを特徴とす
る請求項１記載の信号処理装置。
【請求項５】　　書き込み制御部は書き込まれる映像信
号のフィールドの遇奇によって周期と固定のメモリー領
域を割り当てることを特徴とする請求項１記載の信号処
理装置。