JPH0433392A - Hybrid integrated circuit device - Google Patents

Hybrid integrated circuit device

Info

Publication number
JPH0433392A
JPH0433392A JP2138422A JP13842290A JPH0433392A JP H0433392 A JPH0433392 A JP H0433392A JP 2138422 A JP2138422 A JP 2138422A JP 13842290 A JP13842290 A JP 13842290A JP H0433392 A JPH0433392 A JP H0433392A
Authority
JP
Japan
Prior art keywords
circuit
hybrid integrated
reactor
integrated circuit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2138422A
Other languages
Japanese (ja)
Other versions
JP2664523B2 (en
Inventor
Katsumi Okawa
大川 克美
Hisashi Shimizu
清水 永
Hirobumi Kikuchi
博文 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2138422A priority Critical patent/JP2664523B2/en
Priority to EP91108970A priority patent/EP0460554A1/en
Publication of JPH0433392A publication Critical patent/JPH0433392A/en
Priority to US07/951,348 priority patent/US5321299A/en
Application granted granted Critical
Publication of JP2664523B2 publication Critical patent/JP2664523B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Networks Using Active Elements (AREA)

Abstract

PURPOSE:To prevent the outflow of a switching noise through a stray capacitance by mounting an active filter having such circuit constitution that plural unit circuits composed of a reactor, a transistor and a diode are arranged between an output terminal of a rectifier circuit and a smoothing capacitor and the reactor is specially and intermittently grounded, on an insulating metal substrate. CONSTITUTION:A circuit board is divided into a small signal circuit block and a large current circuit block by a ground pattern. The ground pattern in connected to an aluminum circuit board by a bonding wire W in the place near an emitter of either of transistors Q1 and Q2 in which a high frequency and a large current flow and a potential of the aluminum circuit board is made equal to a potential of the ground pattern. In the large current circuit block, diode D1-D4, damper diodes D5 and D6, and transistors Q1 and Q2 are surface- mounted through a heat sink. Further, emitter currents of the transistors Q1 and Q2 are limited and emitter resistances R1 and R2 are arranged so as to prevent a large current from flowing into the ground pattern part.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は電力アクティブ−フィルタを絶縁金属基板上に
実装する混成集積回路装置に関し、詳細には、スイッチ
ング動作に起因する絶縁金属基板から外部への漏れ電流
を抑制すると共に出力電圧変動を低減した混成集積回路
装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Industrial Application Field The present invention relates to a hybrid integrated circuit device in which a power active filter is mounted on an insulated metal substrate. The present invention relates to a hybrid integrated circuit device that suppresses leakage current to and reduces output voltage fluctuations.

(ロ)従来の技術 近年、整流電源のノイズ対策の点からアクティブ フィ
ルタが注目されている。−膜面なアクティブ・フィルタ
を第5図を参照して説明する。
(b) Conventional technology In recent years, active filters have been attracting attention from the perspective of noise countermeasures for rectified power supplies. - A membrane active filter will be explained with reference to FIG.

アクティブ−フィルタはダイオードD1〜D4からなる
ブリッジ整流回路、このブリッジ整流回路の交流入力端
子と電圧■、。で示される商用交流電源間に接続される
リアクタし、ブリッジ整流回路の対の直流出力端子間に
並列接続されるトランジスタQ、ブリッジ整流回路の直
流圧力を平滑するコンデンサC1、ブリッジ整流回路の
直流出力端子と平滑コンデンサcd間に接続されるダン
パ・ダイオードD5から回路構成される。なお、トラン
ジスタQの動作を制御するための通常、15KH2以上
の周波数の制御パルスφを出力する制御回路は省略され
ている。
The active filter is a bridge rectifier circuit consisting of diodes D1 to D4, and an AC input terminal of this bridge rectifier circuit and a voltage. A reactor connected between the commercial AC power supplies shown in , a transistor Q connected in parallel between the pair of DC output terminals of the bridge rectifier circuit, a capacitor C1 that smoothes the DC pressure of the bridge rectifier circuit, and a DC output of the bridge rectifier circuit. The circuit consists of a damper diode D5 connected between the terminal and the smoothing capacitor cd. Note that a control circuit that normally outputs a control pulse φ having a frequency of 15KH2 or more for controlling the operation of the transistor Q is omitted.

次に、このアクティブ・フィルタの動作を説明する。Next, the operation of this active filter will be explained.

商用交流のリアクタL側が正となる半周期においては、
トランジスタQがハイレベルの制御パルスφによりオン
する間、リアクタL−ダイオードD、−トランジスタQ
−ダイオードD、により閉回路を形成してリアクタしに
電流が流れ、また商用交流のリアクタし側が負となる半
周期においては、トランジスタQがオンする間、ダイオ
ードD2−トランジスタQ−ダイオードD、−リアクタ
しにより閉回路を形成し同様にリアクタしに電流が流れ
る。そして、制御パルスφがローレベルになりトランジ
スタQがオフすると、先の2つの閉回路が開路されてリ
アクタしに逆起電力が発生する。この逆起電力は商用交
流と同位相であるため、トランジスタQがオフする間に
おいて、リアクタLの逆起電力と商用交流の電圧が加算
された電圧がブリッジ整流回路に入力され、この整流出
力がダンパ ダイオードD、を順バイアスして平滑コン
デンサC1に充電される。
In the half cycle when the reactor L side of commercial AC is positive,
While transistor Q is turned on by high-level control pulse φ, reactor L - diode D, - transistor Q
- Diode D forms a closed circuit and current flows to the reactor, and during the half cycle when the reactor side of commercial AC is negative, while transistor Q is on, diode D2 - transistor Q - diode D, - A closed circuit is formed by the reactor, and current flows through the reactor as well. Then, when the control pulse φ becomes low level and the transistor Q is turned off, the previous two closed circuits are opened and a back electromotive force is generated in the reactor. Since this back electromotive force is in the same phase as the commercial AC, while the transistor Q is turned off, the voltage that is the sum of the back electromotive force of the reactor L and the voltage of the commercial AC is input to the bridge rectifier circuit, and this rectified output is The damper diode D is forward biased and the smoothing capacitor C1 is charged.

従来では、このアクティブ・フィルタをディスクリート
部品により構成していたが、各ディスクリート部品間の
配線が長くなり、その配線のインダクタンス成分により
新たなスイッチングノイズを誘導していた。このため、
大きなシールド構造内にアクティブ・フィルタを収容す
る必要が生じ、電源装置の縮小の要求に充分に応えるこ
とができなかった。
Conventionally, this active filter was composed of discrete components, but the wiring between each discrete component became long, and the inductance component of the wiring induced new switching noise. For this reason,
It became necessary to house the active filter within a large shield structure, and the demand for downsizing of power supplies could not be met satisfactorily.

そこで本件発明者はこのアクティブ フィルタを絶縁金
属基板上に実装した混成集積回路装置を特願昭63−2
580号で提案した。第6図を参照してこの混成集積回
路装置を説明する。
Therefore, the present inventor filed a patent application for a hybrid integrated circuit device in which this active filter was mounted on an insulated metal substrate.
It was proposed in issue 580. This hybrid integrated circuit device will be explained with reference to FIG.

即ち、アルミニウム等の金属基板(40)の両表面を陽
極酸化して形成した絶縁酸化膜(42)で被覆し、この
一方の絶縁酸化膜(42)上にエポキシ等の絶縁樹脂層
(46)を介して銅箔の回路パターン(48)が形成さ
れる。そして、この回路パターン(48)上にダイオー
ドD、〜D4およびり6、トランジスタQ、さらには制
御回路を構成する回路部品をチップ形状で表面実装して
、極めて小型のアクティブ・フィルタが実現されている
。なお、第7図から明らかなように、回路パターン(4
8)のうち、グランド−パターンは絶縁酸化膜(42)
および絶縁樹脂層(46)による浮遊容量を除去する目
的で、絶縁酸化膜(42)下の金属基板とボンディング
ワイア(54)で接続されている。
That is, both surfaces of a metal substrate (40) made of aluminum or the like are coated with an insulating oxide film (42) formed by anodizing, and on one of the insulating oxide films (42), an insulating resin layer (46) of epoxy or the like is formed. A copper foil circuit pattern (48) is formed through the copper foil. Then, on this circuit pattern (48), diodes D, ~D4, transistor 6, transistor Q, and circuit components constituting the control circuit are surface-mounted in chip form to realize an extremely small active filter. There is. Furthermore, as is clear from Fig. 7, the circuit pattern (4
8), the ground pattern is an insulating oxide film (42)
In order to eliminate stray capacitance caused by the insulating resin layer (46), it is connected to the metal substrate under the insulating oxide film (42) by a bonding wire (54).

斯る混成集積回路装置を電子機器へ組み込む場合、金属
基板(40)の裏面の絶縁酸化膜(42)をシャーシに
当接させて放熱性のよい構造て実装されるのが普通であ
る。従って、この構造では金属基板(40)と電子機器
のシャーシ間で少なくとも絶縁酸化膜(42)を誘電体
とする浮遊容量C,,(第8図参照)が金属基板(40
)の全面にわたり生ずる。
When such a hybrid integrated circuit device is incorporated into an electronic device, it is usually mounted in a structure with good heat dissipation by bringing the insulating oxide film (42) on the back surface of the metal substrate (40) into contact with the chassis. Therefore, in this structure, between the metal substrate (40) and the chassis of the electronic device, there is at least a stray capacitance C, (see FIG. 8) with the insulating oxide film (42) as a dielectric.
) occurs throughout the area.

(ハ)発明が解決しようとする課題 しかしながら、第5図に示したアクティブ・フィルタは
、トランジスタQがオン状態にあるときに負荷側への電
力の伝達が行われず、トランジスタQがオフしたときの
み電力が負荷側に伝達されるため、電力の伝達が間欠し
負荷側からみて脈動が発生して外部へのノイズの発生が
大きくなると共に平滑コンデンサC2のリップル電流が
大きくなる問題を有する。
(c) Problems to be Solved by the Invention However, in the active filter shown in FIG. 5, power is not transmitted to the load side when transistor Q is on, and only when transistor Q is off. Since power is transmitted to the load side, there is a problem in that the power transmission is intermittent and pulsation occurs when viewed from the load side, increasing noise to the outside and increasing the ripple current of the smoothing capacitor C2.

また、このアクティブ・フィルタを実装した混成集積回
路装置はトランジスタQのエミッタ電位が高周波で大き
く変動し、これが絶縁金属基板を介して電子機器のシャ
ーシにノイズとして流出するという絶縁金属基板を用い
たことによる特有の問題を有する。
In addition, the hybrid integrated circuit device equipped with this active filter uses an insulated metal substrate, in which the emitter potential of transistor Q fluctuates greatly at high frequencies, which flows out as noise to the chassis of the electronic device via the insulated metal substrate. has its own unique problems.

この問題点の原因を第7図(A)(B)を参照して説明
する。
The cause of this problem will be explained with reference to FIGS. 7(A) and 7(B).

第7図(A)は商用交流のリアクタし側が正となる半周
期での混成集積回路装置の等価回路を示している。正の
半周期においては、リアクタLダイオードD、−トラン
ジスタQ−ダイオードD。
FIG. 7(A) shows an equivalent circuit of the hybrid integrated circuit device in a half cycle in which the reactor side of commercial AC is positive. In the positive half-cycle, reactor L diode D, - transistor Q - diode D.

により閉回路が形成され、リアクタLがトランジスタQ
のコレクタ負荷となる位置にある。
A closed circuit is formed, and the reactor L is connected to the transistor Q
It is located at a position where the collector is loaded.

これに対し、第7図(B)は商用交流のリアクタし側が
負となる半周期での混成集積回路装置の等価回路を示し
ている。負の半周期においては、ダイオードD2−トラ
ンジスタQ−ダイオードD3−リアクタしにより閉回路
が形成され、リアクタLがトランジスタQのエミッタ負
荷となる。
On the other hand, FIG. 7(B) shows an equivalent circuit of the hybrid integrated circuit device in a half cycle in which the reactor side of the commercial AC becomes negative. In the negative half cycle, a closed circuit is formed by diode D2-transistor Q-diode D3-reactor, and reactor L becomes the emitter load of transistor Q.

これから明らかなように、正の半周期(第7図(A))
では、トランジスタQのコレクタ電位が平滑コンデンサ
cdの充電電圧とグランド電位間を制御パルスφの周波
数でスイッチングするように変化する。なお、エミッタ
電位はグランド電位を維持する。しかし、負の半周期(
第7図(B))では、リアクタLがトランジスタQのエ
ミッタ負荷となるため、エミッタ電位は平滑コンデンサ
C4の充電電圧とグランド電位間を制御パルスφの周波
数でスイッチングするように変化する。
As is clear from this, the positive half period (Figure 7 (A))
Then, the collector potential of the transistor Q changes so as to switch between the charging voltage of the smoothing capacitor cd and the ground potential at the frequency of the control pulse φ. Note that the emitter potential is maintained at the ground potential. However, the negative half period (
In FIG. 7(B)), since the reactor L serves as an emitter load for the transistor Q, the emitter potential changes so as to switch between the charging voltage of the smoothing capacitor C4 and the ground potential at the frequency of the control pulse φ.

混成集積回路装置のグランド・パターンとアルミニウム
基板(40)とはボンディングワイア (54)テ接続
されているので、前記負の半周期においては、アルミニ
ウム基板(40)の電位が平滑コンデンサC4の充電電
圧とグランド電位間を制御パルスφの周波数でスイッチ
ングするように変化する。
Since the ground pattern of the hybrid integrated circuit device and the aluminum substrate (40) are connected by a bonding wire (54), in the negative half cycle, the potential of the aluminum substrate (40) changes to the charging voltage of the smoothing capacitor C4. and the ground potential at the frequency of the control pulse φ.

これがアルミニウム基板(40)と電子機器のシャーシ
間に形成される浮遊容量CPを介して電子機器のシナー
シにスイッチング・ノイズとして流出する。
This flows into the synergy of the electronic device as switching noise via the stray capacitance CP formed between the aluminum substrate (40) and the chassis of the electronic device.

(ニ)問題点を解決するための手段 本発明は斯る問題点に鑑みてなされ、整流回路の出力端
と平滑コンデンサ間に、リアクタ、トランジスタ並びに
ダイオードからなる単位回路を複数並設し、このリアク
タを格別に、断続的に接地する回路構成のアクティブ・
フィルタを絶縁金属基板上に実装することにより、従来
の問題点を大幅に改善した混成集積回路装置を実現する
ものである。
(d) Means for Solving the Problems The present invention has been made in view of the above problems, and consists of a plurality of unit circuits each consisting of a reactor, a transistor, and a diode arranged in parallel between the output end of a rectifier circuit and a smoothing capacitor. An active circuit configuration that specifically and intermittently grounds the reactor.
By mounting a filter on an insulated metal substrate, a hybrid integrated circuit device is realized which greatly improves the problems of the conventional technology.

(ホ)作用 整流回路の直流出力端にリアクタを接続し、リアクタの
他端をスイッチング素子によって断続的に接地する回路
構成のアクティブ フィルタを混成集積回路装置化した
ため、商用交流の如何なる位相においても、リアクタが
トランジスタのコレクタ負荷として働き、グランド・パ
ターンへの高周波スイッチング電圧の印加がなくなる。
(e) The active filter has a circuit configuration in which a reactor is connected to the DC output end of the working rectifier circuit, and the other end of the reactor is intermittently grounded by a switching element, so the active filter is made into a hybrid integrated circuit device. The reactor acts as a collector load for the transistor, eliminating the application of high frequency switching voltages to the ground trace.

従って、グランド・パターンと接続された金属基板にも
高周波スイッチング電圧の印加がなくなって、この混成
集積回路装置の実装構造に原因する浮遊容量を介しての
スイッチングノイズの外部流圧を防止できる。
Therefore, no high frequency switching voltage is applied to the metal substrate connected to the ground pattern, thereby preventing external flow pressure of switching noise through stray capacitance caused by the mounting structure of this hybrid integrated circuit device.

また、アクティブ・フィルタとして整流回路の出力端と
平滑コンデンサ間に、リアクタ、トランジスタ並びにダ
イオードからなる単位回路を複数並設する回路構成を採
用したため、それぞれのリアクタの充放電動作を独立に
行うことが可能になり、如何なるタイミングでも整流回
路から複数のリアクタの少なくと61に充電が行われ、
そして複数のりアクタの少なくと61から平滑コンデン
サに充電が行われるため交流入力電流および平滑コンデ
ンサの充電電流が複数のりアクタを流れる電流の和とな
って、高調波ノイズのレベルが低下する。
In addition, because we have adopted a circuit configuration in which multiple unit circuits consisting of reactors, transistors, and diodes are arranged in parallel between the output end of the rectifier circuit and the smoothing capacitor as an active filter, charging and discharging operations of each reactor can be performed independently. It becomes possible to charge at least 61 of the plurality of reactors from the rectifier circuit at any timing,
Since the smoothing capacitor is charged from at least 61 of the plurality of actuators, the AC input current and the charging current of the smoothing capacitor become the sum of the currents flowing through the plurality of actuators, and the level of harmonic noise is reduced.

(へ)実施例 第1図に本発明に採用する特徴的なアクティブフィルタ
の回路構成を示す。
(F) Embodiment FIG. 1 shows the circuit configuration of a characteristic active filter employed in the present invention.

このアクティブ・フィルタは、同図に示されるように、
ダイオードD1〜D4からなるブリッジ整流回路、ブリ
ッジ整流回路の正の直流出力端に一端が接続される複数
のりアクタL1〜L3、リアクタし1〜L3の他端とグ
ランド間にコレクタ、エミツタがそれぞれ接続される複
数のトランジスタQ、〜Q3、トランジスタQ、〜Q3
のそれぞれのコレクタにアノードが接続され、カソード
が共通接続されるダンパ・ダイオードD5〜D7、この
ダンバ、ダイオ−FD5〜D7のカッ−rに接続される
平滑コンデンサC1および図示されていないが、トラン
ジスタQ1〜Q3のそれぞれのベースに制御パルスφ、
〜φ3を供給する制御回路COMから構成される。
This active filter, as shown in the figure,
A bridge rectifier circuit consisting of diodes D1 to D4, a plurality of reactors L1 to L3, one end of which is connected to the positive DC output end of the bridge rectifier circuit, and a collector and an emitter connected between the other ends of reactors 1 to L3 and ground, respectively. A plurality of transistors Q, ~Q3, transistors Q, ~Q3
Damper diodes D5 to D7 have anodes connected to their respective collectors and cathodes commonly connected, a smoothing capacitor C1 connected to the caps of the dampers and diodes FD5 to D7, and a transistor (not shown). A control pulse φ is applied to each base of Q1 to Q3,
It is composed of a control circuit COM that supplies φ3.

図示の実施例はリアクタ、トランジスタ並びにダンパ 
ダイオードからなる単位回路を3組備えるが、この単位
回路の数は2、あるいは4以上の任意の数とすることが
できる。
The illustrated embodiments include reactors, transistors and dampers.
Although three sets of unit circuits each consisting of diodes are provided, the number of unit circuits may be two or any number greater than or equal to four.

制御回路COMの主回路はマイクロコンピュータにより
構成されて、15KHz以上の周波数の制御パルスφを
出力している。また、図示されていないが、この制御回
路COMは負荷電流の大きさを検知して制御パルスφの
周波数により、あるいはデユーティによりフィードバッ
ク制御を行い、さらには基板温度およびトランジスタQ
。のエミッタ電流を計測してアクティブ フィルタが熱
的に暴走しないような制御も行う、なお、本実施例の制
御回路COMにはマイクロコンピュータが使用されたが
、その他として、コンパレータ、オペアンプ等の周知の
回路構成によっても所定の制御を行うことができる。
The main circuit of the control circuit COM is constituted by a microcomputer and outputs a control pulse φ having a frequency of 15 KHz or more. Although not shown, this control circuit COM detects the magnitude of the load current and performs feedback control based on the frequency of the control pulse φ or the duty, and further controls the substrate temperature and the transistor Q.
. The emitter current of the active filter is measured to control the active filter so that it does not run away thermally.Although a microcomputer was used for the control circuit COM in this embodiment, other well-known devices such as comparators and operational amplifiers are also used. Predetermined control can also be performed depending on the circuit configuration.

トランジスタQ1〜Q3は図示のバイポーラ構造のトラ
ンジスタに限定されるものではなく、パワーMOSトラ
ンジスタ、SIT、IGBT等、高速動作が可能な他の
素子に変更することができる。また、整流回路も図示の
ブリッジ整流回路に限定されるしのではなく、周知のあ
らゆる方式の整流回路を使用することができる。
The transistors Q1 to Q3 are not limited to the illustrated bipolar structure transistors, but can be changed to other elements capable of high-speed operation, such as power MOS transistors, SITs, and IGBTs. Further, the rectifier circuit is not limited to the illustrated bridge rectifier circuit, and any known type of rectifier circuit can be used.

次に、第2図を参照して上記構成されるアクティブ・フ
ィルタの動作を説明する。
Next, the operation of the active filter configured as described above will be explained with reference to FIG.

複数のトランジスタQ1〜Q、のそれぞれのベスに入力
される制御パルスφ1〜φ3は、図示の実施例では互い
に120度の位相差を有するパルスである。
In the illustrated embodiment, the control pulses φ1 to φ3 inputted to the respective terminals of the plurality of transistors Q1 to Q are pulses having a phase difference of 120 degrees from each other.

この制御パルスφ1がハイレベルとなってトランジスタ
Q1がオンすると、ブリッジ整流回路出力によりリアク
タL1に電流11,1が流れる。そして、制御パルスφ
1がローレベルとなっテトランジスタQ1がオフすると
、リアクタL1はそれ以前の電気的状態を持続させよう
として逆起電力を発生する。このリアクタL、の逆起電
力はブリッジ整流回路の出力と同極性であって、それら
が加算された電圧により平滑コンデンサC4の充電が開
始される。
When this control pulse φ1 becomes high level and turns on the transistor Q1, a current 11,1 flows through the reactor L1 due to the output of the bridge rectifier circuit. And the control pulse φ
1 becomes low level and the transistor Q1 is turned off, the reactor L1 attempts to maintain the previous electrical state and generates a back electromotive force. The back electromotive force of this reactor L has the same polarity as the output of the bridge rectifier circuit, and the voltage added thereto starts charging the smoothing capacitor C4.

制御パルスφ1がローレベルとなるタイミングでは、前
記動作とは独立に、制御パルスφ2によりトランジスタ
Q2がオンして、リアクタL2に電流IL2が流れ始め
ているため、リアクタL1による平滑コンデンサC1に
対する充電が終了して間もなく、リアクタL2による平
滑コンデンサcdに対する充電が行われる。
At the timing when the control pulse φ1 becomes low level, the transistor Q2 is turned on by the control pulse φ2 independently of the above operation, and the current IL2 begins to flow into the reactor L2, so that charging of the smoothing capacitor C1 by the reactor L1 ends. Shortly thereafter, the smoothing capacitor cd is charged by the reactor L2.

以後同様に、リアクタL、〜L3、トランジスタQ、〜
Q3およびダンパ・ダイオードD、〜D6により構成さ
れる単位回路が、順次リアクタし1〜L。
Thereafter, similarly, reactors L, ~L3, transistors Q, ~
A unit circuit constituted by Q3 and damper diodes D, ~D6 sequentially reacts 1~L.

の充放電動作を行う。Performs charging and discharging operations.

上記動作する本発明のアクティブ フィルタでは、商用
交流電流1.。および平滑コンデンサの充電電流lad
の波形が各リアクタL1〜L1を流れる電流の和となる
ため、商用交流電圧波形■、。に極めて似たものとなっ
て、高調波ノイズのレベルが低減され、コンデンサ充電
電流のリップルおよびそれによって発生する高周波ノイ
ズが低減される。
In the active filter of the present invention that operates as described above, the commercial alternating current 1. . and smoothing capacitor charging current lad
Since the waveform of is the sum of the currents flowing through each reactor L1 to L1, the commercial AC voltage waveform . , the level of harmonic noise is reduced, and the ripple in the capacitor charging current and the high frequency noise it generates is reduced.

第3図(A)(B)を参照してさらに動作を説明する。The operation will be further explained with reference to FIGS. 3(A) and 3(B).

第3図(A)は商用交流のダイオードD1とD2の接続
点電位が正となる半周期での混成集積回路装置の等価回
路を示している。この正の半周期においては、ダイオー
ドD1−リアクタL−トランジスタQ。−ダイオードD
4により閉回路が形成され、リアクタLがトランジスタ
Q。のコレクタ負荷となる位置にある。
FIG. 3(A) shows an equivalent circuit of the hybrid integrated circuit device in a half cycle in which the potential at the connection point of commercial AC diodes D1 and D2 becomes positive. In this positive half cycle, diode D1 - reactor L - transistor Q. -Diode D
4 forms a closed circuit, and the reactor L is the transistor Q. It is located at a position where the collector is loaded.

これに対して、第3図(B)は商用交流のダイオードD
1とD2の接続点電位が負となる半周期での混成集積回
路装置の等価回路を示している。負の半周期においては
、ダイオ−1’D2−リアクタL、−トランジスタQ0
−ダイオードD、により閉回路が形成され、リアクタし
は正の半周期と同様にトランジスタQ。のコレクタ負荷
となっている。
On the other hand, Fig. 3 (B) shows the commercial AC diode D.
1 shows an equivalent circuit of the hybrid integrated circuit device in a half cycle in which the potential at the connection point between 1 and D2 becomes negative. In the negative half cycle, diode-1'D2-reactor L,-transistor Q0
- A closed circuit is formed by the diode D, and the reactor is connected to the positive half cycle as well as the transistor Q. This is a collector load.

従って、このアクティブ−フィルタの回路構成によれば
、商用交流の正の半周期でも、負の半周期でも常にリア
クタLはトランジスタQ。のコレクタ側に挿入されるの
で、トランジスタQ。のエミッタ電位は常にグランド電
位に安定する。
Therefore, according to the circuit configuration of this active filter, the reactor L is always connected to the transistor Q in both the positive half cycle and the negative half cycle of the commercial AC. Since it is inserted on the collector side of the transistor Q. The emitter potential of is always stable at ground potential.

第4図を参照し、上記したアクティブ フィルタを、リ
アクタLおよび平滑コンデンサC4を除いて、絶縁金属
基板に実装した実施例の具体構造を説明する。なお、同
図はリアクタ、トランジスタ並びにダンパ・ダイオード
からなる単位回路を2つ並設する例を示す。
Referring to FIG. 4, a specific structure of an embodiment in which the above-described active filter, excluding the reactor L and smoothing capacitor C4, is mounted on an insulated metal substrate will be described. Note that this figure shows an example in which two unit circuits each consisting of a reactor, a transistor, and a damper diode are arranged in parallel.

斜線が施された回路パターンはグランド・パターンであ
り、回路基板はそのグランド−パターンの一部により、
図面の格上半分の空白部分に対応する小信号回路ブロッ
クと図面の下半分に対応する大電流回路ブロックに2分
割される。本実施例では小信号回路ブロックから大電流
回路ブロックに供給される制御パルスφ1、φ2の配線
、あるいは大電流回路ブロックから小信号回路ブロック
へ供給されるトランジスタQ1、Q2のエミッタ電位の
配線は前記グランド パターンの一部を迂回するように
形成されているが、これに限定されるものではなく、ジ
ャンピングワイア接続して6よい。
The circuit pattern with diagonal lines is the ground pattern, and the circuit board has a part of the ground pattern.
It is divided into two parts: a small signal circuit block corresponding to the blank area in the upper half of the drawing, and a large current circuit block corresponding to the lower half of the drawing. In this embodiment, the wiring for the control pulses φ1 and φ2 supplied from the small signal circuit block to the large current circuit block or the wiring for the emitter potential of transistors Q1 and Q2 supplied from the large current circuit block to the small signal circuit block are as described above. Although it is formed so as to bypass a part of the ground pattern, it is not limited to this, and it may be connected by a jumping wire.

さらに、このグランド・パターンは高周波、大電流が流
れるトランジスタQ1、Q2の何れかのエミッタに近い
位置でアルミニウム基板にボンディングワイアWで接続
されて、アルミニウム基板電位をグランド・パターン電
位と等電位にしている。
Furthermore, this ground pattern is connected to the aluminum substrate with a bonding wire W at a position near the emitter of either transistor Q1 or Q2, through which high frequency and large current flows, to make the aluminum substrate potential equal to the ground pattern potential. There is.

大電流回路ブロックには、ブリッジ整流回路を構成する
ダイオードD1〜D4、ダンパーダイオドD5、D6、
トランジスタQ、、Q2がヒートシンクを介して表面実
装され、さらにトランジスタQ7、Q2のエミッタ電流
を制限し、またその値を計測するためのエミッタ抵抗R
1、R2が形成される。これら素子は先の小信号回路ブ
ロックと大電流回路1 Dツクを分割するグランド・パ
ターン部に大電流が流れないようにそれぞれ配置される
The large current circuit block includes diodes D1 to D4 that constitute a bridge rectifier circuit, damper diodes D5 and D6,
Transistors Q, Q2 are surface-mounted via a heat sink, and an emitter resistor R is provided to limit the emitter current of transistors Q7 and Q2 and to measure its value.
1, R2 is formed. These elements are arranged so that a large current does not flow into the ground pattern portion that divides the small signal circuit block and the large current circuit 1D block.

大電流回路ブロックと外部回路とを接続する外部リード
端子と小信号ブロックの外部リード端子は互いの結合が
疎になるように回路基板の相対する周端辺に配置される
The external lead terminals that connect the large current circuit block and the external circuit and the external lead terminals of the small signal block are arranged on opposite peripheral edges of the circuit board so that they are loosely coupled to each other.

なお、第4図に示される混成集積回路装置の断面構造は
第7図と共通であるので説明は省略する。
Note that the cross-sectional structure of the hybrid integrated circuit device shown in FIG. 4 is the same as that in FIG. 7, so a description thereof will be omitted.

衛士した本発明の混成集積回路装置は、放熱性を考慮し
て電子機器のシャーシに絶縁金属基板の裏面を当接させ
て取り付けられる。このtζめに絶縁金属基板の金属基
板とシャーシ間には浮遊容量CPが第3図に示す如く介
在する構造となる。しかし、金属基板はグランド パタ
ーン(第4図斜線部)とボンディング ワイアWで接続
さレテいるのでグランド パターンの電位と同じになる
The hybrid integrated circuit device of the present invention is mounted on the chassis of an electronic device by bringing the back surface of an insulated metal substrate into contact with the chassis of an electronic device, taking heat dissipation into consideration. At this point tζ, a stray capacitance CP is interposed between the metal substrate of the insulated metal substrate and the chassis as shown in FIG. 3. However, since the metal substrate is connected to the ground pattern (shaded area in Figure 4) by the bonding wire W, the potential is the same as that of the ground pattern.

本発明によれば、グランド・パターン、即ちトランジス
タQ。のエミッタ電位は前述した如くグランド電位に安
定しているので、この浮遊容量c2を介して商用交流の
負の半周期でスイッチングノイズがシャーシに流出する
おそれがなくなる。
According to the invention, the ground pattern, i.e. transistor Q. Since the emitter potential of is stabilized at the ground potential as described above, there is no possibility that switching noise will flow into the chassis during the negative half cycle of the commercial AC via this stray capacitance c2.

(1)発明の効果 以上述ぺたように本発明の混成集積回路装置によれば、 (1)アクティブ フィルタのトランジスタのエミッタ
の電位が高周波においてグラノド電位にあるため、混成
集積回路装置の金属基板から電子機器のシャーシへのス
イッチングノイズの流出のおそれがなく、極めて小型の
アクティブ フィルタを実装した混成集積回路装置が実
現できる。
(1) Effects of the Invention As described above, according to the hybrid integrated circuit device of the present invention, (1) Since the potential of the emitter of the transistor of the active filter is at the ground potential at high frequencies, the metal substrate of the hybrid integrated circuit device There is no risk of switching noise leaking into the chassis of electronic equipment, and a hybrid integrated circuit device equipped with an extremely small active filter can be realized.

(2)アクティブ・フィルタとして整流回路の出力端と
平滑コンデンサ間に、リアクタ、トランジスタ並びにダ
イオードからなる単位回路を複数並設する回路構成を採
用したため、交流入力電流および平滑コンデンサの充電
電流が複数のリアクタを流れる電流の和となって、高調
波ノイズのレベルが低下する。
(2) Since we adopted a circuit configuration in which multiple unit circuits consisting of reactors, transistors, and diodes are installed in parallel between the output end of the rectifier circuit and the smoothing capacitor as an active filter, the AC input current and the charging current of the smoothing capacitor are The sum of the currents flowing through the reactor reduces the level of harmonic noise.

(3)大電流回路と制御回路がグラノド パターンで分
割されるため、大電流回路で発生するノイズから制御回
路が遮蔽される。
(3) Since the large current circuit and the control circuit are divided by the granoid pattern, the control circuit is shielded from noise generated in the large current circuit.

(4)混成集積回路装置化によりアクティブ・フィルタ
を構成する素子間配線が短くなるため、配線インダクタ
ンスに起因するノイズが抑制される。
(4) Since the inter-element wiring constituting the active filter becomes shorter due to the use of a hybrid integrated circuit device, noise caused by wiring inductance is suppressed.

(5)回路基板として絶縁金属基板を使用するため、配
線パターンと金属製の基板間に比較的大きな浮遊容量が
形成されて高調波ノイズをその発生個所の直近で速やか
に減衰させることができる。
(5) Since an insulated metal substrate is used as the circuit board, a relatively large stray capacitance is formed between the wiring pattern and the metal substrate, and harmonic noise can be rapidly attenuated in the vicinity of the point where it occurs.

(6)回路基板として絶縁金属基板を使用するため放熱
特性が良好であり、もってアクティブ−フィルタを小型
に構成することができる。
(6) Since an insulated metal substrate is used as the circuit board, the heat dissipation characteristics are good, and the active filter can be made compact.

(7)回路基板として絶縁金属基板を使用するため、混
成集積回路装置から外部への不要輻射を抑制することが
できる。
(7) Since an insulated metal substrate is used as the circuit board, unnecessary radiation from the hybrid integrated circuit device to the outside can be suppressed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に採用するアクティブ−フィルタを説明
する回路図、第2図はアクティブ・フィルタの動作波形
図、第3図(A)(B)は本発明のトランジスタのエミ
ッタ電位変化を説明する図であって、それぞれ商用交流
の各半周期の等価回路図、第4図は実施例の平面図、第
5図は従来のアクティブ・フィルタの回路図、第6図は
回路基板の断面図、第7図(A)(B)は従来例のトラ
ンジスタのエミッタ電位変化を説明する図であって、そ
れぞれ商用交流の各半周期の等価回路図である。 L1〜L3・・リアクタ、D1〜D7・・・ダイオード
、 C4・・・平滑コンデンサ、 Q、〜Q3−・・ト
ランジスタ。
Figure 1 is a circuit diagram explaining the active filter adopted in the present invention, Figure 2 is an operating waveform diagram of the active filter, and Figures 3 (A) and (B) explain changes in emitter potential of the transistor of the present invention. 4 is a plan view of the embodiment, FIG. 5 is a circuit diagram of a conventional active filter, and FIG. 6 is a cross-sectional view of a circuit board. , and FIGS. 7(A) and 7(B) are diagrams illustrating changes in emitter potential of a conventional transistor, and are equivalent circuit diagrams for each half cycle of a commercial alternating current. L1-L3...Reactor, D1-D7...Diode, C4...Smoothing capacitor, Q, ~Q3-...Transistor.

Claims (5)

【特許請求の範囲】[Claims] (1)絶縁金属基板の回路パターン上に、アクティブ・
フィルタを構成する整流回路、複数のスイッチング素子
、前記複数のスイッチング素子に一端がそれぞれ接続さ
れ他端が共通接続される複数のダイオードとを少なくと
も実装した混成集積回路装置において、 整流回路の直流出力端子とそれぞれのスイッチング素子
間に複数のリアクタをそれぞれ接続し、前記ダイオード
の共通接続端に充電用のコンデンサを接続し、さらに前
記回路パターンのグランド・パターンと金属基板とを接
続する接続部を設けたことを特徴とする混成集積回路装
置。
(1) On the circuit pattern of the insulated metal board,
In a hybrid integrated circuit device that includes at least a rectifier circuit constituting a filter, a plurality of switching elements, and a plurality of diodes whose one end is connected to each of the plurality of switching elements and whose other end is commonly connected, the DC output terminal of the rectifier circuit and a plurality of reactors are connected between each of the switching elements, a charging capacitor is connected to the common connection end of the diode, and a connection part is provided to connect the ground pattern of the circuit pattern and the metal substrate. A hybrid integrated circuit device characterized by:
(2)前記絶縁金属基板はアルミニウム基板の表面を陽
極酸化して形成した酸化膜で被覆されていることを特徴
とする請求項1記載の混成集積回路装置。
(2) The hybrid integrated circuit device according to claim 1, wherein the insulating metal substrate is coated with an oxide film formed by anodizing the surface of an aluminum substrate.
(3)前記整流回路をブリッジ整流回路で構成したこと
を特徴とする請求項1記載の混成集積回路装置。
(3) The hybrid integrated circuit device according to claim 1, wherein the rectifier circuit is a bridge rectifier circuit.
(4)前記スイッチング素子をバイポーラトランジスタ
、MOSトランジスタ、SIT、あるいはIGBTで構
成したことを特徴とする請求項1記載の混成集積回路装
置。
(4) The hybrid integrated circuit device according to claim 1, wherein the switching element is composed of a bipolar transistor, a MOS transistor, an SIT, or an IGBT.
(5)前記接続部がボンディングワイアで形成される請
求項1記載の混成集積回路装置。
(5) The hybrid integrated circuit device according to claim 1, wherein the connection portion is formed of a bonding wire.
JP2138422A 1990-05-30 1990-05-30 Hybrid integrated circuit device Expired - Lifetime JP2664523B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2138422A JP2664523B2 (en) 1990-05-30 1990-05-30 Hybrid integrated circuit device
EP91108970A EP0460554A1 (en) 1990-05-30 1991-05-31 Hybrid integrated circuit device
US07/951,348 US5321299A (en) 1990-05-30 1992-09-25 Hybrid integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2138422A JP2664523B2 (en) 1990-05-30 1990-05-30 Hybrid integrated circuit device

Publications (2)

Publication Number Publication Date
JPH0433392A true JPH0433392A (en) 1992-02-04
JP2664523B2 JP2664523B2 (en) 1997-10-15

Family

ID=15221596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2138422A Expired - Lifetime JP2664523B2 (en) 1990-05-30 1990-05-30 Hybrid integrated circuit device

Country Status (1)

Country Link
JP (1) JP2664523B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267645A (en) * 2009-05-12 2010-11-25 Nippon Inter Electronics Corp Power module and method for manufacturing the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2810488B2 (en) 1990-05-30 1998-10-15 三洋電機株式会社 Hybrid integrated circuit device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267645A (en) * 2009-05-12 2010-11-25 Nippon Inter Electronics Corp Power module and method for manufacturing the same

Also Published As

Publication number Publication date
JP2664523B2 (en) 1997-10-15

Similar Documents

Publication Publication Date Title
US5321299A (en) Hybrid integrated circuit device
EP1097505B1 (en) Modular apparatus for regulating the harmonics of current drawn from power lines
JP2005210730A (en) Alternating current switching circuit
JPS63148864A (en) Series resonance converter
JP3274123B2 (en) Single-phase converter circuit
JPH0433392A (en) Hybrid integrated circuit device
JP3239082B2 (en) Hybrid integrated circuit device
JP2693016B2 (en) Hybrid integrated circuit device
JPH04211200A (en) Semiconductor device
JP2717329B2 (en) DC / DC converter
JP2804753B2 (en) Hybrid integrated circuit device
JPH02174555A (en) Dc/dc converter
JP2693018B2 (en) Hybrid integrated circuit device
JP4487682B2 (en) Capacitor and installation method
KR101278937B1 (en) Circuit and module for correcting a power factor
JP2810488B2 (en) Hybrid integrated circuit device
JP2693017B2 (en) Hybrid integrated circuit device
JP2573229B2 (en) Variable voltage and variable frequency power supply
JP2001144248A (en) Semiconductor module
WO2019065049A1 (en) Power supply ic
JPH06303769A (en) Step-down chopper type switching power supply
JPS6055859A (en) High voltage transformer
JP2008236855A (en) Power conversion device
JPH0435039A (en) Hybrid integrated circuit
JPH05135676A (en) Relay drive circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080620

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 13

EXPY Cancellation because of completion of term