JP2693016B2 - Hybrid integrated circuit device - Google Patents

Hybrid integrated circuit device

Info

Publication number
JP2693016B2
JP2693016B2 JP13841790A JP13841790A JP2693016B2 JP 2693016 B2 JP2693016 B2 JP 2693016B2 JP 13841790 A JP13841790 A JP 13841790A JP 13841790 A JP13841790 A JP 13841790A JP 2693016 B2 JP2693016 B2 JP 2693016B2
Authority
JP
Japan
Prior art keywords
circuit
transistor
reactor
hybrid integrated
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13841790A
Other languages
Japanese (ja)
Other versions
JPH0433361A (en
Inventor
克美 大川
永 清水
博文 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP13841790A priority Critical patent/JP2693016B2/en
Publication of JPH0433361A publication Critical patent/JPH0433361A/en
Application granted granted Critical
Publication of JP2693016B2 publication Critical patent/JP2693016B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Networks Using Active Elements (AREA)

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は電力アクティブ・フィルタを絶縁金属基板上
に実装する混成集積回路装置に関し、詳細には、スイッ
チング動作に基づく絶縁金属基板から外部構造への漏れ
電流が抑制されるアクティブ・フィルタを実装した混成
集積回路装置に関する。
TECHNICAL FIELD The present invention relates to a hybrid integrated circuit device in which a power active filter is mounted on an insulating metal substrate, and more specifically, from an insulating metal substrate based on switching operation to an external structure. The present invention relates to a hybrid integrated circuit device mounted with an active filter in which leakage current to the circuit is suppressed.

(ロ)従来の技術 近年、整流電源のノイズ対策の点からアクティブ・フ
ィルタが注目されている。一般的なアクティブ・フィル
タを第6図を参照して説明する。
(B) Conventional technology In recent years, active filters have attracted attention in terms of measures against rectified power supply noise. A general active filter will be described with reference to FIG.

アクティブ・フィルタはダイオードD1〜D4からなるブ
リッジ整流回路、このブリッジ整流回路の交流入力端子
と電圧Vacで示される商用交流電源間に接続されるリア
クタL、ブリッジ整流回路の対の直流出力端子間に並列
接続されるトランジスタQ、ブリッジ整流回路の直流出
力を平滑するコンデンサCd、ブリッジ整流回路の直流出
力端子と平滑コンデンサCd間に接続されるダンパ・ダイ
オードD5から回路構成される。なお、トランジスタQの
動作を制御するための通常、15KHz以上の周波数の制御
パルスφを出力する制御回路は省略されている。
Active filter bridge rectifier circuit composed of diodes D 1 to D 4, a reactor L that is connected between the commercial AC power source represented by the AC input terminal and the voltage V ac of the bridge rectifier circuit, the DC output of the pair of the bridge rectifier circuit The circuit is composed of a transistor Q connected in parallel between the terminals, a capacitor C d for smoothing the DC output of the bridge rectifier circuit, and a damper diode D 5 connected between the DC output terminal of the bridge rectifier circuit and the smoothing capacitor C d. . Note that a control circuit for outputting a control pulse φ having a frequency of 15 KHz or higher for controlling the operation of the transistor Q is omitted.

次に、このアクティブ・フィルタの動作を説明する。 Next, the operation of the active filter will be described.

商用交流のリアクタL側が正となる半周期において
は、トランジスタQがハイレベルの制御パルスφにより
オンする間、リアクタL−ダイオードD1−トランジスタ
Q−ダイオードD4により閉回路を形成してリアクタLに
電流が流れ、また商用交流のリアクタL側が負となる半
周期においては、トランジスタQがオンする間、ダイオ
ードD2−トランジスタQ−ダイオードD3−リアクタLに
より閉回路を形成し同様にリアクタLに電流が流れる。
そして、制御パルスφがローレベルになりトランジスタ
Qがオフすると、先の2つの閉回路が開路されてリアク
タLに逆起電力が発生する。この逆起電力は商用交流と
同位相であるため、トランジスタQがオフする間におい
て、リアクタLの逆起電力と商用交流の電圧が加算され
た電圧がブリッジ整流回路に入力され、この整流出力が
ダンパ・ダイオードD5を順バイアスして平滑コンデンサ
Cdに充電される。
In the half cycle in which the reactor L side of the commercial AC is positive, while the transistor Q is turned on by the high-level control pulse φ, a closed circuit is formed by the reactor L-diode D 1 -transistor Q-diode D 4 to form the reactor L During the half cycle in which the reactor L side of the commercial AC is negative, a closed circuit is formed by the diode D 2 -transistor Q-diode D 3 -reactor L while the transistor Q is on, and the reactor L Current flows through
When the control pulse φ goes low and the transistor Q is turned off, the previous two closed circuits are opened, and a counter electromotive force is generated in the reactor L. Since this back electromotive force has the same phase as the commercial alternating current, a voltage obtained by adding the back electromotive force of the reactor L and the voltage of the commercial alternating current is input to the bridge rectifier circuit while the transistor Q is turned off. smoothing capacitor a damper diode D 5 and a forward bias
Charged to C d .

従来では、このアクティブ・フィルタをディスクリー
ト部品により構成していたが、各ディスクリート部品間
の配線が長くなり、その配線のインダクタンス成分によ
り新たなスイッチングノイズを誘導していた。このた
め、大きなシールド構造内にアクティブ・フィルタを収
容する必要が生じ、電源装置の縮小の要求に充分に応え
ることができなかった。
Conventionally, this active filter is configured by discrete components. However, the wiring between the discrete components becomes longer, and new switching noise is induced by the inductance component of the wiring. For this reason, it is necessary to house the active filter in a large shield structure, and it has not been possible to sufficiently meet the demand for a reduction in the size of the power supply device.

そこで、本件発明者はこのアクティブ・フィルタを絶
縁金属基板上に実装した混成集積回路装置を特願昭63−
2580号で提案した。次に第7図を参照してこの混成集積
回路装置を説明する。
Therefore, the inventor of the present invention has proposed a hybrid integrated circuit device in which the active filter is mounted on an insulating metal substrate in Japanese Patent Application No.
No. 2580 proposed. Next, the hybrid integrated circuit device will be described with reference to FIG.

即ち、アルミニウム等の金属基板(40)の両表面を陽
極酸化して形成した絶縁酸化膜(42)で被覆し、この一
方の絶縁酸化膜(42)上にエポキシ等の絶縁樹脂層(4
6)を介して銅箔の回路パターン(48)が形成される。
そして、この回路パターン(48)上にダイオードD1〜D4
およびD5、トランジスタQ、さらには制御回路を構成す
る回路部品をチップ形状で表面実装して、極めて小型の
アクティブ・フィルタが実現されている。なお、第7図
から明らかなように、回路パターン(48)のうち、グラ
ンド・パターンは絶縁酸化膜(42)および絶縁樹脂層
(46)による浮遊容量を除去する目的で、絶縁酸化膜
(42)下の金属基板とボンディングワイア(54)で接続
されている。
That is, both surfaces of a metal substrate (40) made of aluminum or the like are covered with an insulating oxide film (42) formed by anodizing, and an insulating resin layer (4) made of epoxy or the like is formed on one of the insulating oxide films (42).
A circuit pattern (48) of copper foil is formed via 6).
The diodes D 1 to D 4 are placed on this circuit pattern (48).
A very small active filter is realized by surface-mounting D and D 5 , transistor Q, and circuit components constituting a control circuit in a chip shape. As is clear from FIG. 7, the ground pattern of the circuit pattern (48) is used to remove the stray capacitance due to the insulating oxide film (42) and the insulating resin layer (46). ) It is connected to the lower metal substrate by a bonding wire (54).

斯る混成集積回路装置を電子機器へ組み込む場合、金
属基板(40)の裏面の絶縁酸化膜(42)をシャーシに当
接させて放熱性のよい構造で実装されるのが普通であ
る。従って、この構造では金属基板(40)と電子機器の
シャーシ間で少なくとも絶縁酸化膜(42)を誘電体とす
る浮遊容量Cp(第8図参照)が金属基板(40)の全面に
わたり生ずる。
When such a hybrid integrated circuit device is incorporated in an electronic device, it is usual that the insulating oxide film (42) on the back surface of the metal substrate (40) is brought into contact with the chassis and mounted with a structure with good heat dissipation. Accordingly, in this structure, a stray capacitance Cp (see FIG. 8) having at least the insulating oxide film (42) as a dielectric is formed between the metal substrate (40) and the chassis of the electronic device over the entire surface of the metal substrate (40).

(ハ)発明が解決しようとする課題 しかしながら、上記した混成集積回路装置は、アクテ
ィブ・フィルタのトランジスタQのエミッタ電位が高周
波で大きく変動し、これが絶縁金属基板を介して電子機
器のシャーシにノイズとして流出するという絶縁金属基
板を用いたことによる特有の問題を有する。
(C) Problems to be Solved by the Invention However, in the above-described hybrid integrated circuit device, the emitter potential of the transistor Q of the active filter fluctuates greatly at high frequencies, which causes noise on the chassis of the electronic device via the insulating metal substrate. There is a peculiar problem due to the use of the insulating metal substrate that it flows out.

この問題点の原因を第8図(A)(B)を参照して説
明する。
The cause of this problem will be described with reference to FIGS.

第8図(A)は商用交流のリアクタL側が正となる半
周期での混成集積回路装置の等価回路を示している。正
の半周期においては、リアクタL−ダイオードD1−トラ
ンジスタQ−ダイオードD4により閉回路が形成され、リ
アクタLがトランジスタQのコレクタ負荷となる位置に
ある。
FIG. 8 (A) shows an equivalent circuit of the hybrid integrated circuit device in a half cycle in which the reactor L side of the commercial AC is positive. In the positive half cycle, a closed circuit is formed by the reactor L-diode D 1 -transistor Q-diode D 4 , and the reactor L is located at a position where the collector load of the transistor Q is obtained.

これに対し、第8図(B)は商用交流のリアクタL側
が負となる半周期での混成集積回路装置の等価回路を示
している。負の半周期においては、ダイオードD2−トラ
ンジスタQ−ダイオードD3−リアクタLにより閉回路が
形成され、リアクタLがトランジスタQのエミッタ負荷
となる。
On the other hand, FIG. 8B shows an equivalent circuit of the hybrid integrated circuit device in a half cycle in which the commercial AC reactor L side is negative. In the negative half cycle, the diode D 2 - transistor Q- diode D 3 - closed circuit is formed by the reactor L, the reactor L is emitter load of transistor Q.

これから明らかなように、正の半周期(第8図
(A))では、トランジスタQのコレクタ電位が平滑コ
ンデンサCdの充電電圧とグランド電位間を制御パルスφ
の周波数でスイッチングするように変化する。なお、エ
ミッタ電位はグランド電位を維持する。しかし、負の半
周期(第8図(B))では、リアクタLがトランジスタ
Qのエミッタ負荷となるため、エミッタ電位は平滑コン
デンサCdの充電電圧とグランド電位間を制御パルスφの
周波数でスイッチングするように変化する。
As is apparent from this, in the positive half cycle (FIG. 8 (A)), the collector potential of the transistor Q causes the control pulse φ between the charging voltage of the smoothing capacitor C d and the ground potential.
It changes so that it may switch at the frequency of. Note that the emitter potential is maintained at the ground potential. However, in the negative half cycle (FIG. 8 (B)), the reactor L acts as the emitter load of the transistor Q, so that the emitter potential switches between the charging voltage of the smoothing capacitor C d and the ground potential at the frequency of the control pulse φ. To change.

混成集積回路装置のグランド・パターンとアルミニウ
ム基板(40)とはボンディングワイア(54)で接続され
ているので、前記負の半周期においては、アルミニウム
基板(40)の電位が平滑コンデンサCdの充電電圧とグラ
ンド電位間を制御パルスφの周波数でスイッチングする
ように変化する。これがアルミニウム基板(40)と電子
機器のシャーシ間に形成される浮遊容量Cpを介して電子
機器のシャーシにスイッチング・ノイズとして流出す
る。従来例で説明した混成集積回路装置は金属基板の絶
縁樹脂層を介して回路パターンを形成した構造である
が、上述した問題は、この構造に限らず、例えば、金属
基板上の絶縁樹脂層上の全面に金属層を設け絶縁樹脂を
介して回路パターンを形成する構造の混成集積回路装置
でも生じる。
Since the ground pattern of the hybrid integrated circuit device and the aluminum substrate (40) are connected by the bonding wire (54), the potential of the aluminum substrate (40) charges the smoothing capacitor C d in the negative half cycle. It changes so as to switch between the voltage and the ground potential at the frequency of the control pulse φ. This flows as a switching noise in the chassis of the electronic device via the stray capacitance C p formed between the chassis of an electronic device an aluminum substrate (40). The hybrid integrated circuit device described in the conventional example has a structure in which a circuit pattern is formed via an insulating resin layer on a metal substrate, but the above-mentioned problem is not limited to this structure, and for example, on an insulating resin layer on a metal substrate. This also occurs in a hybrid integrated circuit device having a structure in which a metal layer is provided on the entire surface of and a circuit pattern is formed through an insulating resin.

(ニ)問題点を解決するための手段 本発明は斯る問題点に鑑みてなされ、整流回路の出力
端とスイッチング素子間にリアクタを接続する回路構成
のアクティブ・フィルタを絶縁金属基板上に実装するこ
とにより、従来の問題点を大幅に改善した混成集積回路
装置を実現するものである。
(D) Means for Solving the Problems The present invention has been made in view of the above problems, and an active filter having a circuit configuration for connecting a reactor between an output end of a rectifier circuit and a switching element is mounted on an insulating metal substrate. By doing so, it is possible to realize a hybrid integrated circuit device in which the conventional problems are greatly improved.

(ホ)作 用 整流回路の直流出力端にリアクタを接続し、リアクタ
の他端をスイッチング素子によって断続的に接地する回
路構成のアクティブ・フィルタを混成集積回路装置化し
たため、商用交流の如何なる位相においても、リアクタ
がトランジスタのコレクタ負荷として働き、グランド・
パターンへの高周波スイッチング電圧の印加がなくな
る。従って、グランド・パターンと接続された例えば、
金属基板にも高周波スイッチング電圧の印加がなくなっ
て、この混成集積回路装置の実装構造に原因する浮遊容
量を介してのスイッチングノイズの外部流出を防止でき
る。
(E) Operation Since the active filter with the circuit configuration in which the reactor is connected to the DC output terminal of the rectifier circuit and the other end of the reactor is intermittently grounded by the switching element is made into a hybrid integrated circuit device, it can be used in any phase of commercial AC. Also, the reactor acts as a collector load for the transistor,
The application of the high frequency switching voltage to the pattern is eliminated. Therefore, for example, when connected to the ground pattern,
Since the high frequency switching voltage is not applied to the metal substrate, it is possible to prevent the switching noise from flowing out through the stray capacitance caused by the mounting structure of the hybrid integrated circuit device.

(ヘ)実 施 例 第1図に本発明に採用する特徴的なアクティブ・フィ
ルタの回路構成を示す。
(F) Embodiment FIG. 1 shows a circuit configuration of a characteristic active filter employed in the present invention.

このアクティブ・フィルタは、同図に示されるよう
に、ダイオードD1〜D4からなるブリッジ整流回路、本発
明の特徴であるブリッジ整流回路の正の直流出力端に一
端が接続されるリアクタL、このリアクタLの他端とグ
ランド間にコレクタ、エミッタがそれぞれ接続されるト
ランジスタQ0、このトランジスタQ0のコレクタにアノー
ドが接続されるダンパ・ダイオードD5、このダンパ・ダ
イオードD5のカソードとグランド間に接続される平滑コ
ンデンサCdおよびトランジスタQ0のベースに制御パルス
φを供給する制御回路COMから構成される。
As shown in the figure, the active filter includes a bridge rectifier circuit including diodes D 1 to D 4 , a reactor L having one end connected to a positive DC output terminal of the bridge rectifier circuit, which is a feature of the present invention, A transistor Q 0 having a collector and an emitter connected between the other end of the reactor L and the ground, a damper diode D 5 having an anode connected to the collector of the transistor Q 0 , a cathode of the damper diode D 5 and the ground. It is composed of a smoothing capacitor C d and a control circuit COM that supplies a control pulse φ to the base of the transistor Q 0 connected between them.

制御回路COMの主回路はマイクロコンピュータにより
構成されて、15KHz以上の周波数の制御パルスφを出力
している。また、図示されていないが、この制御回路CO
Mは負荷電流の大きさを検知して制御パルスφの周波数
により、あるいはデューティによりフィードバック制御
を行い、さらには基板温度およびトランジスタQ0のエミ
ッタ電流を計測してアクティブ・フィルタが熱的に暴走
しないような制御も行う。なお、本実施例の制御回路CO
Mにはマイクロコンピュータが使用されたが、その他と
して、コンパレータ、オペアンプ等の周知の回路構成に
よっても所定の制御を行うことができることは説明する
までもない。
The main circuit of the control circuit COM is constituted by a microcomputer and outputs a control pulse φ having a frequency of 15 KHz or more. Although not shown, the control circuit CO
M is the frequency of the control pulses φ detects the magnitude of the load current, or perform feedback control by the duty, more active filters can not run away thermally by measuring the emitter current of the substrate temperature and the transistor Q 0 Such control is also performed. Note that the control circuit CO of the present embodiment is
Although a microcomputer is used for M, it is needless to say that the predetermined control can be performed by a known circuit configuration such as a comparator and an operational amplifier.

トランジスタQ0は図示のバイポーラ構造のトランジス
タに限定されるものではなく、パワーMOSトランジス
タ、SIT、IGBT等、高速動作が可能な他の素子に変更す
ることができる。また、整流回路も図示のブリッジ整流
回路に限定されるものではなく、周知のあらゆる方式の
整流回路を使用することができる。
The transistor Q 0 is not limited to the bipolar transistor shown in the figure, and can be changed to other elements capable of high-speed operation such as a power MOS transistor, SIT, and IGBT. In addition, the rectifier circuit is not limited to the illustrated bridge rectifier circuit, and any well-known rectifier circuit can be used.

次に、第2図を参照して上記構成されるアクティブ・
フィルタの動作を説明する。
Next, referring to FIG.
The operation of the filter will be described.

商用交流のダイオードD1とD3の接続点電位が正となる
半周期では、制御回路COMから出力される15KHz以上の周
波数の制御パルスφがハイレベルのときトランジスタQ0
がオンし、ダイオードD1−リアクタL−トランジスタQ0
−ダイオードD4の閉回路が形成されてリアクタLに電流
iLが流れる。そして、制御パルスφがローレベルのとき
トランジスタQ0がオフして先の閉回路が開路されると、
リアクタLはそれ以前の電気的状態を接続させようとし
て逆起電力を発生する。このリアクタLの逆起電力とブ
リッジ整流回路出力とが加算された電圧はコンデンサ入
力型の整流回路に比較して長い期間において平滑コンデ
ンサCdの充電電圧を上回り、ダンパ・ダイオードD5を介
して平滑コンデンサCdを充電する。
In the half cycle in which the potential at the connection point between the commercial AC diodes D 1 and D 3 is positive, when the control pulse φ output from the control circuit COM and having a frequency of 15 KHz or higher is at high level, the transistor Q 0
Turns on, diode D 1 -reactor L -transistor Q 0
- the closed circuit of the diode D 4 is formed a current to the reactor L
i L flows. Then, when the control pulse φ is at the low level, the transistor Q 0 is turned off and the previous closed circuit is opened,
Reactor L generates a back electromotive force in an attempt to connect the previous electrical state. The voltage obtained by adding the counter electromotive force of the reactor L and the output of the bridge rectifier circuit exceeds the charging voltage of the smoothing capacitor C d for a longer period as compared with the capacitor input type rectifier circuit, and passes through the damper diode D 5. Charge the smoothing capacitor C d .

また、商用交流のダイオードD1とD3の接続点電位が負
となる半周期では、制御パルスφがハイレベルのときト
ランジスタQ0がオンし、ダイオードD2−リアクタL−ト
ランジスタQ0−ダイオードD3の閉回路が形成されてリア
クタLに電流iLが流れる。そして、制御パルスφがロー
レベルとなってトランジスタQ0がオフし、先の閉回路が
開路されると、先と同様にリアクタLに逆起電力を生
じ、逆起電力とブリッジ整流回路出力とが加算された電
圧により平滑コンデンサCdが充電される。
In the half cycle in which the potential of the connection point between the commercial AC diodes D 1 and D 3 is negative, the transistor Q 0 turns on when the control pulse φ is at high level, and the diode D 2 -reactor L-transistor Q 0 -diode A closed circuit of D 3 is formed and a current i L flows through the reactor L. Then, when the control pulse φ becomes the low level and the transistor Q 0 is turned off and the previous closed circuit is opened, the counter electromotive force is generated in the reactor L as in the previous case, and the counter electromotive force and the output of the bridge rectifier circuit are generated. The smoothing capacitor C d is charged by the voltage to which is added.

第3図(A)(B)を参照してさらに詳細に説明す
る。
Further details will be described with reference to FIGS. 3 (A) and 3 (B).

第3図(A)は商用交流のダイオードD1とD3の接続点
電位が正となる半周期での混成集積回路装置の等価回路
を示している。この正の半周期においては、ダイオード
D1−リアクタL−トランジスタQ0−ダイオードD4により
閉回路が形成され、リアクタLがトランジスタQ0のコレ
クタ負荷となる位置にある。
FIG. 3A shows an equivalent circuit of the hybrid integrated circuit device in the half cycle in which the potential at the connection point of the commercial AC diodes D 1 and D 3 is positive. In this positive half cycle, the diode
A closed circuit is formed by D 1 -reactor L-transistor Q 0 -diode D 4 , and the reactor L is located at a position to be a collector load of the transistor Q 0 .

これに対して、第3図(B)は商用交流のダイオード
D1とD3の接続点電位が負となる半周期での混成集積回路
装置の等価回路を示している。負の半周期においては、
ダイオードD2−リアクタL−トランジスタQ0−ダイオー
ドD3により閉回路が形成され、リアクタLは正の半周期
と同様にトランジスタQ0のコレクタ負荷となっている。
On the other hand, FIG. 3 (B) shows a diode for commercial alternating current.
The equivalent circuit of the hybrid integrated circuit device in a half cycle in which the connection point potential of D 1 and D 3 is negative is shown. In the negative half cycle,
Diode D 2 - reactor L- transistor Q 0 - by the diode D 3 a closed circuit is formed, the reactor L is similar to the positive half cycle a collector load of transistor Q 0.

従って、このアクティブ・フィルタの回路構成によれ
ば、商用交流の正の半周期でも、負の半周期でも常にリ
アクタLはトランジスタQ0のコレクタ側に挿入されるの
で、トランジスタQ0のエミッタ電位は常にグランド電位
に安定する。
Therefore, according to the circuit configuration of the active filter, in the positive half cycle of the commercial AC, is always the reactor L is inserted into the collector of the transistor Q 0 in the negative half cycle, the emitter potential of the transistor Q 0 is Always stable to ground potential.

第4図を参照し、上記したアクティブ・フィルタを、
リアクタLおよび平滑コンデンサCdを除いて、絶縁金属
基板に実装した実施例の具体構造を説明する。
Referring to FIG. 4, the active filter described above is
Except for the reactor L and a smoothing capacitor C d, illustrating a specific structure of the embodiment mounted on the insulated metal substrate.

斜線が施された回路パターンはグランド・パターンで
あり、回路基板はそのグランド・パターンの一部によ
り、図面の略上半分の空白部分に対応する小信号回路ブ
ロックと図面の下半分に対応する大電流回路ブロックに
2分割される。本実施例では小信号回路ブロックから大
電流回路ブロックに供給される制御パルスφの配線、あ
るいは大電流回路ブロックから小信号回路ブロックへ供
給されるトランジスタQ0のエミッタ電位の配線は前記グ
ランド・パターンの一部を迂回するように形成されてい
るが、これに限定されるものではなく、例えば、トラン
ジスタQ0のエミッタ電位の配線は小信号ブロックの所定
の位置へボンディングワイアによって接続(ジャンピン
グワイア接続)してもよい。
The hatched circuit pattern is a ground pattern, and the circuit board is formed by a part of the ground pattern, and the small signal circuit block corresponding to a blank portion in substantially the upper half of the drawing and the large circuit corresponding to the lower half of the drawing. It is divided into two current circuit blocks. In this embodiment, the wiring of the control pulse φ supplied from the small signal circuit block to the large current circuit block or the wiring of the emitter potential of the transistor Q 0 supplied from the large current circuit block to the small signal circuit block is the ground pattern. However, the present invention is not limited to this, and for example, the wiring of the emitter potential of the transistor Q 0 is connected to a predetermined position of the small signal block by a bonding wire (jumping wire connection). ) May be.

さらに、このグランド・パターンは高周波、大電流が
流れるトランジスタQ0のエミッタに最も近い位置でアル
ミニウム基板にボンディングワイアWで接続されて、ア
ルミニウム基板電位をグランド・パターン電位と等電位
にしている。
Furthermore, this ground pattern is connected to the aluminum substrate by a bonding wire W at a position closest to the emitter of the transistor Q 0 through which a high frequency and a large current flows, so that the aluminum substrate potential becomes equal to the ground pattern potential.

大電流回路ブロックには、ブリッジ整流回路を構成す
るダイオードD1〜D4、ダンパ・ダイオードD5、トランジ
スタQ0がヒートシンクを介して表面実装され、さらにト
ランジスタQ0のエミッタ電流を制限し、またその値を計
測するためのエミッタ抵抗Rが形成される。これら素子
は先の小信号回路ブロックと大電流回路ブロックを分割
するグランド・パターン部に大電流が流れないようにそ
れぞれ配置される。大電流回路ブロックと外部回路とを
接続する外部リード端子と小信号ブロックの外部リード
端子は互いの結合が疎になるように回路基板の相対する
周端辺に配置される。
The large-current circuit block, the diode D 1 to D 4 constituting the bridge rectifier circuit, a damper diode D 5, the transistor Q 0 is surface-mounted through a heat sink, further limiting the emitter current of the transistor Q 0, also An emitter resistance R for measuring the value is formed. These elements are respectively arranged so that a large current does not flow in the ground pattern section dividing the small signal circuit block and the large current circuit block. The external lead terminals connecting the large current circuit block and the external circuit and the external lead terminals of the small signal block are arranged on the opposite peripheral edges of the circuit board so that mutual coupling is reduced.

また、外部接続される平滑コンデンサCdとダンパ・ダ
イオードD5の距離は平滑コンデンサCdの充放電能に大き
く影響するため、ダンパ・ダイオードD5は第4図にV+
示す端子に近接して配置される。また、同様な理由によ
りこのV+で示す端子とグランド端子GNDは隣接配置され
る。
Further, since the distance between the externally connected smoothing capacitor C d and the damper diode D 5 has a great influence on the charging / discharging ability of the smoothing capacitor C d , the damper diode D 5 is close to the terminal indicated by V + in FIG. Are placed. Further, for the same reason, the terminal indicated by V + and the ground terminal GND are arranged adjacent to each other.

なお、第4図に示される混成集積回路装置の断面構造
は第7図と共通であるので説明は省略する。
The cross-sectional structure of the hybrid integrated circuit device shown in FIG. 4 is common to that of FIG.

斯上した本発明の混成集積回路装置は、放熱性を考慮
して電子機器のシャーシに絶縁金属基板の裏面を当接さ
せて取り付けられる。このために絶縁金属基板の金属基
板とシャーシ間には浮遊容量Cpが第3図に示す如く介在
する構造となる。しかし、金属基板はグランド・パター
ン(第4図斜線部)とボンディング・ワイアWで接続さ
れているのでグランド・パターンの電位と同じになる。
本発明によれば、グランド・パターン、即ちトランジス
タQ0のエミッタ電位は前述した如くグランド電位に安定
しているので、この浮遊容量Cpを介して商用交流の負の
半周期でスイッチング・ノイズがシャーシに流出するお
それがなくなる。
The above-described hybrid integrated circuit device of the present invention is attached to the chassis of the electronic device with the back surface of the insulating metal substrate in contact with the chassis of the electronic device in consideration of heat dissipation. The stray capacitance C p are between the metal substrate and the chassis of the insulated metal substrate to have a structure interposed as shown in Figure 3. However, since the metal substrate is connected to the ground pattern (hatched portion in FIG. 4) by the bonding wire W, the potential of the metal substrate becomes the same as the potential of the ground pattern.
According to the present invention, a ground pattern, that is, the emitter potential of the transistor Q 0 is stable at the ground potential as described above, the negative switching noise in a half cycle of the commercial AC through the stray capacitance C p is There is no danger of spillage into the chassis.

第5図に実施例の変形例の回路図を示す。 FIG. 5 shows a circuit diagram of a modified example of the embodiment.

先の実施例の制御回路COMはインバータ回路を制御す
るための多相のパルスを出力する機能を備え、その多相
のパルスを混成集積回路装置から外部出力するものであ
る。斯る混成集積回路装置は比較的小規模に構成できる
利点を有する反面で、多相のパルスを外部出力するため
の多数の端子を必要とする欠点を有する。
The control circuit COM of the above embodiment has a function of outputting multiphase pulses for controlling the inverter circuit, and outputs the multiphase pulses from the hybrid integrated circuit device to the outside. Such a hybrid integrated circuit device has the advantage that it can be constructed on a relatively small scale, but has the disadvantage that it requires a large number of terminals for externally outputting polyphase pulses.

これに対し、変形例はトランジスタQ1〜Q6から構成さ
れる3相のインバータ回路をも単一の回路基板に実装
し、回路基板に形成された回路パターンを介して制御回
路COMからトランジスタQ1〜Q6のベースに多相のパルス
が入力される。これにより、端子数が削減されると共に
アクティブ・フィルタとインバータ回路間の配線へのノ
イズの混入の防止が図られる。
On the other hand, in the modification, the three-phase inverter circuit including the transistors Q 1 to Q 6 is also mounted on a single circuit board, and the control circuit COM transfers the transistor Q to the transistor Q via the circuit pattern formed on the circuit board. polyphase pulse is input to the base of 1 to Q 6. Thus, the number of terminals is reduced and noise is prevented from being mixed into wiring between the active filter and the inverter circuit.

(ト)発明の効果 以上述べたように本発明の混成集積回路装置によれ
ば、 (1)アクティブ・フィルタのトランジスタのエミッタ
の電位が高周波においてグランド電位にあるため、混成
集積回路装置の金属基板から電子機器のシャーシへのス
イッチングノイズの流出のおそれがなく、電子機器等の
セットの性能を向上させる極めて高性能な混成集積回路
装置を提供することができる。
(G) Effects of the Invention As described above, according to the hybrid integrated circuit device of the present invention, (1) since the potential of the emitter of the transistor of the active filter is at the ground potential at high frequency, the metal substrate of the hybrid integrated circuit device. It is possible to provide an extremely high performance hybrid integrated circuit device that improves the performance of a set of electronic devices without the risk of outflow of switching noise from the device to the chassis of the electronic devices.

(3)混成集積回路装置化によりアクティブ・フィルタ
を構成する素子間配線が短くなるため、配線インダクタ
ンスに起因するノイズが抑制される。
(3) Since the inter-element wiring constituting the active filter is shortened by adopting the hybrid integrated circuit device, noise due to wiring inductance is suppressed.

(4)回路基板として絶縁金属基板を使用するため、配
線パターンと金属製の基板間に比較的大きな浮遊容量が
形成されて高調波ノイズをその発生個所の直近で速やか
に減衰させることができる。
(4) Since the insulating metal substrate is used as the circuit substrate, a relatively large stray capacitance is formed between the wiring pattern and the metal substrate, and the harmonic noise can be quickly attenuated in the vicinity of the place where the harmonic noise is generated.

(5)回路基板として絶縁金属基板を使用するため放熱
特性が良好であり、もってアクティブ・フィルタを小型
に構成することができる。
(5) Since the insulated metal substrate is used as the circuit board, the heat radiation characteristics are good, and the active filter can be made compact.

(6)回路基板として絶縁金属基板を使用するため、混
成集積回路装置から外部への不要輻射を抑制することが
できる。また、本願発明の混成集積回路装置では、アク
ティブ・フィルタとインバータ回路とを同一の基板上に
実装した場合、アクティブ・フィルタとインバータ回路
間を接続する配線への混入するノイズを著しく抑制する
ことができる。
(6) Since the insulated metal substrate is used as the circuit board, unnecessary radiation from the hybrid integrated circuit device to the outside can be suppressed. Further, in the hybrid integrated circuit device of the present invention, when the active filter and the inverter circuit are mounted on the same substrate, the noise mixed in the wiring connecting the active filter and the inverter circuit can be significantly suppressed. it can.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明に採用するアクティブ・フィルタを説明
する回路図、第2図はアクティブ・フィルタの動作波形
図、第3図(A)(B)は本発明のトランジスタのエミ
ッタ電位変化を説明する図であって、それぞれ商用交流
の各半周期の等価回路図、第4図は実施例の平面図、第
5図は変形例の回路図、第6図は従来例のアクティブ・
フィルタの回路図、第7図は回路基板の断面図、第8図
(A)(B)は従来例のトランジスタのエミッタ電位変
化を説明する図であって、それぞれ商用交流の各半周期
の等価回路図である。 L……リアクタ、D1〜D5……ダイオード、Cd……平滑コ
ンデンサ、Q0……トランジスタ、COM……制御回路。
FIG. 1 is a circuit diagram illustrating an active filter used in the present invention, FIG. 2 is an operation waveform diagram of the active filter, and FIGS. 3 (A) and 3 (B) are diagrams illustrating changes in the emitter potential of the transistor of the present invention. FIG. 4 is an equivalent circuit diagram of each half cycle of commercial AC, FIG. 4 is a plan view of an embodiment, FIG. 5 is a circuit diagram of a modified example, and FIG. 6 is an active circuit of a conventional example.
FIG. 7 is a circuit diagram of the filter, FIG. 7 is a cross-sectional view of the circuit board, and FIGS. 8A and 8B are diagrams for explaining changes in the emitter potential of the transistor of the conventional example, which are equivalent to each half cycle of commercial AC. It is a circuit diagram. L ...... reactor, D 1 ~D 5 ...... diodes, C d ...... smoothing capacitor, Q 0 ...... transistor, COM ...... control circuit.

フロントページの続き (56)参考文献 特開 昭62−106657(JP,A) 特開 平3−7066(JP,A) 特開 平4−320506(JP,A) 特開 平1−152960(JP,A) 特開 平4−33362(JP,A) 特開 平4−33363(JP,A) 電子技術,Vol.32,1990 No. 3,85〜89頁Continuation of front page (56) Reference JP 62-106657 (JP, A) JP 3-7066 (JP, A) JP 4-320506 (JP, A) JP 1-152960 (JP , A) JP-A-4-33362 (JP, A) JP-A-4-33363 (JP, A) Electronic Technology, Vol. 32, 1990 No. 3, pages 85-89

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】絶縁金属基板の回路パターン上に、アクテ
ィブ・フィルタを構成する整流回路、スイッチング素
子、前記スイッチング素子より充電電圧を取り出すダイ
オードが少なくとも実装され、 前記整流回路の直流出力端子と前記スイッチング素子間
にリアクタが接続され、前記ダイオードの出力側に充電
用のコンデンサが接続されたことを特徴とする混成集積
回路装置。
1. A rectifier circuit that constitutes an active filter, a switching element, and a diode that extracts a charging voltage from the switching element are mounted on a circuit pattern of an insulating metal substrate, and a DC output terminal of the rectifier circuit and the switching circuit are provided. A hybrid integrated circuit device characterized in that a reactor is connected between the elements, and a charging capacitor is connected to the output side of the diode.
JP13841790A 1990-05-30 1990-05-30 Hybrid integrated circuit device Expired - Fee Related JP2693016B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13841790A JP2693016B2 (en) 1990-05-30 1990-05-30 Hybrid integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13841790A JP2693016B2 (en) 1990-05-30 1990-05-30 Hybrid integrated circuit device

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP9118674A Division JP2804753B2 (en) 1997-04-23 1997-04-23 Hybrid integrated circuit device
JP11867297A Division JP3239082B2 (en) 1997-04-23 1997-04-23 Hybrid integrated circuit device

Publications (2)

Publication Number Publication Date
JPH0433361A JPH0433361A (en) 1992-02-04
JP2693016B2 true JP2693016B2 (en) 1997-12-17

Family

ID=15221480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13841790A Expired - Fee Related JP2693016B2 (en) 1990-05-30 1990-05-30 Hybrid integrated circuit device

Country Status (1)

Country Link
JP (1) JP2693016B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2810488B2 (en) 1990-05-30 1998-10-15 三洋電機株式会社 Hybrid integrated circuit device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017112784A (en) * 2015-12-18 2017-06-22 三菱電機株式会社 High-frequency rectification circuit
JP2022142907A (en) * 2021-03-17 2022-10-03 ヤマハ株式会社 Class-d amplifier

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
電子技術,Vol.32,1990 No.3,85〜89頁

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2810488B2 (en) 1990-05-30 1998-10-15 三洋電機株式会社 Hybrid integrated circuit device

Also Published As

Publication number Publication date
JPH0433361A (en) 1992-02-04

Similar Documents

Publication Publication Date Title
US5321299A (en) Hybrid integrated circuit device
US7078797B2 (en) Hybrid integrated circuit device
CA1166308A (en) Single-ended switching converter
JP2693016B2 (en) Hybrid integrated circuit device
JP3239082B2 (en) Hybrid integrated circuit device
JP2693018B2 (en) Hybrid integrated circuit device
JP2693017B2 (en) Hybrid integrated circuit device
JPH0719166Y2 (en) Element mounting structure for power converter
JP2804753B2 (en) Hybrid integrated circuit device
JP2664523B2 (en) Hybrid integrated circuit device
JPH04211200A (en) Semiconductor device
JP2810488B2 (en) Hybrid integrated circuit device
JP3087752B1 (en) Drive power for magnetron
JP3752929B2 (en) Semiconductor module
JP5516623B2 (en) Power converter
JP3190941B2 (en) Semiconductor integrated circuit device for insulated switching power supply device
JPH06237574A (en) Semiconductor converter
JP2846792B2 (en) Hybrid integrated circuit device
JP2008236855A (en) Power conversion device
JPH06178553A (en) Power unit
KR0121315Y1 (en) Electromagnetic interference control circuit
JPH0355897A (en) Hybrid integrated circuit
JPH09182433A (en) Dc-dc converter apparatus
JPH06335245A (en) Insulated switching power spray
JP2000260937A (en) Structure of transistor inverter

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees