JP2664523B2 - Hybrid integrated circuit device - Google Patents

Hybrid integrated circuit device

Info

Publication number
JP2664523B2
JP2664523B2 JP2138422A JP13842290A JP2664523B2 JP 2664523 B2 JP2664523 B2 JP 2664523B2 JP 2138422 A JP2138422 A JP 2138422A JP 13842290 A JP13842290 A JP 13842290A JP 2664523 B2 JP2664523 B2 JP 2664523B2
Authority
JP
Japan
Prior art keywords
circuit
reactor
transistor
diode
hybrid integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2138422A
Other languages
Japanese (ja)
Other versions
JPH0433392A (en
Inventor
克美 大川
永 清水
博文 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Denki Co Ltd
Original Assignee
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Denki Co Ltd filed Critical Sanyo Denki Co Ltd
Priority to JP2138422A priority Critical patent/JP2664523B2/en
Priority to EP91108970A priority patent/EP0460554A1/en
Publication of JPH0433392A publication Critical patent/JPH0433392A/en
Priority to US07/951,348 priority patent/US5321299A/en
Application granted granted Critical
Publication of JP2664523B2 publication Critical patent/JP2664523B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Networks Using Active Elements (AREA)

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は電力アクティブ・フィルタを絶縁金属基板上
に実装する混成集積回路装置に関し、詳細には、スイッ
チング動作に起因する絶縁金属基板から外部への漏れ電
流を抑制すると共に出力電圧変動を低減した混成集積回
路装置に関する。
The present invention relates to a hybrid integrated circuit device in which a power active filter is mounted on an insulated metal substrate, and more particularly, to an external device from an insulated metal substrate caused by a switching operation. The present invention relates to a hybrid integrated circuit device that suppresses a leakage current to the semiconductor device and reduces output voltage fluctuation.

(ロ)従来の技術 近年、整流電源のノイズ対策の点からアクティブ・フ
ィルタが注目されている。一般的なアクティブ・フィル
タを第5図を参照して説明する。
(B) Conventional technology In recent years, active filters have attracted attention in terms of measures against rectified power supply noise. A general active filter will be described with reference to FIG.

アクティブ・フィルタはダイオードD1〜D4からなるブ
リッジ整流回路、このブリッジ整流回路の交流入力端子
と電圧Vacで示される商用交流電源間に接続されるリア
クタL、ブリッジ整流回路の対の直流出力端子間に並列
接続されるトランジスタQ、ブリッジ整流回路の直流出
力を平滑するコンデンサCd、ブリッジ整流回路の直流出
力端子と平滑コンデンサCd間に接続されるダンパ・ダイ
オードD5から回路構成される。なお、トランジスタQの
動作を制御するための通常、15KHz以上の周波数の制御
パルスφを出力する制御回路は省略されている。
Active filter bridge rectifier circuit composed of diodes D 1 to D 4, a reactor L that is connected between the commercial AC power source represented by the AC input terminal and the voltage V ac of the bridge rectifier circuit, the DC output of the pair of the bridge rectifier circuit The circuit is composed of a transistor Q connected in parallel between the terminals, a capacitor C d for smoothing the DC output of the bridge rectifier circuit, and a damper diode D 5 connected between the DC output terminal of the bridge rectifier circuit and the smoothing capacitor C d. . Normally, the control circuit for outputting a control pulse φ of frequencies above 15KH z for controlling the operation of the transistor Q is omitted.

次に、このアクティブ・フィルタの動作を説明する。 Next, the operation of the active filter will be described.

商用交流のリアクタL側が正となる半周期において
は、トランジスタQがハイレベルの制御パルスφにより
オンする間、リアクタL−ダイオードD1−トランジスタ
Q−ダイオードD4により閉回路を形成してリアクタLに
電流が流れ、また商用交流のリアクタL側が負となる半
周期においては、トランジスタQがオンする間、ダイオ
ードD2−トランジスタQ−ダイオードD3−リアクタLに
より閉回路を形成し同様にリアクタLに電流が流れる。
そして、制御パルスφがローレベルになりトランジスタ
Qがオフすると、先の2つの閉回路が開路されてリアク
タLに逆起電力が発生する。この逆起電力は商用交流と
同位相であるため、トランジスタQがオフする間におい
て、リアクタLの逆起電力と商用交流の電圧が加算され
た電圧がブリッジ整流回路に入力され、この整流出力が
ダンパ・ダイオードD5を順バイアスして平滑コンデンサ
Cdに充電される。
In the half cycle in which the reactor L side of the commercial AC is positive, while the transistor Q is turned on by the high-level control pulse φ, a closed circuit is formed by the reactor L-diode D 1 -transistor Q-diode D 4 to form the reactor L During the half cycle in which the reactor L side of the commercial AC is negative, a closed circuit is formed by the diode D 2 -transistor Q-diode D 3 -reactor L while the transistor Q is on, and the reactor L Current flows through
When the control pulse φ goes low and the transistor Q is turned off, the previous two closed circuits are opened, and a counter electromotive force is generated in the reactor L. Since this back electromotive force has the same phase as the commercial alternating current, a voltage obtained by adding the back electromotive force of the reactor L and the voltage of the commercial alternating current is input to the bridge rectifier circuit while the transistor Q is turned off. smoothing capacitor a damper diode D 5 and a forward bias
Charged to C d .

従来では、このアクティブ・フィルタをディスクリー
ト部品により構成していたが、各ディスクリート部品間
の配線が長くなり、その配線のインダクタンス成分によ
り新たなスイッチングノイズを誘導していた。このた
め、大きなシールド構造内にアクティブ・フィルタを収
容する必要が生じ、電源装置の縮小の要求に充分に応え
ることができなかった。
Conventionally, this active filter is configured by discrete components. However, the wiring between the discrete components becomes longer, and new switching noise is induced by the inductance component of the wiring. For this reason, it is necessary to house the active filter in a large shield structure, and it has not been possible to sufficiently meet the demand for a reduction in the size of the power supply device.

そこで本件発明者はこのアクティブ・フィルタを絶縁
金属基板上に実装した混成集積回路装置を特願昭63−25
80号で提案した。第6図を参照してこの混成集積回路装
置を説明する。
The present inventor has proposed a hybrid integrated circuit device in which this active filter is mounted on an insulating metal substrate, as disclosed in Japanese Patent Application No. 63-25 / 1988.
No. 80 proposed. This hybrid integrated circuit device will be described with reference to FIG.

即ち、アルミニウム等の金属基板(40)の両表面を陽
極酸化して形成した絶縁酸化膜(42)で被覆し、この一
方の絶縁酸化膜(42)上にエポキシ等の絶縁樹脂層(4
6)を介して銅箔の回路パターン(48)が形成される。
そして、この回路パターン(48)上にダイオードD1〜D4
およびD5、トランジスタQ、さらには制御回路を構成す
る回路部品をチップ形状で表面実装して、極めて小型の
アクティブ・フィルタが実現されている。なお、第7図
から明らかなように、回路パターン(48)のうち、グラ
ンド・パターンは絶縁酸化膜(42)および絶縁樹脂層
(46)による浮遊容量を除去する目的で、絶縁酸化膜
(42)下の金属基板とボンディングワイア(54)で接続
されている。
That is, both surfaces of a metal substrate (40) made of aluminum or the like are covered with an insulating oxide film (42) formed by anodizing, and an insulating resin layer (4) made of epoxy or the like is formed on one of the insulating oxide films (42).
A circuit pattern (48) of copper foil is formed via 6).
The diodes D 1 to D 4 are placed on this circuit pattern (48).
A very small active filter is realized by surface-mounting D and D 5 , transistor Q, and circuit components constituting a control circuit in a chip shape. As is clear from FIG. 7, the ground pattern of the circuit pattern (48) is used to remove the stray capacitance due to the insulating oxide film (42) and the insulating resin layer (46). ) It is connected to the lower metal substrate by a bonding wire (54).

斯る混成集積回路装置を電子機器へ組み込む場合、金
属基板(40)の裏面の絶縁酸化膜(42)をシャーシに当
接させて放熱性のよい構造で実装されるのが普通であ
る。従って、この構造では金属基板(40)と電子機器の
シャーシ間で少なくとも絶縁酸化膜(42)を誘電体とす
る浮遊容量Cp(第8図参照)が金属基板(40)の全面に
わたり生ずる。
When such a hybrid integrated circuit device is incorporated in an electronic device, it is usual that the insulating oxide film (42) on the back surface of the metal substrate (40) is brought into contact with the chassis and mounted with a structure with good heat dissipation. Accordingly, in this structure, a stray capacitance Cp (see FIG. 8) having at least the insulating oxide film (42) as a dielectric is formed between the metal substrate (40) and the chassis of the electronic device over the entire surface of the metal substrate (40).

(ハ)発明が解決しようとする課題 しかしながら、第5図に示したアクティブ・フィルタ
は、トランジスタQがオン状態にあるときに負荷側への
電力の伝達が行われず、トランジスタQがオフしたとき
のみ電力が負荷側に伝達されるため、電力の伝達が間欠
し負荷側からみて脈動が発生して外部へのノイズの発生
が大きくなると共に平滑コンデンサCdのリツプル電流が
大きくなる問題を有する。
(C) Problems to be Solved by the Invention However, the active filter shown in FIG. 5 does not transmit power to the load side when the transistor Q is on, and only when the transistor Q is off. because power is transmitted to the load side, has a problem that Ritsupuru current of the smoothing capacitor C d increases with the generation of noise to the outside pulsating power transfer is viewed intermittently to the load side occurs increases.

また、このアクティブ・フィルタを実装した混成集積
回路装置はトランジスタQのエミッタ電位が高周波で大
きく変動し、これが絶縁金属基板を介して電子機器のシ
ャーシにノイズとして流出するという絶縁金属基板を用
いたことによる特有の問題を有する。
In addition, the hybrid integrated circuit device on which the active filter is mounted uses an insulating metal substrate in which the emitter potential of the transistor Q fluctuates greatly at a high frequency and flows out as noise to the electronic equipment chassis via the insulating metal substrate. Has its own problems.

この問題点の原因を第7図(A)(B)を参照して説
明する。
The cause of this problem will be described with reference to FIGS. 7 (A) and 7 (B).

第7図(A)は商用交流のリアクタL側が正となる半
周期での混成集積回路装置の等価回路を示している。正
の半周期においては、リアクタL−ダイオードD1−トラ
ンジスタQ−ダイオードD4により閉回路が形成され、リ
アクタLがトランジスタQのコレクタ負荷となる位置に
ある。
FIG. 7A shows an equivalent circuit of a hybrid integrated circuit device in a half cycle in which the commercial AC reactor L side is positive. In the positive half cycle, a closed circuit is formed by the reactor L-diode D 1 -transistor Q-diode D 4 , and the reactor L is located at a position where the collector load of the transistor Q is obtained.

これに対し、第7図(B)は商用交流のリアクタL側
が負となる半周期での混成集積回路装置の等価回路を示
している。負の半周期においては、ダイオードD2−トラ
ンジスタQ−ダイオードD3−リアクタLにより閉回路が
形成され、リアクタLがトランジスタQのエミッタ負荷
となる。
On the other hand, FIG. 7B shows an equivalent circuit of a hybrid integrated circuit device in a half cycle in which the reactor L side of the commercial AC is negative. In the negative half cycle, the diode D 2 - transistor Q- diode D 3 - closed circuit is formed by the reactor L, the reactor L is emitter load of transistor Q.

これから明らかなように、正の半周期(第7図
(A))では、トランジスタQのコレクタ電位が平滑コ
ンデンサDdの充電電圧とグランド電位間を制御パルスφ
の周波数でスイッチングするように変化する。なお、エ
ミッタ電位はグランド電位を維持する。しかし、負の半
周期(第7図(B))では、リアクタLがトランジスタ
Qのエミッタ負荷となるため、エミッタ電位は平滑コン
デンサCdの充電電圧とグランド電位間を制御パルスφの
周波数でスイッチングするように変化する。
As is obvious from, the positive half cycle (Figure 7 (A)), the control between the charging voltage of the collector potential smoothing capacitor D d of the transistor Q and the ground potential pulse φ
It changes so that it may switch at the frequency of. Note that the emitter potential is maintained at the ground potential. However, in the negative half cycle (Figure 7 (B)), since the reactor L is emitter load of transistor Q, the switching between the charging voltage and the ground potential of the emitter potential smoothing capacitor C d at the frequency of the control pulses φ To change.

混成集積回路装置のグランド・パターンとアルミニウ
ム基板(40)とはボンディングワイヤ(54)で接続され
ているので、前記負の半周期においては、アルミニウム
基板(40)の電位が平滑コンデンサCdの充電電圧とグラ
ンド電位間を制御パルスφの周波数でスイッチングする
ように変化する。これがアルミニウム基板(40)と電子
機器のシャーシ間に形成される浮遊容量Cpを介して電子
機器のシャーシにスイッチング・ノイズとして流出す
る。
Since the ground pattern and the aluminum substrate of the hybrid integrated circuit device (40) are connected by a bonding wire (54), in the negative half cycle, the charge potential of the aluminum substrate (40) of the smoothing capacitor C d It changes so as to switch between the voltage and the ground potential at the frequency of the control pulse φ. This flows as a switching noise in the chassis of the electronic device via the stray capacitance C p formed between the chassis of an electronic device an aluminum substrate (40).

(ニ)問題点を解決するための手段 本発明は斯る問題点に鑑みてなされ、整流回路の出力
端と平滑コンデンサ間に、リアクタ、トランジスタ並び
にダイオードからなる単位回路を複数並設し、このリア
クタを格別に、断続的に接地する回路構成のアクティブ
・フィルタを絶縁金属基板上に実装することにより、従
来の問題点を大幅に改善した混成集積回路装置を実現す
るものである。
(D) Means for Solving the Problems The present invention has been made in view of the above problems, and a plurality of unit circuits each including a reactor, a transistor, and a diode are arranged between an output terminal of a rectifier circuit and a smoothing capacitor. By mounting an active filter having a circuit configuration in which a reactor is intermittently grounded on an insulated metal substrate, it is possible to realize a hybrid integrated circuit device in which the conventional problems are greatly improved.

(ホ)作 用 整流回路の直流出力端にリアクタを接続し、リアクタ
の他端をスイッチング素子によって断続的に接地する回
路構成のアクティブ・フィルタを混成集積回路装置化し
たため、商用交流の如何なる位相においても、リアクタ
がトランジスタのコレクタ負荷として働き、グランド・
パターンへの高周波スイッチング電圧の印加がなくな
る。従って、グランド・パターンと接続された金属基板
にも高周波スイッチング電圧の印加がなくなって、この
混成集積回路装置の実装構造に原因する浮遊容量を介し
てのスイッチングノイズの外部流出を防止できる。
(E) Operation Since the active filter with the circuit configuration in which the reactor is connected to the DC output terminal of the rectifier circuit and the other end of the reactor is intermittently grounded by the switching element is made into a hybrid integrated circuit device, it can be used in any phase of commercial AC. Also, the reactor acts as a collector load for the transistor,
The application of the high frequency switching voltage to the pattern is eliminated. Accordingly, the application of the high-frequency switching voltage to the metal substrate connected to the ground pattern is also eliminated, and the outflow of the switching noise through the stray capacitance caused by the mounting structure of the hybrid integrated circuit device can be prevented.

また、アクティブ・フィルタとして整流回路の出力端
と平滑コンデンサ間に、リアクタ、トランジスタ並びに
ダイオードからなる単位回路を複数並設する回路構成を
採用したため、それぞれのリアクタの充放電動作を独立
に行うことが可能になり、如何なるタイミングでも整流
回路から複数のリアクタの少なくとも1に充電が行わ
れ、そして複数のリアクタの少なくとも1から平滑コン
デンサに充電が行われるため交流入力電流および平滑コ
ンデンサの充電電流が複数のリアクタを流れる電流の和
となって、高調波ノイズのレベルが低下する。
In addition, since the active filter employs a circuit configuration in which a plurality of unit circuits each including a reactor, a transistor, and a diode are arranged between the output terminal of the rectifier circuit and the smoothing capacitor, the charge / discharge operation of each reactor can be performed independently. At any time, at least one of the plurality of reactors is charged from the rectifier circuit, and the smoothing capacitor is charged from at least one of the plurality of reactors. The sum of the currents flowing through the reactor reduces the level of harmonic noise.

(ヘ)実 施 例 第1図に本発明に採用する特徴的なアクティブ・フィ
ルタの回路構成を示す。
(F) Embodiment FIG. 1 shows a circuit configuration of a characteristic active filter employed in the present invention.

このアクティブ・フィルタは、同図に示されるよう
に、ダイオードD1〜D4からなるブリッジ整流回路、ブリ
ッジ整流回路の正の直流出力端に一端が接続される複数
のリアクタL1〜L3、リアクタL1〜L3の他端とグランド間
にコレクタ、エミッタがそれぞれ接続される複数のトラ
ンジスタQ1〜Q3、トランジスタQ1〜Q3のそれぞれのコレ
クタにアノードが接続され、カソードが共通接続される
ダンパ・ダイオードD5〜D7、このダンパ・ダイオードD5
〜D7のカソードに接続される平滑コンデンサCdおよび図
示されていないが、トランジスタQ1〜Q3のそれぞれのベ
ースに制御パルスφ〜φを供給する制御回路COMか
ら構成される。
The active filter, as shown in the figure, the diode D 1 to D bridge rectifier circuit composed of 4, a plurality of reactors L 1 ~L 3 having one end connected to the positive DC output terminal of the bridge rectifier circuit, collector between the other end and ground of the reactor L 1 ~L 3, emitter plurality of transistors Q 1 to Q 3 are respectively connected an anode connected to the respective collectors of the transistors Q 1 to Q 3, a cathode common connection Damper diodes D 5 to D 7 , and this damper diode D 5
Not smoothing capacitor C d and illustrated is connected to the cathode of the to D 7, but a control circuit COM which supplies a control pulse phi 1 to [phi] 3 to the respective bases of the transistors Q 1 to Q 3.

図示の実施例はリアクタ、トランジスタ並びにダンパ
・ダイオードからなる単位回路を3組備えるが、この単
位回路の数は2、あるいは4以上の任意の数とすること
ができる。
Although the illustrated embodiment includes three sets of unit circuits each including a reactor, a transistor, and a damper diode, the number of the unit circuits may be two or any number of four or more.

制御回路COMの主回路はマイクロコンピュータにより
構成されて、15KHz以上の周波数の制御パルスφを出力
している。また、図示されていないが、この制御回路CO
Mは負荷電流の大きさを検知して制御パルスφの周波数
により、あるいはデューティによりフィードバック制御
を行い、さらには基板温度およびトランジスタQ0のエミ
ッタ電流を計測してアクティブ・フィルタが熱的に暴走
しないような制御も行う。なお、本実施例の制御回路CO
Mにはマイクロコンピュータが使用されたが、その他と
して、コンパレート、オペアンプ等の周知の回路構成に
よっても所定の制御を行うことができる。
The main circuit of the control circuit COM is configured by a microcomputer, and outputs a control pulse φ of frequencies above 15KH z. Although not shown, the control circuit CO
M is the frequency of the control pulses φ detects the magnitude of the load current, or perform feedback control by the duty, more active filters can not run away thermally by measuring the emitter current of the substrate temperature and the transistor Q 0 Such control is also performed. Note that the control circuit CO of the present embodiment is
Although a microcomputer was used for M, predetermined control can also be performed by a well-known circuit configuration such as a comparator and an operational amplifier.

トランジスタQ1〜Q3は図示のバイポーラ構造のトラン
ジスタに限定されるものではなく、パワーMOSトランジ
スタ、SIT、IGBT等、高速動作が可能な他の素子に変更
することができる。また、整流回路も図示のブリッジ整
流回路に限定されるものではなく、周知のあらゆる方式
の整流回路を使用することができる。
Transistors Q 1 to Q 3 is not limited to a transistor of the bipolar configuration shown, it is possible to change the power MOS transistor, SIT, IGBT or the like, to the other element capable of high speed operation. In addition, the rectifier circuit is not limited to the illustrated bridge rectifier circuit, and any well-known rectifier circuit can be used.

次に、第2図を参照して上記構成されるアクティブ・
フィルタの動作を説明する。
Next, referring to FIG.
The operation of the filter will be described.

複数のトランジスタQ1〜Q3のそれぞれのベースに入力
される制御パルスφ〜φは、図示の実施例では互い
に120度の位相差を有するパルスである。
A plurality of transistors Q 1 to Q 1 control pulses φ are input to the respective bases of 3 to [phi] 3 is a pulse having a phase difference of 120 degrees from each other in the illustrated embodiment.

この制御パルスφがハイレベルとなってトランジス
タQ1がオンすると、ブリッジ整流回路出力によりリアク
タL1に電流iL1が流れる。そして、制御パルスφがロ
ーレベルとなってトランジスタQ1がオフすると、リアク
タL1はそれ以前の電気的状態を持続させようとして逆起
電力を発生する。このリアクタL1の逆起電力はブリッジ
整流回路の出力と同極性であって、それらが加算された
電圧により平滑コンデンサCdの充電が開始される。
When the control pulse phi 1 the transistor Q 1 becomes high level to turn on, current i L1 in reactor L 1 flows through the bridge rectifier circuit output. Then, the control pulse phi 1 the transistor Q 1 becomes low level is turned off, the reactor L 1 generates a counter electromotive force in an attempt to maintain the previous electrical state. Counter electromotive force of this reactor L 1 is an output of the same polarity of the bridge rectifier circuit, the charging of the smoothing capacitor C d is started by the voltage to which they are added.

制御パルスφがローレベルとなるタイミングでは、
前記動作とは独立に、制御パルスφによりトランジス
タQ2がオンして、リアクタL2に電流iL2が流れ始めてい
るため、リアクタL1による平滑コンデンサCdに対する充
電が終了して間もなく、リアクタL2による平滑コンデン
サCdに対する充電が行われる。
At the timing of the control pulse phi 1 becomes low level,
Said operating independently of the, by the control pulse phi 2 and transistor Q 2 is turned on, a current i L2 to the reactor L 2 is beginning to flow, shortly after completion of charging of the smoothing capacitor C d by the reactor L 1, reactor charging the smoothing capacitor C d by L 2 is performed.

以後同様に、リアクタL1〜L3、トランジスタQ1〜Q3
よびダンパ・ダイオードD5〜D6により構成される単位回
路が、順次リアクタL1〜L3の充放電動作を行う。
Similarly thereafter, the reactor L 1 ~L 3, the unit circuit composed of the transistors Q 1 to Q 3 and the damper diode D 5 to D 6 are sequentially charging and discharging operation of the reactor L 1 ~L 3.

上記動作する本発明のアクティブ・フィルタでは、商
用交流電流iacおよび平滑コンデンサの充電電流icdの波
形が各リアクタL1〜L3を流れる電流の和となるため、商
用交流電圧波形Vacに極めて似たものとなって、高調波
ノイズのレベルが低減され、コンデンサ充電電流のリッ
プルおよびそれによって発生する高周波ノイズが低減さ
れる。
In the active filter of the present invention that operates as described above, since the waveforms of the commercial AC current i ac and the charging current i cd of the smoothing capacitor are the sum of the currents flowing through the respective reactors L 1 to L 3 , the commercial AC voltage waveform V ac Very similar, the level of harmonic noise is reduced, and the ripple in the capacitor charging current and the high frequency noise generated thereby are reduced.

第3図(A)(B)を参照してさらに動作を説明す
る。
The operation will be further described with reference to FIGS.

第3図(A)は商用交流のダイオードD1とD2の接続点
電位が正となる半周期での混成集積回路装置の等価回路
を示している。この正の半周期においては、ダイオード
D1−リアクタL−トランジスタQ0−ダイオードD4により
閉回路が形成され、リアクタLがトランジスタQ0のコレ
クタ負荷となる位置にある。
Figure 3 (A) shows an equivalent circuit of the hybrid integrated circuit device in a half cycle of the connection point potential of the diode D 1 and D 2 of the commercial AC is positive. In this positive half cycle, the diode
A closed circuit is formed by D 1 -reactor L-transistor Q 0 -diode D 4 , and the reactor L is located at a position to be a collector load of the transistor Q 0 .

これに対し、第3図(B)は商用交流のダイオードD1
とD2の接続点電位が負となる半周期での混成集積回路装
置の等価回路を示している。負の半周期においては、ダ
イオードD2−リアクタL−トランジスタQ0−ダイオード
D3により閉回路が形成され、リアクタLは正の半周期と
同様にトランジスタQ0のコレクタ負荷となっている。
On the other hand, FIG. 3B shows a commercial AC diode D 1.
Connection point potential of D 2 is an equivalent circuit of the hybrid integrated circuit device in a half cycle of the negative and. In the negative half cycle, diode D 2 -reactor L-transistor Q 0 -diode
Closed circuit is formed by D 3, the reactor L is similar to the positive half cycle a collector load of transistor Q 0.

従って、このアクティブ・フィルタの回路構成によれ
ば、商用交流の正の半周期でも、負の半周期でも常にリ
アクタLはトランジスタQ0のコレクタ側に挿入されるの
で、トランジスタQ0のエミッタ電位は常にグランド電位
に安定する。
Therefore, according to the circuit configuration of the active filter, in the positive half cycle of the commercial AC, is always the reactor L is inserted into the collector of the transistor Q 0 in the negative half cycle, the emitter potential of the transistor Q 0 is Always stable to ground potential.

第4図を参照し、上記したアクティブ・フィルタを、
リアクタLおよび平滑コンデンサCdを除いて、絶縁金属
基板に実装した実施例の具体構造を説明する。なお、同
図はリアクタ、トランジスタ並びにダンパ・ダイオード
からなる単位回路を2つ並設する例を示す。
Referring to FIG. 4, the active filter described above is
Except for the reactor L and a smoothing capacitor C d, illustrating a specific structure of the embodiment mounted on the insulated metal substrate. FIG. 1 shows an example in which two unit circuits each including a reactor, a transistor, and a damper diode are juxtaposed.

斜線が施された回路パターンはグランド・パターンで
あり、回路基板はそのグランド・パターンの一部によ
り、図面の略上半分の空白部分に対応する小信号回路ブ
ロックと図面の下半分に対応する大電流回路ブロックに
2分割される。本実施例では小信号回路ブロックから大
電流回路ブロックに供給される制御パルスφ1の配
線、あるいは大電流回路ブロックから小信号回路ブロッ
クへ供給されるトランジスタQ1、Q2のエミッタ電位の配
線は前記グランド・パターンの一部を迂回するように形
成されているが、これに限定されるものではなく、ジャ
ンピングワイア接続してもよい。
The hatched circuit pattern is a ground pattern, and the circuit board is formed by a part of the ground pattern, and the small signal circuit block corresponding to a blank portion in substantially the upper half of the drawing and the large circuit corresponding to the lower half of the drawing. It is divided into two current circuit blocks. In this embodiment, the wiring of the control pulses φ 1 and φ 2 supplied from the small signal circuit block to the large current circuit block, or the emitter potential of the transistors Q 1 and Q 2 supplied from the large current circuit block to the small signal circuit block Are formed so as to bypass a part of the ground pattern. However, the present invention is not limited to this, and jumping wires may be connected.

さらに、このグランド・パターンは高周波、大電流が
流れるトランジスタQ1、Q2の何れかのエミッタに近い位
置でアルミニウム基板にボンディングワイアWで接続さ
れて、アルミニウム基板電位をグランド・パターン電位
と等電位にしている。
Further, this ground pattern is connected to the aluminum substrate by a bonding wire W at a position near one of the emitters of the transistors Q 1 and Q 2 through which a high frequency and large current flows, so that the potential of the aluminum substrate is equal to the potential of the ground pattern. I have to.

大電流回路ブロックには、ブリッジ整流回路を構成す
るダイオードD1〜D4、ダンパ・ダイオードD5、D6、トラ
ンジスタQ1、Q2がヒートシンクを介して表面実装され、
さらにトランジスタQ1、Q2のエミッタ電流を制限し、ま
たその値を計測するためのエミッタ抵抗R1、R2が形成さ
れる。これら素子は先の小信号回路ブロックと大電流回
路ブロックを分割するグランド・パターン部に大電流が
流れないようにそれぞれ配置される。大電流回路ブロッ
クと外部回路とを接続する外部リード端子と小信号ブロ
ックの外部リード端子は互いの結合が疎になるように回
路基板の相対する周端辺に配置される。
The large-current circuit block, the diode D 1 to D 4 constituting the bridge rectifier circuit, damper diodes D 5, D 6, transistors Q 1, Q 2 is surface-mounted through a heat sink,
Further, emitter resistors R 1 and R 2 for limiting the emitter currents of the transistors Q 1 and Q 2 and measuring the values are formed. These elements are respectively arranged so that a large current does not flow in the ground pattern section dividing the small signal circuit block and the large current circuit block. The external lead terminals connecting the large current circuit block and the external circuit and the external lead terminals of the small signal block are arranged on the opposite peripheral edges of the circuit board so that mutual coupling is reduced.

なお、第4図に示される混成集積回路装置の断面構造
は第7図と共通であるので説明は省略する。
The cross-sectional structure of the hybrid integrated circuit device shown in FIG. 4 is common to that of FIG.

斯上した本発明の混成集積回路装置は、放熱性を考慮
して電子機器のシャーシに絶縁金属基板の裏面を当接さ
せて取り付けられる。このために絶縁金属基板の金属基
板とシャーシ間には浮遊容量Cpが第3図に示す如く介在
する構造となる。しかし、金属基板はグランド・パター
ン(第4図斜線部)とボンディング・ワイアWで接続さ
れているのでグランド・パターンの電位と同じになる。
本発明によれば、グランド・パターン、即ちトランジス
タQ0のエミッタ電位は前述した如くグランド電位に安定
しているので、この浮遊容量Cpを介して商用交流の負の
半周期でスイッチング・ノイズがシャーシに流出するお
それがなくなる。
The above-described hybrid integrated circuit device of the present invention is attached to the chassis of the electronic device with the back surface of the insulating metal substrate in contact with the chassis of the electronic device in consideration of heat dissipation. The stray capacitance C p are between the metal substrate and the chassis of the insulated metal substrate to have a structure interposed as shown in Figure 3. However, since the metal substrate is connected to the ground pattern (hatched portion in FIG. 4) by the bonding wire W, the potential of the metal substrate becomes the same as the potential of the ground pattern.
According to the present invention, a ground pattern, that is, the emitter potential of the transistor Q 0 is stable at the ground potential as described above, the negative switching noise in a half cycle of the commercial AC through the stray capacitance C p is There is no danger of spillage into the chassis.

(ト)発明の効果 以上述べたように本発明の混成集積回路装置によれ
ば、 (1)アクティブ・フィルタのトランジスタのエミッタ
の電位が高周波においてグランド電位にあるため、混成
集積回路装置の金属基板から電子機器のシャーシへのス
イッチングノイズの流出のおそれがなく、極めて小型の
アクティブ・フイルタを実装した混成集積回路装置が実
現できる。
(G) Effects of the Invention As described above, according to the hybrid integrated circuit device of the present invention, (1) Since the potential of the emitter of the transistor of the active filter is at the ground potential at a high frequency, the metal substrate of the hybrid integrated circuit device There is no risk of switching noise leaking from the electronic device to the chassis of the electronic device, and a hybrid integrated circuit device mounted with an extremely small active filter can be realized.

(2)アクティブ・フィルタとして整流回路の出力端と
平滑コンデンサ間に、リアクタ、トランジスタ並びにダ
イオードからなる単位回路を複数並設する回路構成を採
用したため、交流入力電流および平滑コンデンサの充電
電流が複数のリアクタを流れる電流の和となって、高調
波ノイズのレベルが低下する。
(2) Since a plurality of unit circuits each including a reactor, a transistor, and a diode are arranged in parallel between the output terminal of the rectifier circuit and the smoothing capacitor as an active filter, the AC input current and the charging current of the smoothing capacitor are plural. The sum of the currents flowing through the reactor reduces the level of harmonic noise.

(3)大電流回路と制御回路がグランド・パターンで分
割されるため、大電流回路で発生するノイズから制御回
路が遮蔽される。
(3) Since the large current circuit and the control circuit are divided by the ground pattern, the control circuit is shielded from noise generated in the large current circuit.

(4)混成集積回路装置化によりアクティブ・フィルタ
を構成する素子間配線が短くなるため、配線インダクタ
ンスに起因するノイズが抑制される。
(4) Since the wiring between the elements constituting the active filter is shortened by adopting the hybrid integrated circuit device, noise caused by the wiring inductance is suppressed.

(5)回路基板として絶縁金属基板を使用するため、配
線パターンと金属製の基板間に比較的大きな浮遊容量が
形成されて高調波ノイズをその発生個所の直近で速やか
に減衰させることができる。
(5) Since an insulated metal substrate is used as the circuit board, a relatively large stray capacitance is formed between the wiring pattern and the metal substrate, so that harmonic noise can be rapidly attenuated immediately near the place where the noise is generated.

(6)回路基板として絶縁金属基板を使用するため放熱
特性が良好であり、もってアクティブ・フィルタを小型
に構成することができる。
(6) Since the insulated metal substrate is used as the circuit board, the heat radiation characteristics are good, and the active filter can be made compact.

(7)回路基板として絶縁金属基板を使用するため、混
成集積回路装置から外部への不要輻射を抑制することが
できる。
(7) Since the insulated metal substrate is used as the circuit board, unnecessary radiation from the hybrid integrated circuit device to the outside can be suppressed.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明に採用するアクティブ・フィルタを説
明する回路図、第2図はアクティブ・フィルタの動作波
形図、第3図(A)(B)は本発明のトランジスタのエ
ミッタ電位変化を説明する図であって、それぞれ商用交
流の各半周期の等価回路図、第4図は実施例の平面図、
第5図は従来のアクティブ・フィルタの回路図、第6図
は回路基板の断面図、第7図(A)(B)は従来例のト
ランジスタのエミッタ電位変化を説明する図であって、
それぞれ商用交流の各半周期の等価回路図である。 L1〜L3……リアクタ、D1〜D7……ダイオード、Cd……平
滑コンデンサ、Q1〜Q3……トランジスタ。
FIG. 1 is a circuit diagram illustrating an active filter used in the present invention, FIG. 2 is an operation waveform diagram of the active filter, and FIGS. 3A and 3B illustrate changes in the emitter potential of the transistor of the present invention. FIG. 4 is an equivalent circuit diagram of each half cycle of commercial AC, FIG. 4 is a plan view of the embodiment,
FIG. 5 is a circuit diagram of a conventional active filter, FIG. 6 is a sectional view of a circuit board, and FIGS. 7A and 7B are diagrams for explaining a change in the emitter potential of a conventional transistor.
It is an equivalent circuit diagram of each half cycle of a commercial alternating current. L 1 ~L 3 ...... reactor, D 1 ~D 7 ...... diode, C d ...... smoothing capacitor, Q 1 ~Q 3 ...... transistor.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】絶縁金属基板の回路パターン上に、アクテ
ィブ・フィルタを構成する整流回路、複数のスイッチン
グ素子、前記複数のスイッチング素子に一端がそれぞれ
接続され他端が共通接続される複数のダイオードとを少
なくとも実装した混成集積回路装置において、 整流回路の直流出力端子とそれぞれのスイッチング素子
間に複数のリアクタをそれぞれ接続し、前記ダイオード
の共通接続端に充電用のコンデンサを接続し、さらに前
記回路パターンのグランド・パターンと金属基板とを接
続する接続部を設けたことを特徴とする混成集積回路装
置。
1. A rectifier circuit constituting an active filter, a plurality of switching elements, a plurality of diodes each having one end connected to the plurality of switching elements and the other end commonly connected, on a circuit pattern of an insulating metal substrate. A plurality of reactors are respectively connected between a DC output terminal of a rectifier circuit and each switching element, a charging capacitor is connected to a common connection terminal of the diode, and the circuit pattern is further provided. And a connecting portion for connecting the ground pattern to the metal substrate.
JP2138422A 1990-05-30 1990-05-30 Hybrid integrated circuit device Expired - Lifetime JP2664523B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2138422A JP2664523B2 (en) 1990-05-30 1990-05-30 Hybrid integrated circuit device
EP91108970A EP0460554A1 (en) 1990-05-30 1991-05-31 Hybrid integrated circuit device
US07/951,348 US5321299A (en) 1990-05-30 1992-09-25 Hybrid integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2138422A JP2664523B2 (en) 1990-05-30 1990-05-30 Hybrid integrated circuit device

Publications (2)

Publication Number Publication Date
JPH0433392A JPH0433392A (en) 1992-02-04
JP2664523B2 true JP2664523B2 (en) 1997-10-15

Family

ID=15221596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2138422A Expired - Lifetime JP2664523B2 (en) 1990-05-30 1990-05-30 Hybrid integrated circuit device

Country Status (1)

Country Link
JP (1) JP2664523B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2810488B2 (en) 1990-05-30 1998-10-15 三洋電機株式会社 Hybrid integrated circuit device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5207396B2 (en) * 2009-05-12 2013-06-12 日本インター株式会社 Power module and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2810488B2 (en) 1990-05-30 1998-10-15 三洋電機株式会社 Hybrid integrated circuit device

Also Published As

Publication number Publication date
JPH0433392A (en) 1992-02-04

Similar Documents

Publication Publication Date Title
US5321299A (en) Hybrid integrated circuit device
US6445600B2 (en) Modular structure of an apparatus for regulating the harmonics of current drawn from power lines by an electronic load
JP3697184B2 (en) Voltage adjustment module (VRM)
US5296735A (en) Power semiconductor module with multiple shielding layers
CA1166308A (en) Single-ended switching converter
JP2664523B2 (en) Hybrid integrated circuit device
JP3239082B2 (en) Hybrid integrated circuit device
JP3274123B2 (en) Single-phase converter circuit
JP2693016B2 (en) Hybrid integrated circuit device
JPH0719166Y2 (en) Element mounting structure for power converter
JP2804753B2 (en) Hybrid integrated circuit device
JPH04211200A (en) Semiconductor device
JP2693018B2 (en) Hybrid integrated circuit device
JP3752929B2 (en) Semiconductor module
JP2810488B2 (en) Hybrid integrated circuit device
JP3087752B1 (en) Drive power for magnetron
JP2693017B2 (en) Hybrid integrated circuit device
JP5516623B2 (en) Power converter
JP2004007888A (en) Power conversion circuit
KR20070118926A (en) Circuit and module for correcting a power factor
JPH06237574A (en) Semiconductor converter
JP2000245143A (en) Direct current-to-direct current conversion device
JPH0435039A (en) Hybrid integrated circuit
JP2000260937A (en) Structure of transistor inverter
JPH10199688A (en) Discharge lamp lighting device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080620

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 13

EXPY Cancellation because of completion of term